JPH11120214A - 集積回路のノイズシミュレーション方法及びノイズシミュレーション装置及び記録媒体 - Google Patents
集積回路のノイズシミュレーション方法及びノイズシミュレーション装置及び記録媒体Info
- Publication number
- JPH11120214A JPH11120214A JP9278611A JP27861197A JPH11120214A JP H11120214 A JPH11120214 A JP H11120214A JP 9278611 A JP9278611 A JP 9278611A JP 27861197 A JP27861197 A JP 27861197A JP H11120214 A JPH11120214 A JP H11120214A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- noise
- simulation
- current
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 集積回路が発生するノイズを設計段階で評価
できるようにして、ノイズ対策を実行可能にする。 【解決手段】 本発明の集積回路のノイズシミュレーシ
ョン方法は、集積回路を複数の機能ブロックに分割する
ステップと、複数の機能ブロックに対して消費電流シミ
ュレーションを実行するステップと、インバータ回路と
負荷容量から各機能ブロックの各モデル回路を構成する
ステップと、各機能ブロックに接続される電源配線等の
インピーダンス情報を抽出して各モデル回路に付加する
ステップと、複数のモデル回路を結合してノイズシミュ
レーション用回路を作成するステップと、ノイズシミュ
レーション用回路に対してアナログシミュレーションを
実行することによりノイズを解析するステップとを備え
て構成されている。
できるようにして、ノイズ対策を実行可能にする。 【解決手段】 本発明の集積回路のノイズシミュレーシ
ョン方法は、集積回路を複数の機能ブロックに分割する
ステップと、複数の機能ブロックに対して消費電流シミ
ュレーションを実行するステップと、インバータ回路と
負荷容量から各機能ブロックの各モデル回路を構成する
ステップと、各機能ブロックに接続される電源配線等の
インピーダンス情報を抽出して各モデル回路に付加する
ステップと、複数のモデル回路を結合してノイズシミュ
レーション用回路を作成するステップと、ノイズシミュ
レーション用回路に対してアナログシミュレーションを
実行することによりノイズを解析するステップとを備え
て構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、ワンチップマイコ
ン等の大規模な集積回路から発生するノイズを、集積回
路の回路設計またはレイアウト設計の段階でシミュレー
ションできるようにした集積回路のノイズシミュレーシ
ョン方法及びノイズシミュレーション装置及び記録媒体
に関する。
ン等の大規模な集積回路から発生するノイズを、集積回
路の回路設計またはレイアウト設計の段階でシミュレー
ションできるようにした集積回路のノイズシミュレーシ
ョン方法及びノイズシミュレーション装置及び記録媒体
に関する。
【０００２】
【従来の技術】大規模な集積回路である例えばワンチッ
プマイコン等から発生するノイズが他の回路部品や他の
電子機器に悪影響を与えて誤動作させるという問題、い
わゆるＥＭＩの問題が、近年、クローズアップされてい
る。このため、集積回路を設計する場合、発生するノイ
ズを極力低くするように設計している。
プマイコン等から発生するノイズが他の回路部品や他の
電子機器に悪影響を与えて誤動作させるという問題、い
わゆるＥＭＩの問題が、近年、クローズアップされてい
る。このため、集積回路を設計する場合、発生するノイ
ズを極力低くするように設計している。
【０００３】
【発明が解決しようとする課題】しかし、上述したよう
に設計した集積回路がどれくらいの大きさのノイズを発
生するかは、上記集積回路の半導体チップを実際に製造
して、製造した半導体チップが発生するノイズを測定器
により測定してみるまでわからなかった。このため、半
導体チップ（集積回路）を市場に出荷した後で、ノイズ
を低減してほしいという要望が市場から寄せられること
があった。このような場合、集積回路をバージョンアッ
プするときなどに、ノイズ対策を厳しく実施する設計を
行い、ノイズ対策した半導体チップを出荷するように
し、市場の要望に答えていた。しかし、このような対応
では、ノイズ対策が十分であるとはいえなかった。
に設計した集積回路がどれくらいの大きさのノイズを発
生するかは、上記集積回路の半導体チップを実際に製造
して、製造した半導体チップが発生するノイズを測定器
により測定してみるまでわからなかった。このため、半
導体チップ（集積回路）を市場に出荷した後で、ノイズ
を低減してほしいという要望が市場から寄せられること
があった。このような場合、集積回路をバージョンアッ
プするときなどに、ノイズ対策を厳しく実施する設計を
行い、ノイズ対策した半導体チップを出荷するように
し、市場の要望に答えていた。しかし、このような対応
では、ノイズ対策が十分であるとはいえなかった。
【０００４】この場合、集積回路の設計段階でノイズを
評価することができれば、その段階でノイズ対策を厳し
く実施する設計を行うことができるから、実際に製造す
る半導体チップは最初からノイズを小さくできる。この
ため、設計段階で集積回路のノイズを評価する方法が求
められている。
評価することができれば、その段階でノイズ対策を厳し
く実施する設計を行うことができるから、実際に製造す
る半導体チップは最初からノイズを小さくできる。この
ため、設計段階で集積回路のノイズを評価する方法が求
められている。
【０００５】これに対して、本発明者は、アナログ回路
を解析するプログラム、即ち、アナログシミュレーショ
ンプログラムを用いて設計段階で集積回路の動作をアナ
ログシミュレーションし、集積回路のノイズを評価する
ことを考えた。この場合、集積回路が有するトランジス
タ等の素子の個数が少なくて数百個程度までであれば、
上記アナログシミュレーションで十分評価できる。
を解析するプログラム、即ち、アナログシミュレーショ
ンプログラムを用いて設計段階で集積回路の動作をアナ
ログシミュレーションし、集積回路のノイズを評価する
ことを考えた。この場合、集積回路が有するトランジス
タ等の素子の個数が少なくて数百個程度までであれば、
上記アナログシミュレーションで十分評価できる。
【０００６】しかし、近年の集積回路である例えばワン
チップマイコンは、数十万ないし数百万個の素子を有し
ている。このような大規模な集積回路をアナログシミュ
レーションしようとすると、数千ないし数十万時間とい
う時間がかかると予想される。このため、大規模な集積
回路をアナログシミュレーションしてノイズを評価する
ことは実際には不可能であった。
チップマイコンは、数十万ないし数百万個の素子を有し
ている。このような大規模な集積回路をアナログシミュ
レーションしようとすると、数千ないし数十万時間とい
う時間がかかると予想される。このため、大規模な集積
回路をアナログシミュレーションしてノイズを評価する
ことは実際には不可能であった。
【０００７】一方、集積回路を論理シミュレーションプ
ログラムを用いて論理シミュレーションする方法が、従
来より、提供されている。この論理シミュレーションで
あれば、大規模な集積回路であっても実際にシミュレー
ションすることが可能である。しかし、論理シミュレー
ションでは、「０」、「１」のデータしか出力されない
ため、集積回路の各端子の電圧波形や電流波形を解析す
ることができず、このため、集積回路のノイズを評価す
ることができなかった。
ログラムを用いて論理シミュレーションする方法が、従
来より、提供されている。この論理シミュレーションで
あれば、大規模な集積回路であっても実際にシミュレー
ションすることが可能である。しかし、論理シミュレー
ションでは、「０」、「１」のデータしか出力されない
ため、集積回路の各端子の電圧波形や電流波形を解析す
ることができず、このため、集積回路のノイズを評価す
ることができなかった。
【０００８】そこで、本発明の目的は、集積回路が発生
するノイズを設計段階で評価することができる集積回路
のノイズシミュレーション方法及びノイズシミュレーシ
ョン装置及び記録媒体を提供するにある。
するノイズを設計段階で評価することができる集積回路
のノイズシミュレーション方法及びノイズシミュレーシ
ョン装置及び記録媒体を提供するにある。
【０００９】
【課題を解決するための手段】請求項１または３の発明
においては、集積回路に対して消費電流シミュレーショ
ンを実行することにより、集積回路の電流特性を解析
し、この解析した電流特性が得られるようにインバータ
回路と負荷容量から前記集積回路のモデル回路を構成す
る。そして、このモデル回路に接続する電源配線等のイ
ンピーダンス情報を抽出すると共に、この抽出したイン
ピーダンス情報に等価な回路を前記モデル回路に付加し
てノイズシミュレーション用回路を作成する。
においては、集積回路に対して消費電流シミュレーショ
ンを実行することにより、集積回路の電流特性を解析
し、この解析した電流特性が得られるようにインバータ
回路と負荷容量から前記集積回路のモデル回路を構成す
る。そして、このモデル回路に接続する電源配線等のイ
ンピーダンス情報を抽出すると共に、この抽出したイン
ピーダンス情報に等価な回路を前記モデル回路に付加し
てノイズシミュレーション用回路を作成する。
【００１０】更に、このノイズシミュレーション用回路
に対してアナログシミュレーションを実行することによ
り、前記ノイズシミュレーション用回路のうちのノイズ
が大きくなると予想される回路部分の電圧波形または電
流波形を解析すると共に、この解析した電圧波形または
電流波形を周波数分析して前記回路部分のノイズを解析
する構成とした。
に対してアナログシミュレーションを実行することによ
り、前記ノイズシミュレーション用回路のうちのノイズ
が大きくなると予想される回路部分の電圧波形または電
流波形を解析すると共に、この解析した電圧波形または
電流波形を周波数分析して前記回路部分のノイズを解析
する構成とした。
【００１１】この構成の場合、数十万個の素子を備えた
大規模な集積回路であっても、その消費電流シミュレー
ションは数時間程度で完了する。そして、モデル回路を
構成し、電源配線等のインピーダンス情報に等価な回路
をモデル回路に付加してノイズシミュレーション用回路
を作成する作業は、数分ないし数十分で完了する。更
に、作成されたノイズシミュレーション用回路の素子数
は多くても１０個程度であるから、このノイズシミュレ
ーション用回路に対するアナログシミュレーションは、
数分で完了する。従って、上記構成によれば、数十万個
の素子を備えた大規模な集積回路であっても、比較的短
時間で集積回路から発生するノイズをほぼ正確に解析す
ることができるのである。尚、上記構成の場合、ノイズ
を解析するために要する全作業時間のうちの大部分は、
消費電流シミュレーションにかかる時間である。従っ
て、消費電流シミュレーションにかかる時間を短縮でき
れば、更に作業時間を短くできる。
大規模な集積回路であっても、その消費電流シミュレー
ションは数時間程度で完了する。そして、モデル回路を
構成し、電源配線等のインピーダンス情報に等価な回路
をモデル回路に付加してノイズシミュレーション用回路
を作成する作業は、数分ないし数十分で完了する。更
に、作成されたノイズシミュレーション用回路の素子数
は多くても１０個程度であるから、このノイズシミュレ
ーション用回路に対するアナログシミュレーションは、
数分で完了する。従って、上記構成によれば、数十万個
の素子を備えた大規模な集積回路であっても、比較的短
時間で集積回路から発生するノイズをほぼ正確に解析す
ることができるのである。尚、上記構成の場合、ノイズ
を解析するために要する全作業時間のうちの大部分は、
消費電流シミュレーションにかかる時間である。従っ
て、消費電流シミュレーションにかかる時間を短縮でき
れば、更に作業時間を短くできる。
【００１２】そこで、本発明者は、請求項２または４の
発明に示すように、集積回路を複数の機能ブロックに分
割した後、これら複数の機能ブロックに対して消費電流
シミュレーションを実行して各機能ブロックの電流特性
を解析するように構成した。このように構成すると、分
割した各機能ブロックの素子数が少なくなるから、各機
能ブロックを消費電流シミュレーションするのに要する
時間を短縮でき、ひいては全作業時間を短くできる。
尚、この構成の場合、最終的に作成されるノイズシミュ
レーション用回路の素子数は、１００個程度まで増える
可能性があるが、この程度の素子数のノイズシミュレー
ション用回路に対するアナログシミュレーションは、数
分程度で完了するから、全作業時間を長くする要因には
ほとんどならない。また、上記集積回路を複数の機能ブ
ロックに分割する構成によれば、数百万個以上の素子を
有する更に大規模な集積回路であっても、各機能ブロッ
クの素子数が多くても数十万個程度となるから、多少作
業時間は長くなるが、集積回路から発生するノイズを解
析する作業を実際に行うことができる。
発明に示すように、集積回路を複数の機能ブロックに分
割した後、これら複数の機能ブロックに対して消費電流
シミュレーションを実行して各機能ブロックの電流特性
を解析するように構成した。このように構成すると、分
割した各機能ブロックの素子数が少なくなるから、各機
能ブロックを消費電流シミュレーションするのに要する
時間を短縮でき、ひいては全作業時間を短くできる。
尚、この構成の場合、最終的に作成されるノイズシミュ
レーション用回路の素子数は、１００個程度まで増える
可能性があるが、この程度の素子数のノイズシミュレー
ション用回路に対するアナログシミュレーションは、数
分程度で完了するから、全作業時間を長くする要因には
ほとんどならない。また、上記集積回路を複数の機能ブ
ロックに分割する構成によれば、数百万個以上の素子を
有する更に大規模な集積回路であっても、各機能ブロッ
クの素子数が多くても数十万個程度となるから、多少作
業時間は長くなるが、集積回路から発生するノイズを解
析する作業を実際に行うことができる。
【００１３】また、請求項５または６の発明の記録媒体
に記録されたプログラムでコンピュータを動作させる
と、コンピュータを請求項３または４の集積回路のノイ
ズシミュレーション装置として機能させることができ
る。
に記録されたプログラムでコンピュータを動作させる
と、コンピュータを請求項３または４の集積回路のノイ
ズシミュレーション装置として機能させることができ
る。
【００１４】
【発明の実施の形態】以下、本発明の一実施例について
図面を参照しながら説明する。図１は本実施例の集積回
路のノイズシミュレーション方法の作業順序を示す図で
ある。この図１（ａ）に示すように、まず、ノイズシミ
ュレーション対象の集積回路１を複数例えば４個の機能
ブロック２に分割するステップを行う。この場合、４個
の機能ブロック２には、ブロックＡ、Ｂ、Ｃ、Ｄの名称
が付されている。また、集積回路１を機能ブロック２に
分割する作業（処理）は、ミニコンやＥＷＳやパソコン
等からなるコンピュータ上で回路設計用のＣＡＤやブロ
ック分割用プログラム等を動作させることによって実行
するように構成されている。
図面を参照しながら説明する。図１は本実施例の集積回
路のノイズシミュレーション方法の作業順序を示す図で
ある。この図１（ａ）に示すように、まず、ノイズシミ
ュレーション対象の集積回路１を複数例えば４個の機能
ブロック２に分割するステップを行う。この場合、４個
の機能ブロック２には、ブロックＡ、Ｂ、Ｃ、Ｄの名称
が付されている。また、集積回路１を機能ブロック２に
分割する作業（処理）は、ミニコンやＥＷＳやパソコン
等からなるコンピュータ上で回路設計用のＣＡＤやブロ
ック分割用プログラム等を動作させることによって実行
するように構成されている。
【００１５】続いて、上記分割した各機能ブロック２に
対して消費電流シミュレーションを実行することによ
り、各機能ブロック２の電流特性を解析するステップを
行う。ここでは、コンピュータ上で消費電流シミュレー
ションプログラムを動作させて、各機能ブロック２毎に
消費電流シミュレーションを行う。これにより、各機能
ブロック２毎に、図１（ｂ）に示すような、電流特性、
即ち、ピーク電流ｉｐｅ ａｋと平均電流ｉａｖｅが解析
されて出力される。この場合、上記ピーク電流ｉ
ｐｅａｋは集積回路内部のクロック信号のエッジに同期
して出力されている。また、出力された各機能ブロック
２の電流特性を表すデータは、コンピュータのメモリや
ハードディスク等に記憶されるように構成されている。
対して消費電流シミュレーションを実行することによ
り、各機能ブロック２の電流特性を解析するステップを
行う。ここでは、コンピュータ上で消費電流シミュレー
ションプログラムを動作させて、各機能ブロック２毎に
消費電流シミュレーションを行う。これにより、各機能
ブロック２毎に、図１（ｂ）に示すような、電流特性、
即ち、ピーク電流ｉｐｅ ａｋと平均電流ｉａｖｅが解析
されて出力される。この場合、上記ピーク電流ｉ
ｐｅａｋは集積回路内部のクロック信号のエッジに同期
して出力されている。また、出力された各機能ブロック
２の電流特性を表すデータは、コンピュータのメモリや
ハードディスク等に記憶されるように構成されている。
【００１６】次に、図１（ｃ）に示すように、上記解析
した電流特性が得られるようにインバータ回路と負荷容
量から機能ブロック２のモデル回路３を構成するステッ
プを実行する。ここでは、モデル回路３の電流特性（即
ち、ピーク電流ｉｐｅａｋと平均電流ｉａｖｅ）が機能
ブロック２の電流特性（即ち、ピーク電流ｉｐｅａｋと
平均電流ｉａｖｅ）に一致するように、モデル回路３の
インバータ回路４を構成するトランジスタサイズ及びモ
デル回路３の負荷容量５の容量値を決定するように構成
されている。この場合、モデル回路３は、機能ブロック
２の等価回路といえる。そして、複数の機能ブロック２
の全てについて、対応するモデル回路３を作成するよう
にしている。
した電流特性が得られるようにインバータ回路と負荷容
量から機能ブロック２のモデル回路３を構成するステッ
プを実行する。ここでは、モデル回路３の電流特性（即
ち、ピーク電流ｉｐｅａｋと平均電流ｉａｖｅ）が機能
ブロック２の電流特性（即ち、ピーク電流ｉｐｅａｋと
平均電流ｉａｖｅ）に一致するように、モデル回路３の
インバータ回路４を構成するトランジスタサイズ及びモ
デル回路３の負荷容量５の容量値を決定するように構成
されている。この場合、モデル回路３は、機能ブロック
２の等価回路といえる。そして、複数の機能ブロック２
の全てについて、対応するモデル回路３を作成するよう
にしている。
【００１７】また、上記モデル回路３を作成する作業
（処理）は、コンピュータ上で動作するプログラム（モ
デル回路作成用プログラム）によって実行されるように
構成されている。そして、作成された各モデル回路３を
表現するデータは、コンピュータのメモリやハードディ
スク等に記憶されるように構成されている。
（処理）は、コンピュータ上で動作するプログラム（モ
デル回路作成用プログラム）によって実行されるように
構成されている。そして、作成された各モデル回路３を
表現するデータは、コンピュータのメモリやハードディ
スク等に記憶されるように構成されている。
【００１８】続いて、各機能ブロック２に接続される電
源配線等のインピーダンス情報を抽出すると共に、この
抽出したインピーダンス情報に等価な回路を上記各モデ
ル回路３に付加するステップを実行する。ここで、上記
抽出した配線インピーダンス情報に等価な回路は、図１
（ｄ）に示すように、抵抗、コイル、コンデンサ等から
構成されている。また、上記電源配線等のインピーダン
ス情報を抽出する作業、並びに、抽出したインピーダン
ス情報に等価な回路を作成してこの等価回路を上記各モ
デル回路３に付加する作業は、コンピュータ上でプログ
ラム（インピーダンス情報抽出付加用プログラム）を動
作させることによって実行される構成となっている。更
に、インピーダンス情報が付加された各モデル回路３を
表現するデータは、コンピュータのメモリやハードディ
スク等に記憶されるように構成されている。
源配線等のインピーダンス情報を抽出すると共に、この
抽出したインピーダンス情報に等価な回路を上記各モデ
ル回路３に付加するステップを実行する。ここで、上記
抽出した配線インピーダンス情報に等価な回路は、図１
（ｄ）に示すように、抵抗、コイル、コンデンサ等から
構成されている。また、上記電源配線等のインピーダン
ス情報を抽出する作業、並びに、抽出したインピーダン
ス情報に等価な回路を作成してこの等価回路を上記各モ
デル回路３に付加する作業は、コンピュータ上でプログ
ラム（インピーダンス情報抽出付加用プログラム）を動
作させることによって実行される構成となっている。更
に、インピーダンス情報が付加された各モデル回路３を
表現するデータは、コンピュータのメモリやハードディ
スク等に記憶されるように構成されている。
【００１９】そして、上述したように各モデル回路３に
各配線インピーダンス情報を付加した後は、図１（ｄ）
に示すように、上記複数のモデル回路３を結合してノイ
ズシミュレーション用回路６を作成するステップが実行
される。この各モデル回路３に結合する作業は、コンピ
ュータ上でプログラム（モデル回路結合用プログラム）
を動作させることによって実行される構成となってい
る。そして、作成されたノイズシミュレーション用回路
６を表現するデータは、コンピュータのメモリやハード
ディスク等に記憶されるように構成されている。
各配線インピーダンス情報を付加した後は、図１（ｄ）
に示すように、上記複数のモデル回路３を結合してノイ
ズシミュレーション用回路６を作成するステップが実行
される。この各モデル回路３に結合する作業は、コンピ
ュータ上でプログラム（モデル回路結合用プログラム）
を動作させることによって実行される構成となってい
る。そして、作成されたノイズシミュレーション用回路
６を表現するデータは、コンピュータのメモリやハード
ディスク等に記憶されるように構成されている。
【００２０】次に、上述したように作成されたノイズシ
ミュレーション用回路６に対してアナログシミュレーシ
ョンを実行することにより、ノイズシミュレーション用
回路６のうちのノイズが大きくなると予想される回路部
分、具体的には、出力端子７の電圧波形または電流波形
を解析する。この場合、コンピュータ上でアナログシミ
ュレーションプログラムを動作させて上記アナログシミ
ュレーションを実行するように構成されている。そし
て、出力端子に出力される電圧波形（または電流波形）
の解析結果を、図１（ｅ）の左半部に示す。この解析結
果は、コンピュータのメモリやハードディスク等に記憶
されるように構成されている。
ミュレーション用回路６に対してアナログシミュレーシ
ョンを実行することにより、ノイズシミュレーション用
回路６のうちのノイズが大きくなると予想される回路部
分、具体的には、出力端子７の電圧波形または電流波形
を解析する。この場合、コンピュータ上でアナログシミ
ュレーションプログラムを動作させて上記アナログシミ
ュレーションを実行するように構成されている。そし
て、出力端子に出力される電圧波形（または電流波形）
の解析結果を、図１（ｅ）の左半部に示す。この解析結
果は、コンピュータのメモリやハードディスク等に記憶
されるように構成されている。
【００２１】続いて、上記解析した電圧波形または電流
波形を例えばＦＦＴ（高速フーリエ変換）を用いて周波
数分析して、上記回路部分である出力端子７から出力さ
れるノイズを解析するステップが実行されるように構成
されている。この電圧波形（または電流波形）の周波数
分析結果を、図１（ｅ）の右半部に示す。これにより、
集積回路１から発生するノイズをほぼ正確に評価するこ
とができる。尚、上記周波数分析結果を表現するデータ
は、コンピュータのメモリやハードディスク等に記憶さ
れるように構成されている。
波形を例えばＦＦＴ（高速フーリエ変換）を用いて周波
数分析して、上記回路部分である出力端子７から出力さ
れるノイズを解析するステップが実行されるように構成
されている。この電圧波形（または電流波形）の周波数
分析結果を、図１（ｅ）の右半部に示す。これにより、
集積回路１から発生するノイズをほぼ正確に評価するこ
とができる。尚、上記周波数分析結果を表現するデータ
は、コンピュータのメモリやハードディスク等に記憶さ
れるように構成されている。
【００２２】また、上記実施例の場合、コンピュータ及
びこのコンピュータ上で動作させる各種のプログラム
（回路設計用のＣＡＤ、ブロック分割用プログラム、消
費電流シミュレーションプログラム、モデル回路作成用
プログラム、インピーダンス情報抽出付加用プログラ
ム、モデル回路結合用プログラム、アナログシミュレー
ションプログラム）から、集積回路のノイズシミュレー
ション装置が構成されている。
びこのコンピュータ上で動作させる各種のプログラム
（回路設計用のＣＡＤ、ブロック分割用プログラム、消
費電流シミュレーションプログラム、モデル回路作成用
プログラム、インピーダンス情報抽出付加用プログラ
ム、モデル回路結合用プログラム、アナログシミュレー
ションプログラム）から、集積回路のノイズシミュレー
ション装置が構成されている。
【００２３】即ち、上記各種のプログラムがコンピュー
タを動作させることにより、集積回路１を複数の機能ブ
ロック２に分割する手段としての機能、上記複数の機能
ブロック２に対して消費電流シミュレーションを実行す
ることにより各機能ブロック２の電流特性を解析する手
段としての機能、上記解析した電流特性が得られるよう
にインバータ回路４と負荷容量５から各機能ブロック２
の各モデル回路３を構成する手段としての機能、各機能
ブロック２に接続される電源配線等のインピーダンス情
報を抽出すると共にこの抽出したインピーダンス情報に
等価な回路を各モデル回路３に付加する手段としての機
能、上記複数のモデル回路３を結合してノイズシミュレ
ーション用回路６を作成する手段としての機能、及び、
上記ノイズシミュレーション用回路６に対してアナログ
シミュレーションを実行することにより、ノイズシミュ
レーション用回路６のうちのノイズが大きくなると予想
される回路部分の電圧波形または電流波形を解析すると
共に、この解析した電圧波形または電流波形を周波数分
析して前記回路部分のノイズを解析する手段としての機
能が実現されるように構成されている。
タを動作させることにより、集積回路１を複数の機能ブ
ロック２に分割する手段としての機能、上記複数の機能
ブロック２に対して消費電流シミュレーションを実行す
ることにより各機能ブロック２の電流特性を解析する手
段としての機能、上記解析した電流特性が得られるよう
にインバータ回路４と負荷容量５から各機能ブロック２
の各モデル回路３を構成する手段としての機能、各機能
ブロック２に接続される電源配線等のインピーダンス情
報を抽出すると共にこの抽出したインピーダンス情報に
等価な回路を各モデル回路３に付加する手段としての機
能、上記複数のモデル回路３を結合してノイズシミュレ
ーション用回路６を作成する手段としての機能、及び、
上記ノイズシミュレーション用回路６に対してアナログ
シミュレーションを実行することにより、ノイズシミュ
レーション用回路６のうちのノイズが大きくなると予想
される回路部分の電圧波形または電流波形を解析すると
共に、この解析した電圧波形または電流波形を周波数分
析して前記回路部分のノイズを解析する手段としての機
能が実現されるように構成されている。
【００２４】次に、上記した集積回路のノイズシミュレ
ーション方法（装置）によって、集積回路から発生する
ノイズをほぼ正確にシミュレーション可能である根拠に
ついて、図２も参照して説明する。ここでは、上記した
集積回路のノイズシミュレーション方法（装置）を、本
発明者が発明したときの発明段階（インベンティブステ
ップ）に対応させながら説明する。
ーション方法（装置）によって、集積回路から発生する
ノイズをほぼ正確にシミュレーション可能である根拠に
ついて、図２も参照して説明する。ここでは、上記した
集積回路のノイズシミュレーション方法（装置）を、本
発明者が発明したときの発明段階（インベンティブステ
ップ）に対応させながら説明する。
【００２５】まず、集積回路から発生するノイズをシミ
ュレーションするためには、集積回路の全内部回路の動
作をアナログシミュレーションして、集積回路の端子か
ら出力される電圧波形及び電流波形を求める必要があ
る。しかし、例えばワンチップマイコン等の集積回路
は、数十万ないし数百万個の素子を有しているため、こ
のような大規模な集積回路をアナログシミュレーション
しようとすると、数千ないし数十万時間という時間がか
かると予想されるため、アナログシミュレーションして
ノイズを評価することは実際には不可能であった。
ュレーションするためには、集積回路の全内部回路の動
作をアナログシミュレーションして、集積回路の端子か
ら出力される電圧波形及び電流波形を求める必要があ
る。しかし、例えばワンチップマイコン等の集積回路
は、数十万ないし数百万個の素子を有しているため、こ
のような大規模な集積回路をアナログシミュレーション
しようとすると、数千ないし数十万時間という時間がか
かると予想されるため、アナログシミュレーションして
ノイズを評価することは実際には不可能であった。
【００２６】これに対して、本発明者は、集積回路の規
模が大き過ぎるためにアナログシミュレーションできな
いのであるから、アナログシミュレーション可能な程度
まで集積回路の内部回路を単純化するようなモデル回路
を作成してみようと考えた。このモデル回路は、集積回
路の内部のノイズ量を反映する回路にする必要がある。
ここで、集積回路の内部のノイズ量を特徴付けるもの
は、集積回路内部の電流変化と電圧変動である。例えば
図２に示す集積回路８の出力端子９及び入力端子１０に
着目すると、これら端子９、１０の状態としては、Ｌレ
ベル（ロウレベル）、Ｈレベル（ハイレベル）、Ｚレベ
ル（ハイインピーダンスレベル）の３つレベルがある。
模が大き過ぎるためにアナログシミュレーションできな
いのであるから、アナログシミュレーション可能な程度
まで集積回路の内部回路を単純化するようなモデル回路
を作成してみようと考えた。このモデル回路は、集積回
路の内部のノイズ量を反映する回路にする必要がある。
ここで、集積回路の内部のノイズ量を特徴付けるもの
は、集積回路内部の電流変化と電圧変動である。例えば
図２に示す集積回路８の出力端子９及び入力端子１０に
着目すると、これら端子９、１０の状態としては、Ｌレ
ベル（ロウレベル）、Ｈレベル（ハイレベル）、Ｚレベ
ル（ハイインピーダンスレベル）の３つレベルがある。
【００２７】そして、端子９、１０がＨレベルであれ
ば、その端子９、１０には集積回路８内の電源線１１の
レベルが出力する。また、端子９、１０がＬレベルであ
れば、その端子９、１０には集積回路８内のＧＮＤ線１
２のレベルが出力する。更に、端子９、１０がＺレベル
であっても、その端子９、１０と電源線１１及びＧＮＤ
線１２との間にカップリング容量成分１３、１３が存在
するため、端子９、１０には集積回路８内の電源線１１
及びＧＮＤ線１２のレベルの影響が出力されるようにな
る。
ば、その端子９、１０には集積回路８内の電源線１１の
レベルが出力する。また、端子９、１０がＬレベルであ
れば、その端子９、１０には集積回路８内のＧＮＤ線１
２のレベルが出力する。更に、端子９、１０がＺレベル
であっても、その端子９、１０と電源線１１及びＧＮＤ
線１２との間にカップリング容量成分１３、１３が存在
するため、端子９、１０には集積回路８内の電源線１１
及びＧＮＤ線１２のレベルの影響が出力されるようにな
る。
【００２８】従って、電源線１１やＧＮＤ線１２に電位
の変動（即ち、ノイズ）が生ずると、この変動、即ち、
ノイズが端子９、１０から出力されるようになること
を、本発明者は認識した。この場合、集積回路の端子
９、１０のうち、出力端子９から出力されるノイズの方
が入力端子１０から出力されるノイズよりもかなり大き
いことがわかっているため、集積回路８のノイズを評価
するに際しては、出力端子９から出力されるノイズにつ
いて調べれば十分である。
の変動（即ち、ノイズ）が生ずると、この変動、即ち、
ノイズが端子９、１０から出力されるようになること
を、本発明者は認識した。この場合、集積回路の端子
９、１０のうち、出力端子９から出力されるノイズの方
が入力端子１０から出力されるノイズよりもかなり大き
いことがわかっているため、集積回路８のノイズを評価
するに際しては、出力端子９から出力されるノイズにつ
いて調べれば十分である。
【００２９】次に、本発明者は、集積回路８の内部の電
源線１１やＧＮＤ線１２に電位の変動が生ずる原因につ
いて考察した。集積回路８の内部回路は、多数のトラン
ジスタから構成されている。これらのトランジスタがあ
るタイミング（多くは、集積回路８内部のクロックの変
化時点）で出力が変化すると、その過渡時に、貫通電流
や充放電電流が流れ、電源電位が局所的に変化する。そ
して、この変化が集積回路８内部の電圧変動となること
を、本発明者は見つけた。
源線１１やＧＮＤ線１２に電位の変動が生ずる原因につ
いて考察した。集積回路８の内部回路は、多数のトラン
ジスタから構成されている。これらのトランジスタがあ
るタイミング（多くは、集積回路８内部のクロックの変
化時点）で出力が変化すると、その過渡時に、貫通電流
や充放電電流が流れ、電源電位が局所的に変化する。そ
して、この変化が集積回路８内部の電圧変動となること
を、本発明者は見つけた。
【００３０】ここで、上記電圧変動を見積もるために
は、まず、集積回路内部の電流変化量を抽出した後、電
源端子からそのトランジスタまでのインピーダンスを付
加すれば、電圧変動量を求める得ることがわかった。但
し、この電圧変動を見積もる作業を、大規模な集積回路
内の全てのトランジスタについて実行しようとすると、
やはり非常に長い時間がかかってしまうので、実現する
ことができない。
は、まず、集積回路内部の電流変化量を抽出した後、電
源端子からそのトランジスタまでのインピーダンスを付
加すれば、電圧変動量を求める得ることがわかった。但
し、この電圧変動を見積もる作業を、大規模な集積回路
内の全てのトランジスタについて実行しようとすると、
やはり非常に長い時間がかかってしまうので、実現する
ことができない。
【００３１】そこで、本発明者は、集積回路内の個々の
トランジスタを対象にすることを止め、集積回路を複数
の機能ブロックに分けると共に、これら分けた機能ブロ
ック毎に電流特性を見積もり、更に、その機能ブロック
までの電源線のインピーダンスを付加して、電圧変動量
を見積もる（シミュレーションする）ように構成するこ
とを考えた。ここで、各機能ブロックの電流特性を得る
には、汎用アナログシミュレーションプログラムまたは
消費電流シミュレーションプログラムを使用することが
できる。しかし、汎用アナログシミュレーションプログ
ラムで機能ブロックをアナログシミュレーションしよう
とすると、機能ブロックが有するトランジスタの個数が
数十万個もあるような場合には、数千時間という長い時
間がかかるため、アナログシミュレーションの実行は不
可能である。
トランジスタを対象にすることを止め、集積回路を複数
の機能ブロックに分けると共に、これら分けた機能ブロ
ック毎に電流特性を見積もり、更に、その機能ブロック
までの電源線のインピーダンスを付加して、電圧変動量
を見積もる（シミュレーションする）ように構成するこ
とを考えた。ここで、各機能ブロックの電流特性を得る
には、汎用アナログシミュレーションプログラムまたは
消費電流シミュレーションプログラムを使用することが
できる。しかし、汎用アナログシミュレーションプログ
ラムで機能ブロックをアナログシミュレーションしよう
とすると、機能ブロックが有するトランジスタの個数が
数十万個もあるような場合には、数千時間という長い時
間がかかるため、アナログシミュレーションの実行は不
可能である。
【００３２】これに対して、消費電流シミュレーション
プログラムで機能ブロックを消費電流シミュレーション
する場合は、機能ブロックが有するトランジスタの個数
が数十万個あっても、１時間ないし数時間程度で完了す
るから、消費電流シミュレーションを実行することがで
きる。従って、本実施例では、各機能ブロックを消費電
流シミュレーションして各機能ブロックの電流特性、即
ち、ピーク電流及び平均電流を求めるように構成した。
プログラムで機能ブロックを消費電流シミュレーション
する場合は、機能ブロックが有するトランジスタの個数
が数十万個あっても、１時間ないし数時間程度で完了す
るから、消費電流シミュレーションを実行することがで
きる。従って、本実施例では、各機能ブロックを消費電
流シミュレーションして各機能ブロックの電流特性、即
ち、ピーク電流及び平均電流を求めるように構成した。
【００３３】そして、上記求めた電流特性を反映するモ
デル回路を作成するに当たっては、インバータ回路と負
荷容量とからなる回路が最も単純なモデルであるから、
インバータ回路と負荷容量によってモデル回路を作成す
るように構成した。このモデル回路においては、インバ
ータ回路を構成するトランジスタのサイズで主にピーク
電流を合わせ込むようにし、負荷容量の容量値で主に平
均電流を合わせ込むようにしている。そして、インバー
タ回路の入力には、集積回路のクロック信号を入力させ
るように構成している。
デル回路を作成するに当たっては、インバータ回路と負
荷容量とからなる回路が最も単純なモデルであるから、
インバータ回路と負荷容量によってモデル回路を作成す
るように構成した。このモデル回路においては、インバ
ータ回路を構成するトランジスタのサイズで主にピーク
電流を合わせ込むようにし、負荷容量の容量値で主に平
均電流を合わせ込むようにしている。そして、インバー
タ回路の入力には、集積回路のクロック信号を入力させ
るように構成している。
【００３４】更に、集積回路を分けた全ての機能ブロッ
クについて、上記モデル回路を作成する処理を行った
後、各機能ブロックまでの電源線のインピーダンス（パ
ッケージやボンディングワイヤ等も考慮したインピーダ
ンス情報）を各モデル回路に付加する。そして、これら
モデル回路を結合することによりノイズシミュレーショ
ン用回路を作成する。このようにして作成されたノイズ
シミュレーション用回路は、集積回路の電流特性に着目
した等価回路となっているため、集積回路のノイズに着
目した等価回路ということができる。従って、上記ノイ
ズシミュレーション用回路をアナログシミュレーション
すれば、集積回路のノイズに着目した等価回路をアナロ
グシミュレーションすることになり、集積回路のノイズ
をほぼ正確にシミュレーション（評価）することができ
るのである。
クについて、上記モデル回路を作成する処理を行った
後、各機能ブロックまでの電源線のインピーダンス（パ
ッケージやボンディングワイヤ等も考慮したインピーダ
ンス情報）を各モデル回路に付加する。そして、これら
モデル回路を結合することによりノイズシミュレーショ
ン用回路を作成する。このようにして作成されたノイズ
シミュレーション用回路は、集積回路の電流特性に着目
した等価回路となっているため、集積回路のノイズに着
目した等価回路ということができる。従って、上記ノイ
ズシミュレーション用回路をアナログシミュレーション
すれば、集積回路のノイズに着目した等価回路をアナロ
グシミュレーションすることになり、集積回路のノイズ
をほぼ正確にシミュレーション（評価）することができ
るのである。
【００３５】次に、本実施例の集積回路のノイズシミュ
レーション方法で集積回路のノイズをシミュレーション
した結果を図３及び図４に示す。そして、実際に製造し
た集積回路のノイズを測定装置により測定した結果を図
５及び図６に示す。ここで、図３は、集積回路のサンプ
ルＡ（ノイズ対策を行う前のもの）のノイズを、本実施
例の集積回路のノイズシミュレーション方法でシミュレ
ーションした結果である。図５は、上記サンプルＡの集
積回路を実際に製造した後、その製造した集積回路のノ
イズを測定装置により測定した結果である。
レーション方法で集積回路のノイズをシミュレーション
した結果を図３及び図４に示す。そして、実際に製造し
た集積回路のノイズを測定装置により測定した結果を図
５及び図６に示す。ここで、図３は、集積回路のサンプ
ルＡ（ノイズ対策を行う前のもの）のノイズを、本実施
例の集積回路のノイズシミュレーション方法でシミュレ
ーションした結果である。図５は、上記サンプルＡの集
積回路を実際に製造した後、その製造した集積回路のノ
イズを測定装置により測定した結果である。
【００３６】また、図４は、上記サンプルＡの集積回路
に対してノイズ対策を実行した集積回路であるサンプル
Ｂのノイズを、本実施例の集積回路のノイズシミュレー
ション方法でシミュレーションした結果である。図６
は、上記サンプルＢの集積回路を実際に製造した後、そ
の製造した集積回路のノイズを測定装置により測定した
結果である。
に対してノイズ対策を実行した集積回路であるサンプル
Ｂのノイズを、本実施例の集積回路のノイズシミュレー
ション方法でシミュレーションした結果である。図６
は、上記サンプルＢの集積回路を実際に製造した後、そ
の製造した集積回路のノイズを測定装置により測定した
結果である。
【００３７】上記図３と図５から、サンプルＡについて
はシミュレーション結果の最大値の方が実測値の最大値
よりも１０ｄＢ程度ノイズが小さいことがわかる。ま
た、図４と図６から、サンプルＢについてはシミュレー
ション結果の最大値の方が実測値の最大値よりも７ｄＢ
程度ノイズが小さいことがわかる。更に、ピークの出現
の様子もシミュレーション結果と実測値とで若干ずれて
いることがわかる。このようにシミュレーション結果と
実測値が相違する理由は、測定系及び集積回路のリード
フレーム、ボンディングワイヤのインピーダンスが異な
っているためであると考えられる。従って、本実施例の
ノイズシミュレーションによって、集積回路のノイズを
ある程度正確に評価することが可能であるといえる。
はシミュレーション結果の最大値の方が実測値の最大値
よりも１０ｄＢ程度ノイズが小さいことがわかる。ま
た、図４と図６から、サンプルＢについてはシミュレー
ション結果の最大値の方が実測値の最大値よりも７ｄＢ
程度ノイズが小さいことがわかる。更に、ピークの出現
の様子もシミュレーション結果と実測値とで若干ずれて
いることがわかる。このようにシミュレーション結果と
実測値が相違する理由は、測定系及び集積回路のリード
フレーム、ボンディングワイヤのインピーダンスが異な
っているためであると考えられる。従って、本実施例の
ノイズシミュレーションによって、集積回路のノイズを
ある程度正確に評価することが可能であるといえる。
【００３８】また、サンプルＡ、Ｂのノイズのシミュレ
ーション結果の最大値の差は９ｄＢであり、サンプル
Ａ、Ｂのノイズの実測値の最大値の差は１２ｄＢであ
る。これら最大値の差をみると、ノイズ対策の効果を見
積もる点では、本実施例のノイズシミュレーションによ
りかなり有効な見積もりが可能なことがわかる。
ーション結果の最大値の差は９ｄＢであり、サンプル
Ａ、Ｂのノイズの実測値の最大値の差は１２ｄＢであ
る。これら最大値の差をみると、ノイズ対策の効果を見
積もる点では、本実施例のノイズシミュレーションによ
りかなり有効な見積もりが可能なことがわかる。
【００３９】尚、上記実施例では、集積回路１を複数の
機能ブロック２に分割するように構成したが、これに代
えて、集積回路の素子数が数十万個程度であれば、機能
ブロックに分割せずに、集積回路を消費電流シミュレー
ションするように構成しても良い。
機能ブロック２に分割するように構成したが、これに代
えて、集積回路の素子数が数十万個程度であれば、機能
ブロックに分割せずに、集積回路を消費電流シミュレー
ションするように構成しても良い。
【００４０】具体的には、集積回路に対して消費電流シ
ミュレーションを実行することにより、集積回路の電流
特性を解析した後、解析した電流特性が得られるように
インバータ回路と負荷容量から集積回路のモデル回路を
構成し、このモデル回路に接続する電源配線等のインピ
ーダンス情報を抽出すると共に、この抽出したインピー
ダンス情報に等価な回路をモデル回路に付加してノイズ
シミュレーション用回路を作成し、そして、このノイズ
シミュレーション用回路に対してアナログシミュレーシ
ョンを実行することにより、ノイズシミュレーション用
回路のうちのノイズが大きくなると予想される回路部分
の電圧波形または電流波形を解析すると共に、この解析
した電圧波形または電流波形を周波数分析して前記回路
部分のノイズを解析するように構成すれば良い。
ミュレーションを実行することにより、集積回路の電流
特性を解析した後、解析した電流特性が得られるように
インバータ回路と負荷容量から集積回路のモデル回路を
構成し、このモデル回路に接続する電源配線等のインピ
ーダンス情報を抽出すると共に、この抽出したインピー
ダンス情報に等価な回路をモデル回路に付加してノイズ
シミュレーション用回路を作成し、そして、このノイズ
シミュレーション用回路に対してアナログシミュレーシ
ョンを実行することにより、ノイズシミュレーション用
回路のうちのノイズが大きくなると予想される回路部分
の電圧波形または電流波形を解析すると共に、この解析
した電圧波形または電流波形を周波数分析して前記回路
部分のノイズを解析するように構成すれば良い。
【００４１】また、集積回路１の出力端子９に注目する
と、この端子９の出力が変化する際には、前述したノイ
ズの他に、その端子回路部分で生ずる電流変化（過渡電
流）によりノイズが発生する。このノイズを解析するに
は、ノイズが発生する回路をアナログシミュレーション
してその電圧変動及び電流変化を解析すれば良い。この
場合、出力端子９の端子回路部分が有する素子数は少な
いので、該端子回路部分だけを単独でアナログシミュレ
ーションすることにより、出力端子９の出力が変化する
際に発生するノイズを解析するように構成することがで
きる。尚、前述したように作成したノイズシミュレーシ
ョン用回路に、上記端子回路部分を付加して、まとめて
アナログシミュレーションするように構成しても良い。
と、この端子９の出力が変化する際には、前述したノイ
ズの他に、その端子回路部分で生ずる電流変化（過渡電
流）によりノイズが発生する。このノイズを解析するに
は、ノイズが発生する回路をアナログシミュレーション
してその電圧変動及び電流変化を解析すれば良い。この
場合、出力端子９の端子回路部分が有する素子数は少な
いので、該端子回路部分だけを単独でアナログシミュレ
ーションすることにより、出力端子９の出力が変化する
際に発生するノイズを解析するように構成することがで
きる。尚、前述したように作成したノイズシミュレーシ
ョン用回路に、上記端子回路部分を付加して、まとめて
アナログシミュレーションするように構成しても良い。
【００４２】一方、上記実施例において、コンピュータ
で動作させる各種プログラムは、フロッピーディスクや
ＣＤ−ＲＯＭ等からなる記録媒体に記録しておくことが
好ましい。そして、記録媒体に記録しておいたプログラ
ムは、コンピュータを動作させることにより、集積回路
を複数の機能ブロックに分割する手段としての機能、前
記複数の機能ブロックに対して消費電流シミュレーショ
ンを実行することにより、前記各機能ブロックの電流特
性を解析する手段としての機能、前記解析した電流特性
が得られるようにインバータ回路と負荷容量から前記各
機能ブロックの各モデル回路を構成する手段としての機
能、前記各機能ブロックに接続される電源配線等のイン
ピーダンス情報を抽出すると共に、この抽出したインピ
ーダンス情報に等価な回路を前記各モデル回路に付加す
る手段としての機能、前記複数のモデル回路を結合して
ノイズシミュレーション用回路を作成する手段としての
機能、及び、前記ノイズシミュレーション用回路に対し
てアナログシミュレーションを実行することにより、前
記ノイズシミュレーション用回路のうちのノイズが大き
くなると予想される回路部分の電圧波形または電流波形
を解析すると共に、この解析した電圧波形または電流波
形を周波数分析して前記回路部分のノイズを解析する手
段としての機能を実現するものである。
で動作させる各種プログラムは、フロッピーディスクや
ＣＤ−ＲＯＭ等からなる記録媒体に記録しておくことが
好ましい。そして、記録媒体に記録しておいたプログラ
ムは、コンピュータを動作させることにより、集積回路
を複数の機能ブロックに分割する手段としての機能、前
記複数の機能ブロックに対して消費電流シミュレーショ
ンを実行することにより、前記各機能ブロックの電流特
性を解析する手段としての機能、前記解析した電流特性
が得られるようにインバータ回路と負荷容量から前記各
機能ブロックの各モデル回路を構成する手段としての機
能、前記各機能ブロックに接続される電源配線等のイン
ピーダンス情報を抽出すると共に、この抽出したインピ
ーダンス情報に等価な回路を前記各モデル回路に付加す
る手段としての機能、前記複数のモデル回路を結合して
ノイズシミュレーション用回路を作成する手段としての
機能、及び、前記ノイズシミュレーション用回路に対し
てアナログシミュレーションを実行することにより、前
記ノイズシミュレーション用回路のうちのノイズが大き
くなると予想される回路部分の電圧波形または電流波形
を解析すると共に、この解析した電圧波形または電流波
形を周波数分析して前記回路部分のノイズを解析する手
段としての機能を実現するものである。
【００４３】この場合、記録媒体に記録するプログラム
は、コンピュータを動作させることにより、上記各手段
としての機能のうちの少なくとも１つの機能を実現する
ものであっても良い。尚、上記記録媒体からコンピュー
タのハードディスク等へ上記プログラムをインストール
することにより、上記プログラムをコンピュータで動作
させることが可能になる。
は、コンピュータを動作させることにより、上記各手段
としての機能のうちの少なくとも１つの機能を実現する
ものであっても良い。尚、上記記録媒体からコンピュー
タのハードディスク等へ上記プログラムをインストール
することにより、上記プログラムをコンピュータで動作
させることが可能になる。
【図１】本発明の一実施例を示すものであり、集積回路
のノイズシミュレーション方法を説明する図
のノイズシミュレーション方法を説明する図
【図２】集積回路の端子に発生するノイズを説明する電
気回路図
気回路図
【図３】集積回路のサンプルＡ（ノイズ対策を行う前の
もの）のノイズをシミュレーションした結果を示す図
もの）のノイズをシミュレーションした結果を示す図
【図４】集積回路のサンプルＢ（ノイズ対策を行った後
のもの）のノイズをシミュレーションした結果を示す図
のもの）のノイズをシミュレーションした結果を示す図
【図５】集積回路のサンプルＡを実際に製造した後、そ
の製造した集積回路のノイズを測定装置により測定した
結果を示す図
の製造した集積回路のノイズを測定装置により測定した
結果を示す図
【図６】集積回路のサンプルＢを実際に製造した後、そ
の製造した集積回路のノイズを測定装置により測定した
結果を示す図
の製造した集積回路のノイズを測定装置により測定した
結果を示す図
１は集積回路、２は機能ブロック、３はモデル回路、４
はインバータ回路、５は負荷容量、６はノイズシミュレ
ーション用回路、７は出力端子、８は集積回路、９は出
力端子、１０は入力端子、１１は電源線、１２はＧＮＤ
線を示す。
はインバータ回路、５は負荷容量、６はノイズシミュレ
ーション用回路、７は出力端子、８は集積回路、９は出
力端子、１０は入力端子、１１は電源線、１２はＧＮＤ
線を示す。
Claims (6)
- 【請求項１】 集積回路に対して消費電流シミュレーシ
ョンを実行することにより、前記集積回路の電流特性を
解析するステップと、 前記解析した電流特性が得られるようにインバータ回路
と負荷容量から前記集積回路のモデル回路を構成するス
テップと、 前記モデル回路に接続する電源配線等のインピーダンス
情報を抽出すると共に、この抽出したインピーダンス情
報に等価な回路を前記モデル回路に付加してノイズシミ
ュレーション用回路を作成するステップと、 前記ノイズシミュレーション用回路に対してアナログシ
ミュレーションを実行することにより、前記ノイズシミ
ュレーション用回路のうちのノイズが大きくなると予想
される回路部分の電圧波形または電流波形を解析すると
共に、この解析した電圧波形または電流波形を周波数分
析して前記回路部分のノイズを解析するステップとを備
えて成る集積回路のノイズシミュレーション方法。 - 【請求項２】 集積回路を複数の機能ブロックに分割す
るステップと、 前記複数の機能ブロックに対して消費電流シミュレーシ
ョンを実行することにより、前記各機能ブロックの電流
特性を解析するステップと、 前記解析した電流特性が得られるようにインバータ回路
と負荷容量から前記各機能ブロックの各モデル回路を構
成するステップと、 前記各機能ブロックに接続される電源配線等のインピー
ダンス情報を抽出すると共に、この抽出したインピーダ
ンス情報に等価な回路を前記各モデル回路に付加するス
テップと、 前記複数のモデル回路を結合してノイズシミュレーショ
ン用回路を作成するステップと、 前記ノイズシミュレーション用回路に対してアナログシ
ミュレーションを実行することにより、前記ノイズシミ
ュレーション用回路のうちのノイズが大きくなると予想
される回路部分の電圧波形または電流波形を解析すると
共に、この解析した電圧波形または電流波形を周波数分
析して前記回路部分のノイズを解析するステップとを備
えて成る集積回路のノイズシミュレーション方法。 - 【請求項３】 集積回路に対して消費電流シミュレーシ
ョンを実行することにより、前記集積回路の電流特性を
解析する手段と、 前記解析した電流特性が得られるようにインバータ回路
と負荷容量から前記集積回路のモデル回路を構成する手
段と、 前記等価回路に接続する電源配線等のインピーダンス情
報を抽出すると共に、この抽出したインピーダンス情報
に等価な回路を前記モデル回路に付加してノイズシミュ
レーション用回路を作成する手段と、 前記ノイズシミュレーション用回路に対してアナログシ
ミュレーションを実行することにより、前記ノイズシミ
ュレーション用回路のうちのノイズが大きくなると予想
される回路部分の電圧波形または電流波形を解析すると
共に、この解析した電圧波形または電流波形を周波数分
析して前記回路部分のノイズを解析する手段とを備えて
成る集積回路のノイズシミュレーション装置。 - 【請求項４】 集積回路を複数の機能ブロックに分割す
る手段と、 前記複数の機能ブロックに対して消費電流シミュレーシ
ョンを実行することにより、前記各機能ブロックの電流
特性を解析する手段と、 前記解析した電流特性が得られるようにインバータ回路
と負荷容量から前記各機能ブロックの各モデル回路を構
成する手段と、 前記各機能ブロックに接続される電源配線等のインピー
ダンス情報を抽出すると共に、この抽出したインピーダ
ンス情報に等価な回路を前記各モデル回路に付加する手
段と、 前記複数のモデル回路を結合してノイズシミュレーショ
ン用回路を作成する手段と、 前記ノイズシミュレーション用回路に対してアナログシ
ミュレーションを実行することにより、前記ノイズシミ
ュレーション用回路のうちのノイズが大きくなると予想
される回路部分の電圧波形または電流波形を解析すると
共に、この解析した電圧波形または電流波形を周波数分
析して前記回路部分のノイズを解析する手段とを備えて
成る集積回路のノイズシミュレーション装置。 - 【請求項５】 コンピュータを、 複数の機能ブロックに対して消費電流シミュレーション
を実行することにより、前記各機能ブロックの電流特性
を解析する手段、 解析した電流特性が得られるようにインバータ回路と負
荷容量から前記各機能ブロックのモデル回路を構成する
手段、 前記各機能ブロックに接続される電源配線等のインピー
ダンス情報を抽出すると共に、この抽出したインピーダ
ンス情報に等価な回路を前記各モデル回路に付加する手
段、 前記複数のモデル回路を結合してノイズシミュレーショ
ン用回路を作成する手段、 前記ノイズシミュレーション用回路に対してアナログシ
ミュレーションを実行することにより、前記ノイズシミ
ュレーション用回路のうちのノイズが大きくなると予想
される回路部分の電圧波形または電流波形を解析すると
共に、この解析した電圧波形または電流波形を周波数分
析して前記回路部分のノイズを解析する手段として機能
させるためのプログラムを記録した記録媒体。 - 【請求項６】 コンピュータを、 集積回路を複数の機能ブロックに分割する手段、 前記複数の機能ブロックに対して消費電流シミュレーシ
ョンを実行することにより、前記各機能ブロックの電流
特性を解析する手段、 前記解析した電流特性が得られるようにインバータ回路
と負荷容量から前記各機能ブロックの各モデル回路を構
成する手段、 前記各機能ブロックに接続される電源配線等のインピー
ダンス情報を抽出すると共に、この抽出したインピーダ
ンス情報に等価な回路を前記各モデル回路に付加する手
段、 前記複数のモデル回路を結合してノイズシミュレーショ
ン用回路を作成する手段、または、 前記ノイズシミュレーション用回路に対してアナログシ
ミュレーションを実行することにより、前記ノイズシミ
ュレーション用回路のうちのノイズが大きくなると予想
される回路部分の電圧波形または電流波形を解析すると
共に、この解析した電圧波形または電流波形を周波数分
析して前記回路部分のノイズを解析する手段のうちの少
なくとも１つの手段として機能させるためのプログラム
を記録した記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27861197A JP3965739B2 (ja) | 1997-10-13 | 1997-10-13 | 集積回路のノイズシミュレーション装置及び記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27861197A JP3965739B2 (ja) | 1997-10-13 | 1997-10-13 | 集積回路のノイズシミュレーション装置及び記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11120214A true JPH11120214A (ja) | 1999-04-30 |
| JP3965739B2 JP3965739B2 (ja) | 2007-08-29 |
Family
ID=17599699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27861197A Expired - Fee Related JP3965739B2 (ja) | 1997-10-13 | 1997-10-13 | 集積回路のノイズシミュレーション装置及び記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3965739B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6546528B1 (en) | 1999-04-21 | 2003-04-08 | Nec Corporation | System and method for evaluation of electric characteristics of printed-circuit boards |
| KR100398850B1 (ko) * | 1999-11-30 | 2003-09-19 | 닛본 덴끼 가부시끼가이샤 | 반도체 집적 회로에 대한 전자기 간섭 시뮬레이션을 위한 전원 모델, 전원 모델을 설계하는 방법, 전자기 간섭 시뮬레이터, 전원 모델 생성용 컴퓨터 프로그램을 저장하는 저장 매체, 및 전원 모델 설계 지원 시스템 |
| KR100404065B1 (ko) * | 2001-04-06 | 2003-11-03 | 닛본 덴끼 가부시끼가이샤 | Ｅｍｉ 시뮬레이션용 반도체 집적 회로 전원 모델의 작성 방법 및 장치 |
| US7039572B1 (en) | 1999-07-09 | 2006-05-02 | Matsushita Electric Industrial Co., Ltd. | Method of analyzing electromagnetic interference |
| US7353469B2 (en) | 2004-12-02 | 2008-04-01 | Fujitsu Limited | Method and program for designing semiconductor device |
| JP2010063258A (ja) * | 2008-09-03 | 2010-03-18 | Panasonic Corp | モータ制御装置 |
| US7830169B2 (en) | 2007-03-30 | 2010-11-09 | Fujitsu Limited | Semiconductor device |
| JP2021149259A (ja) * | 2020-03-17 | 2021-09-27 | 富士通株式会社 | 放射電磁波推定プログラム，情報処理装置および放射電磁波推定方法 |
| KR20230123688A (ko) * | 2022-02-17 | 2023-08-24 | 주식회사 싸이프 | 반도체 통합 모델링 솔루션 및 이를 이용한 반도체 모델링 수행 방법 |
-
1997
- 1997-10-13 JP JP27861197A patent/JP3965739B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6546528B1 (en) | 1999-04-21 | 2003-04-08 | Nec Corporation | System and method for evaluation of electric characteristics of printed-circuit boards |
| US7120893B2 (en) | 1999-04-21 | 2006-10-10 | Nec Corporation | System and method for evaluation of electric characteristics of printed-circuit boards |
| US7039572B1 (en) | 1999-07-09 | 2006-05-02 | Matsushita Electric Industrial Co., Ltd. | Method of analyzing electromagnetic interference |
| KR100398850B1 (ko) * | 1999-11-30 | 2003-09-19 | 닛본 덴끼 가부시끼가이샤 | 반도체 집적 회로에 대한 전자기 간섭 시뮬레이션을 위한 전원 모델, 전원 모델을 설계하는 방법, 전자기 간섭 시뮬레이터, 전원 모델 생성용 컴퓨터 프로그램을 저장하는 저장 매체, 및 전원 모델 설계 지원 시스템 |
| KR100404065B1 (ko) * | 2001-04-06 | 2003-11-03 | 닛본 덴끼 가부시끼가이샤 | Ｅｍｉ 시뮬레이션용 반도체 집적 회로 전원 모델의 작성 방법 및 장치 |
| US7353469B2 (en) | 2004-12-02 | 2008-04-01 | Fujitsu Limited | Method and program for designing semiconductor device |
| US7830169B2 (en) | 2007-03-30 | 2010-11-09 | Fujitsu Limited | Semiconductor device |
| JP2010063258A (ja) * | 2008-09-03 | 2010-03-18 | Panasonic Corp | モータ制御装置 |
| JP2021149259A (ja) * | 2020-03-17 | 2021-09-27 | 富士通株式会社 | 放射電磁波推定プログラム，情報処理装置および放射電磁波推定方法 |
| KR20230123688A (ko) * | 2022-02-17 | 2023-08-24 | 주식회사 싸이프 | 반도체 통합 모델링 솔루션 및 이를 이용한 반도체 모델링 수행 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3965739B2 (ja) | 2007-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8122404B2 (en) | Performing a statistical timing abstraction for a hierarchical timing analysis of VLSI circuits | |
| JP4014274B2 (ja) | 集積回路の電気的挙動分析法 | |
| US9715566B2 (en) | Computer implemented system and method of translation of verification commands of an electronic design | |
| US6993470B2 (en) | Method of evaluating test cases in a simulation environment by harvesting | |
| JP2002222230A (ja) | 不要輻射最適化方法および不要輻射解析方法 | |
| JP2002270695A (ja) | 電磁波障害解析方法および電磁波障害解析装置およびこれを用いた半導体装置の製造方法 | |
| US7343276B1 (en) | Recording media including code for estimating IC power consumption | |
| JP3965739B2 (ja) | 集積回路のノイズシミュレーション装置及び記録媒体 | |
| CN116227398B (zh) | 一种自动化生成ip核测试激励的方法及系统 | |
| WO2008040748A1 (en) | Method and apparatus for the simultaneous multi-level and/or multi-simulator design optimization of electronic circuits | |
| CN107844678B (zh) | 包含IP/Memory时序路径的spice仿真方法 | |
| KR100336826B1 (ko) | 대규모집적회로장치의제조방법및대규모집적회로장치 | |
| KR100398850B1 (ko) | 반도체 집적 회로에 대한 전자기 간섭 시뮬레이션을 위한 전원 모델, 전원 모델을 설계하는 방법, 전자기 간섭 시뮬레이터, 전원 모델 생성용 컴퓨터 프로그램을 저장하는 저장 매체, 및 전원 모델 설계 지원 시스템 | |
| KR100404065B1 (ko) | Ｅｍｉ 시뮬레이션용 반도체 집적 회로 전원 모델의 작성 방법 및 장치 | |
| US7900174B2 (en) | Method and system for characterizing an integrated circuit design | |
| CN112526326B (zh) | 时序测试方法、系统、装置及存储介质 | |
| JP5119506B2 (ja) | 半導体集積回路の設計装置、そのデータ処理方法、およびその制御プログラム | |
| JP5151712B2 (ja) | ノイズ解析装置 | |
| JP2004054522A (ja) | 半導体装置の同時スイッチングノイズ評価方法 | |
| JP4539376B2 (ja) | 伝送信号波形解析方法及びプログラム | |
| CN114818598B (zh) | 一种基于电路翻转行为的vcd矢量压缩方法及装置 | |
| WO2010050188A1 (ja) | 半導体集積回路の動作解析方法、動作解析装置、動作解析プログラム及び動作解析システム | |
| CN113946200B (zh) | 电路动态电压降的检测方法、装置及电子设备和存储介质 | |
| Thiel | Have I really met timing?-validating primetime timing reports with SPICE | |
| CN106503278B (zh) | 数字电路设计的时序分析方法及其系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070320 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070521 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140608 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |