JPH11118519A - レゾルバデジタル変換装置及び変換方法 - Google Patents

Abstract

(57)【要約】 【課題】 レゾルバデジタル変換の異常をレゾルバデジ
タル変換器４２の出力とレゾルバ４１の出力とを比較し
て検出し電動機制御をするレゾルバデジタル変換装置を
提供することにある。 【解決手段】 レゾルバデジタル変換装置は、正弦波発
振回路３７と、レゾルバデジタル変換器４２と、このレ
ゾルバデジタル変換器４２から出力される基準角度信号
のパルス出力期間中のＳＩＮ信号端子４７の電位を観測
し、このＳＩＮ信号端子４７上に現れる交流信号の電位
が所定の閾値を超えるか否かを判定して、レゾルバデジ
タル変換の異常を検知するレゾルバデジタル変換監視回
路３５を設け、電動機制御を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、レゾルバデジタル
変換装置に関し、特に、レゾルバの回転角度を示すノー
スマーカなどの基準角度信号のパルス出力期間中にレゾ
ルバから出力される交流信号のレベルを観測し、閾値を
超えるか否かを判定してレゾルバデジタル変換の異常を
検知するレゾルバデジタル変換装置及び変換方法の新規
な構成に関する。

【０００２】

【従来の技術】従来、レゾルバデジタル変換装置は、単
一のレゾルバデジタル変換器を用いて、何らかの異常が
発生するとデジタル角度データの出力飛び、固定、若し
くは、精度不良などの異常となった場合、制御装置に重
大な悪影響を与えていた。また、複数のレゾルバデジタ
ル変換器を用いて、位相検波器の位相検波出力の異常を
検出し、正常なレゾルバデジタル変換器のみのデジタル
角度データのみを出力するようにして、レゾルバデジタ
ル変換の冗長性を持たせていた。

【０００３】図６は特開平９−６８４３９号公報に記載
された従来のレゾルバデジタル変換装置のブロック図で
ある。図において、レゾルバデジタル（Ｒ／Ｄ）変換装
置は、第１レゾルバ２のＳＩＮ信号３及びＣＯＳ信号４
が入力される第１のＲ／Ｄ変換器１に、クロック信号で
作成された外部からのリファレンス信号５を入力し、こ
の第１Ｒ／Ｄ変換器１と同様の構成から成る追加の１個
若しくは２個以上の冗長用の第ｎＲ／Ｄ変換器１ｎを第
１Ｒ／Ｄ変換器１に対して併設していた。この第ｎＲ／
Ｄ変換器１ｎにも第１Ｒ／Ｄ変換器１と同様にＳＩＮ信
号３、ＣＯＳ信号４及びリファレンス信号５を入力し、
各Ｒ／Ｄ変換器１、１ｎからの第１、第ｎ位相検波器出
力１０、１０ｎを異常出力回路２０に入力し、この異常
検出回路２０から出力される第１、第ｎ出力制御信号２
０、２０ｎを第１から第ｎＲ／Ｄ変換器１、１ｎに接続
された第１、第ｎ出力バッファ３０、３０ｎに入力する
と共に、各出力バッファ３０、３０ｎから統一されたデ
ジタル角度データ７を得ていた。また、位相検波器出力
１０、１０ｎは、入力角度信号であるＳＩＮ信号３及び
ＣＯＳ信号４と信号角度データであるデジタル角度デー
タ７の誤差に比例する信号であるため、通常０Ｖである
が、Ｒ／Ｄ変換器１、１ｎに何らかの異常が発生したと
きには位相検波器出力１０、１０ｎが０Ｖ以外の電圧を
示すようになる。この０Ｖ以外の状態を利用して異常検
出回路２０が出力される第１、第ｎ出力制御信号２０、
２０ｎを論理で区別し、異常がある方の出力バッファ３
０、３０ｎの動作を停止し、正常なＲ／Ｄ変換器１また
は１ｎのみのデジタル角度データ７を出力させていた。

【０００４】

【発明が解決しようとする課題】しかしながら、上記Ｒ
／Ｄ変換装置は、１系統の電動機とレゾルバ対に対して
単一のＲ／Ｄ変換器を割り当てると、何らかの異常が発
生した際にデジタル角度データの出力飛び、固定、若し
くは、精度不良などの不具合が生じる欠点があった。ま
た、１系統の電動機とレゾルバ対に対して複数のＲ／Ｄ
変換器を冗長するように構成すると、冗長するＲ／Ｄ変
換器の個数分だけ製造費用が増大するという問題があっ
た。

【０００５】

【課題を解決するための手段】上記課題を解決するため
に１番目の発明によれば、基準角度信号のパルス出力期
間中に出力される交流信号の電位を観測し、この交流信
号の電位が所定の閾値を超えるか否かを判定して、レゾ
ルバデジタル変換の異常を検知するレゾルバデジタル変
換監視回路を含むものである。

【０００６】また、２番目の発明では上記課題を解決す
るために、基準角度信号のパルス出力期間中に出力され
る交流信号の電位と該パルス信号の電位を比較する異常
検出回路、該異常検出回路の比較結果に基づいて異常検
出パルスを所定期間連続的に出力するワンショット回路
を備えることにある。

【０００７】さらに、３番目の発明では上記課題を解決
するために、基準角度信号のパルス出力期間中に出力さ
れる交流信号の電位を観測してから、この交流信号の電
位が所定の閾値を超えるか否かを判定し、レゾルバデジ
タル変換の異常を検知させることにある。

【０００８】

【作用】上記構成を有する１番目の発明では、基準角度
信号のパルス出力期間中に出力される交流信号と基準角
度信号を比較し、レゾルバデジタル変換の異常を検知さ
せるので、Ｒ／Ｄ変換器の異常検出期間を短くすること
ができる。

【０００９】また、２番目の発明では、異常検出パルス
を所定期間連続して出力するワンショット回路を設けた
ので、システムの異常監視ルーチンに対して十分長いパ
ルスを保持でき、レゾルバの高速周回に対応するメイン
ルーチン処理の負荷をより軽減させることができる。

【００１０】さらに、３番目の発明では、基準角度信号
のパルス出力期間中に出力される交流信号の電位を観測
させるので、常時変動するＲ／Ｄ変換器の出力に応動す
る誤動作を最小限にすることができる。

【００１１】

【発明の実施の形態】以下、図面に基づいて本発明の好
適な実施の形態について説明する。特に制限されない
が、この装置は、レファレンス信号、ＳＩＮ及びＣＯＳ
信号を入力し１２ビット精度のデジタル角度データを得
るレゾルバデジタル変換装置用に構成されている。

【００１２】図１は本発明の実施の形態に係るレゾルバ
デジタル変換装置のブロック図である。図において、レ
ゾルバデジタル変換装置は、７ＫＨｚの正弦波を出力す
る正弦波発振回路３７から２本の正弦波３９を受信する
レゾルバ４１と、交流信号３９を受信するリファレンス
端子４３とレゾルバ４１から出力される２本の交流信号
を受信するＣＯＳ信号端子４５及びＳＩＮ信号端子４７
とを有し、ＤＡＴＡ端子４９から１２ビットのデジタル
角度信号を出力し、ＮＭ端子５１からノースマーカを示
すアナログの基準角度信号を出力するレゾルバデジタル
変換器４２と、このレゾルバデジタル変換器４２から出
力される基準角度信号のパルス出力期間中のＳＩＮ信号
端子４７の電位を観測し、このＳＩＮ信号端子４７上に
現れる交流信号の電位が所定の閾値を超えるか否かを判
定して、レゾルバデジタル変換の異常を検知するレゾル
バデジタル変換監視回路３５を備え、レゾルバ４１が周
回中に出力される通常の論理０（０Ｖ）の基準角度信号
は、レゾルバ４１の回転角度が零度に遷移したときに論
理１（５Ｖ）に変化しＮＭ端子５１から出力される。レ
ゾルバデジタル変換監視回路３５は、このＮＭ端子５１
に現れる基準角度信号を監視回路３５側のＮＭ端子６１
で受信しその変化を検知することができる。例えば、Ｎ
Ｍ端子６１で受信する信号電圧値が０Ｖから５Ｖに変化
した際に、上述したＲ／Ｄ変換器４２側のＳＩＮ信号端
子４７上に現れる交流信号の瞬時値とＮＭ端子６１が５
Ｖのタイミングに同期して発生する比較パルスのアナロ
グ値０．５４Ｖと比較することでノースマーカのパルス
のタイミングのずれを判定することができる。もし、判
定結果がＳＩＮ信号端子４７上の電位が０．５４Ｖより
大きい場合は、レゾルバデジタル変換は異常であり異常
検出端子６３から論理０のデジタル信号をＣＰＵ５２へ
出力することができ、もし、判定結果がＳＩＮ信号端子
４７上の電位が０．５４Ｖより小さい場合は、レゾルバ
デジタル変換は正常であり異常検出端子６３からは通常
の論理１のデジタル信号をＣＰＵ５２へ出力することが
できる。ＣＰＵ５２はレゾルバデジタル変換器４２から
１２ビットのデジタル角度データを角度データ端子５３
で受信し、ノースマーカを示すアナログの基準角度信号
を０度パルス端子５５でそれぞれ受信して、上述の異常
検出端子６３の出力が通常の論理１（５Ｖ）の場合は電
動機の回転制御を維持する。また、異常検出端子６３か
ら論理０（０Ｖ）のデジタル信号を異常検出端子５７で
受信したときは、レゾルバ４１に接続された電動機の回
転を直ちに停止させ、異常対策モードの処理に移行する
ことができる。本実施の形態のレゾルバデジタル変換装
置の一部を構成するレゾルバデジタル変換監視回路３５
をレゾルバデジタル変換器４２に併設させるように構成
したが、本発明の目的を達成できる手段であればレゾル
バデジタル変換監視回路３５をレゾルバデジタル変換器
４２に併設させる他に、レゾルバデジタル変換監視回路
３５にレゾルバデジタル変換器４２を内蔵させても良い
ことは勿論である。また、レゾルバデジタル変換監視回
路３５のＳＩＮ端子５９にレゾルバ４１から出力するＳ
ＩＮ信号を入力させたが、本発明の目的を達成できる手
段であればＳＩＮ信号の他に、リファレンス信号と位相
差のあるＣＯＳ信号でもＴＡＮ信号でも適用できること
は勿論である。さらに、本実施の形態では正弦波発振回
路３７から出力される正弦波をレゾルバ４１及びレゾル
バデジタル変換器４２に入力してデジタル角度データを
得たが、本発明の目的を達成できる手段であればＳＩＮ
信号やＣＯＳ信号のような正弦波の他に、積分された三
角波や所定のデューティ比の矩形波をレゾルバデジタル
変換器４２またはレゾルバデジタル変換監視回路３５へ
入力してデジタル角度データ若しくは異常検出信号を得
ても良い。さらにまた、本実施の形態のレゾルバデジタ
ル変換装置に接続されるレゾルバ４１は、アナログ計算
機に属し、電動機の回転ベクトル量の分割、合成を行う
ために使用される計算要素または装置であって、直角モ
ードは極座標から直角座標への変換に、また直角座標の
回転を行い、極モードは直角座標から極座標変換を行う
モードを備えるものを適用することができる。

【００１３】上記実施の形態では、レゾルバデジタル変
換器４２から出力される基準角度信号のパルス出力期間
中のＳＩＮ信号端子４７の電位を観測し、このＳＩＮ信
号端子４７上に現れる交流信号の電位が所定の閾値を超
えるか否かを判定してレゾルバデジタル変換の異常を検
出し異常検出信号を出力するように構成したが、図２に
示すレゾルバデジタル変換装置のようにワンショットタ
イマを設けて、所定期間連続した論理値の異常検出信号
を出力するように構成することができる。

【００１４】図２は本発明の他の実施の形態に係るレゾ
ルバデジタル変換装置の一部を構成するレゾルバデジタ
ル変換監視回路３５のブロック図である。図において、
レゾルバデジタル変換監視回路３５は、レゾルバ４１か
ら出力されるＳＩＮ信号を受信するＳＩＮ信号端子５９
と、このＳＩＮ信号に基づいて１２ビットのデジタル角
度信号とノースマーカを示す基準角度信号を出力するレ
ゾルバデジタル変換器４２に接続され、ノースマーカの
基準角度信号のパルス出力期間中に出力されるＳＩＮ信
号の電位とノースマーカのパルス信号より比較パルス生
成回路６５で生成される比較パルスの電位を比較する異
常検出回路７１と、異常検出回路７１の比較結果に基づ
いて異常検出パルス６３を所定期間連続的に出力するワ
ンショット回路７９を備え、レゾルバデジタル変換監視
回路３５は、レゾルバデジタル変換に異常が発生した際
に、周回中のレゾルバ４１の回転角度が次の０度を通過
してもこの異常検出パルスをＣＰＵ５２に対して連続し
て出力することができる。すなわち、レゾルバデジタル
変換監視回路３５は、レゾルバデジタル変換器側のＮＭ
端子５１から基準角度信号を監視回路３５側のＮＭ端子
６１で受信し、比較パルス生成回路６５に入力すること
ができる。例えば、レゾルバ４１が角度０度を通過した
ことをノースマーカの基準角度信号が０Ｖから５Ｖへ変
化したことにより知ることができる。比較パルス生成回
路６５内部の抵抗内蔵バイポーラトランジスタ６７は、
ベースに５Ｖを印加し、導通状態となりコレクタにシリ
ーズに接続された抵抗Ｒ１とＲ２の中間ノード６９に所
定の中間電位（０．５４Ｖ）を発生させることができ
る。この中間電位を次段の異常検出回路７１に入力し
て、異常検出回路７１内部のコンパレータ７３のポジテ
ィブ入力端子へこの中間電位を印加することができる。
レゾルバ４１から出力されるＳＩＮ信号をレゾルバデジ
タル変換監視回路３５のＳＩＮ信号端子５９で受信し、
このＳＩＮ信号をコンパレータ７３のネガティブ入力端
子に入力することができる。コンパレータ７３は中間ノ
ード６９の電位とＳＩＮ信号７５の瞬時値とを比較して
出力ノード７７へ比較結果を出力する。もし、ＳＩＮ信
号７５が中間ノード６９の電位より小さい場合の比較結
果は正常時の論理１（５Ｖ）で出力される。一方、ＳＩ
Ｎ信号７５が中間ノード６９の電位より大きい場合の比
較結果は異常時の論理０（０Ｖ）で出力される。この比
較結果は次段のワンショットタイマ７９に入力され、ワ
ンショットタイマ７９内部の抵抗内蔵バイポーラトラン
ジスタ８１のベースに印加される。正常時の論理１がこ
のベースに印加されたときは、バイポーラトランジスタ
８１は非導通状態になり抵抗Ｒ３を通じてコンデンサＣ
１は充電されず、次段のコンパレータ８３のネガティブ
入力端子に論理０が印加され、ポジティブ入力端子に印
加したＲ５とＲ６の中間ノード電圧と比較してコンパレ
ータ８３は論理１をノード８５へ出力する。一方、異常
時の論理０がこのベースに印加されたときは、バイポー
ラトランジスタ８１は導通状態になり抵抗Ｒ３を通じて
コンデンサＣ１を充電し、次段のコンパレータ８３のネ
ガティブ入力端子に論理１が所定時間印加され、ポジテ
ィブ入力端子に印加したＲ５とＲ６の中間ノード電圧と
比較してコンパレータ８３は論理０をノード８５へ出力
することができる。この論理出力を異常検出端子６３か
ら出力させることができ、ＣＰＵ５２にレゾルバデジタ
ル変換の異常を報知することができる。本実施の形態の
レゾルバデジタル変換装置の一部を構成するレゾルバデ
ジタル変換監視回路３５をバイポーラトランジスタとコ
ンパレータで構成したが、本発明の目的を達成できる手
段であればバイポーラトランジスタの他に、ＭＯＳトラ
ンジスタ、ＦＥＴなどの半導体素子を使用できることは
勿論である。また、ワンショットタイマ７９の時定数を
規定するコンデンサＣ１とＲ３はワンショットタイマの
単安定状態を５０ｍｓに設定するように構成したが、本
発明の目的を達成できる手段であればレゾルバ４１の周
回速度に対応させて任意な時定数を選択しても良い。

【００１５】図３は上記実施の形態のレゾルバデジタル
変換装置の正常時の各部波形のタイミングチャートを示
すものである。図において、ノード６９の比較パルス波
形のハザードＮＭ８７とＮＭ８９は、ノースマーカを示
す基準角度信号が出力されたときの出力波形である。こ
のハザードＮＭ８７の底辺値である０．５４ＶとＳＩＮ
波形７５の瞬時値が比較され、図示のようにＳＩＮ信号
の瞬時値が０．５４Ｖより小さいので、異常検出回路７
１は、ノード７７に論理１の５Ｖ電圧の異常検出波形を
出力している。すなわち、正常なレゾルバデジタル変換
を遂行していることを示す。ワンショットタイマ７９は
この異常検出波形７７を受信し、出力ノード８５に論理
１の５Ｖ電圧を出力している。

【００１６】図４は上記実施の形態のレゾルバデジタル
変換装置の異常時の各部波形のタイミングチャートを示
すものである。図において、ノード６９の比較パルス波
形のハザードＮＭ８７とＮＭ８９は、レゾルバ４１から
出力されるＳＩＮ信号よりＮＭパルス出力遅れ９１の分
だけ遅延しズレが発生している。このノースマーカを示
す基準角度信号が出力されたときのハザードＮＭ８７の
底辺値である０．５４ＶとＳＩＮ波形７５の瞬時値が比
較され、図示のようにＳＩＮ信号の瞬時値が０．５４Ｖ
より大きいので、異常検出回路７１は、ノード７７に論
理０の０Ｖ電圧の異常検出波形を出力している。すなわ
ち、異常なレゾルバデジタル変換を検出した状態であ
る。ワンショットタイマ７９はこの異常検出波形７７を
ハザードの幅の期間だけ受信し、出力ノード８５に論理
０の０Ｖ電圧を一定時間出力し続けている。つまり、異
常を検出したハザードＮＭ８７から次のハザードＮＭ８
９が経過しても出力ノード８５に論理０の０Ｖ電圧９３
を連続出力することができる。例えば、レゾルバデジタ
ル変換ソフトウエアの監視ルーチンに対して十分長いパ
ルス幅である５０ｍｓのパルスを出力させることがで
き、一般ポートへの信号入力を可能にして、１００μｓ
程度の高速周回が必要なメインルーチンの負荷を軽減さ
せ、確実なレゾルバデジタル変換異常を検出させること
ができる。また、比較パルス波形は、ノースマーカのパ
ルス出力が非アクティブ時にＳＩＮ信号の包絡線最大値
より高い電位で、ノースマーカのパルス出力アクティブ
時に０Ｖを超えるＳＩＮ信号の包絡線最大値未満の電圧
を選択することが本実施の形態では好ましい。さらに、
本実施の形態によれば、異常検出時は、ＣＰＵ５２内部
の故障診断用フラグのセットや、異常が検出されたレゾ
ルバ４１に設置された電動機の通電制御をＣＰＵ５２を
通じて中止させることができる。

【００１７】図５は上記図２に示したレゾルバデジタル
変換監視回路３５を集積回路で構成したレゾルバデジタ
ル変換器４２に接続したブロック図である。図におい
て、レゾルバデジタル変換装置は、レゾルバ４１から出
力されるＣＯＳ信号４５とＳＩＮ信号４７をアナログデ
バイス社から供給される半導体装置ＡＤ２Ｓ９０ＡＰの
ＣＯＳ端子とＳＩＮ端子にそれぞれ接続し、正弦波発振
回路３７から出力されるレファレンス信号をＲＥＦ端子
に接続することにより、レゾルバデジタル変換が処理さ
れる。比較パルス生成回路６５はＡＤ２Ｓ９０ＡＰのＮ
Ｍ端子からノースマーカの基準角度信号を受信し比較パ
ルスのハザード信号を出力する。レゾルバ４１から出力
するＳＩＮ信号と比較パルスのハザード信号を異常検出
回路のコンパレータ７３で比較して、ＳＩＮ信号とハザ
ード信号の大小関係を判定し、この判定結果に基づい
て、ワンショットタイマ回路内部のコンパレータ８３は
異常検出出力をＣＰＵ５２へ送信することができる。本
実施の形態によれば、Ｒ／Ｄ変換器のＡＤ２Ｓ９０ＡＰ
を冗長的に設けて正常なレゾルバデジタル変換出力を得
ていた従来のレゾルバデジタル変換装置に比して、廉価
なトランジスタとコンパレータを２個づつ追加するだけ
で、レゾルバデジタル変換の異常を検出することがで
き、電動機制御の信頼性を向上させることができる。し
かも、レゾルバ４１から出力されるＳＩＮ信号を常に監
視する必要はなく、ＣＵＰ５２の負荷も軽減できる点で
有利である。また、ワンショットタイマを設けたので、
異常を検知した場合、所定時間以上検出出力を連続させ
ることができる点で、ＣＰＵ５２の処理を他の処理と並
列処理することができ、システムのスループットも向上
させることができる。

【００１８】以上の説明では、本発明の実施の形態を１
２ビット精度のレゾルバデジタル変換装置について説明
したが、本発明は、上記のような１２ビット精度のレゾ
ルバデジタル変換装置以外の１０ビット精度、８ビット
精度のレゾルバデジタル変換装置にも適用可能であるこ
とはもちろんである。

【００１９】

【発明の効果】以上説明したとおり、第１の発明によれ
ば、所定のレゾルバ回転角度内でレゾルバ出力信号の位
相誤差を検出してレゾルバデジタル変換の異常を検出す
ることにより、廉価な素子を使用しながら異常検出誤差
を低減することができ、電動機制御をより信頼性の高い
ものとすることができる。

【００２０】また、第２の発明によれば、ワンショット
タイマの出力で単安定出力の異常検出出力を得ることが
でき、これにより、ＣＰＵの負荷を軽減させることがで
きる。

【００２１】さらに、第３の発明によれば、レゾルバの
出力を常時監視する必要がなく、よって、ＣＰＵの処理
負荷を軽減させながら、異常検出誤差を軽減させること
ができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態に係るレゾルバデジタル
変換装置のブロック図である。

【図２】 本発明の他の実施の形態に適用するレゾルバ
デジタル変換監視回路のブロック図である。

【図３】 本発明の他の実施の形態に係るレゾルバデジ
タル変換装置のタイミングチャートである。

【図４】 本発明の他の実施の形態に係るレゾルバデジ
タル変換装置のタイミングチャートである。

【図５】 本発明の他の実施の形態に係るレゾルバデジ
タル変換装置のブロック図である。

【図６】 従来のレゾルバデジタル変換装置のブロック
図である。

【符号の説明】

３５ レゾルバデジタル変換監視回路、３７ 正弦波発
振回路、４１ レゾルバ、４３ レゾルバデジタル変換
器、５２ ＣＰＵ、６５ 比較パルス生成回路、７１
異常検出回路、７９ ワンショットタイマ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 レゾルバから出力される交流信号に基づ
   いてデジタル角度信号と基準角度信号を出力するレゾル
   バデジタル変換装置であって、前記基準角度信号のパル
   ス出力期間中に出力される前記交流信号の電位を観測
   し、この交流信号の電位が所定の閾値を超えるか否かを
   判定して、レゾルバデジタル変換の異常を検知するレゾ
   ルバデジタル変換監視回路を含むことを特徴とするレゾ
   ルバデジタル変換装置。
2. 【請求項２】 レゾルバから出力される交流信号に基づ
   いてデジタル角度信号と基準角度信号を出力するレゾル
   バデジタル変換装置であって、前記基準角度信号のパル
   ス出力期間中に出力される前記交流信号の電位と該パル
   ス信号の電位を比較する異常検出回路、該異常検出回路
   の比較結果に基づいて異常検出パルスを所定期間連続的
   に出力するワンショット回路を備えることを特徴とする
   レゾルバデジタル変換装置。
3. 【請求項３】 レゾルバから出力される交流信号に基づ
   いてデジタル角度信号と基準角度信号を出力するレゾル
   バデジタル変換方法であって、該基準角度信号のパルス
   出力期間中に出力される前記交流信号の電位を観測して
   から、この交流信号の電位が所定の閾値を超えるか否か
   を判定し、レゾルバデジタル変換の異常を検知すること
   を特徴とするレゾルバデジタル変換方法。