JP2001309669A - 電圧形インバータ装置の欠相検出方法とその回路 - Google Patents
電圧形インバータ装置の欠相検出方法とその回路Info
- Publication number
- JP2001309669A JP2001309669A JP2000118828A JP2000118828A JP2001309669A JP 2001309669 A JP2001309669 A JP 2001309669A JP 2000118828 A JP2000118828 A JP 2000118828A JP 2000118828 A JP2000118828 A JP 2000118828A JP 2001309669 A JP2001309669 A JP 2001309669A
- Authority
- JP
- Japan
- Prior art keywords
- circuits
- output
- circuit
- phase
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】三相出力の電圧形インバータ装置の出力欠相状
態を検出する欠相検出方法とその回路を提供する。 【解決手段】インバータ主回路２から電動機６への経路
それぞれにＣＴ３〜５を備え、比較演算回路２１〜２３
と、極性演算回路３１〜３３と、ＡＮＤ回路３４〜３６
と、判定演算回路５０とからなる欠相検出回路を設け、
ＣＴ３〜５の検出値の零点通過点近傍にＡＮＤ回路３４
〜３６により生成されるパルス幅を計測し、この計測値
が所定の値を越えたことを判定演算回路５０で検知し、
欠相信号を出力する。
態を検出する欠相検出方法とその回路を提供する。 【解決手段】インバータ主回路２から電動機６への経路
それぞれにＣＴ３〜５を備え、比較演算回路２１〜２３
と、極性演算回路３１〜３３と、ＡＮＤ回路３４〜３６
と、判定演算回路５０とからなる欠相検出回路を設け、
ＣＴ３〜５の検出値の零点通過点近傍にＡＮＤ回路３４
〜３６により生成されるパルス幅を計測し、この計測値
が所定の値を越えたことを判定演算回路５０で検知し、
欠相信号を出力する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体電力変換
回路などで形成される三相出力の電圧形インバータ装置
の出力欠相状態を検出する欠相検出方法とその回路に関
する。
回路などで形成される三相出力の電圧形インバータ装置
の出力欠相状態を検出する欠相検出方法とその回路に関
する。
【０００２】
【従来の技術】図１５は、三相出力のインバータ装置に
おけるこの種の欠相検出回路の従来例を示す回路構成図
である。
おけるこの種の欠相検出回路の従来例を示す回路構成図
である。
【０００３】図１５において、１は整流電源などの直流
電源、２はトランジスタとダイオードとの逆並列回路を
３相ブリッジ接続してなるインバータ主回路、３〜５は
インバータ主回路２の各相の出力電流を検出するＣＴ、
６は負荷としての電動機、１１はインバータ主回路２の
出力周波数指令値ω* を指令する周波数設定器、１２は
前記出力周波数指令値ω* に基づくインバータ主回路２
の出力電圧指令値（直流量）Ｖ* を導出するＦ／Ｖ変換
器、１３は前記出力周波数指令値ω* と出力電圧指令値
Ｖ* とから各相のＰＷＭ電圧指令（交流量）を演算する
ＰＷＭ電圧指令演算器、１４は前記各相のＰＷＭ電圧指
令を信号波とするＰＷＭ演算を行ない、この演算結果に
基づきインバータ主回路２を構成するそれぞれの前記ト
ランジスタをオン，オフさせるＰＷＭパルス演算器であ
る。
電源、２はトランジスタとダイオードとの逆並列回路を
３相ブリッジ接続してなるインバータ主回路、３〜５は
インバータ主回路２の各相の出力電流を検出するＣＴ、
６は負荷としての電動機、１１はインバータ主回路２の
出力周波数指令値ω* を指令する周波数設定器、１２は
前記出力周波数指令値ω* に基づくインバータ主回路２
の出力電圧指令値（直流量）Ｖ* を導出するＦ／Ｖ変換
器、１３は前記出力周波数指令値ω* と出力電圧指令値
Ｖ* とから各相のＰＷＭ電圧指令（交流量）を演算する
ＰＷＭ電圧指令演算器、１４は前記各相のＰＷＭ電圧指
令を信号波とするＰＷＭ演算を行ない、この演算結果に
基づきインバータ主回路２を構成するそれぞれの前記ト
ランジスタをオン，オフさせるＰＷＭパルス演算器であ
る。
【０００４】以下に、全波整流器，コンパレータ素子な
どからなる比較演算回路２１〜２３と、ＯＲ回路２４
と、ＡＮＤ回路２５と、判定演算回路２６とからなる従
来の欠相検出回路の動作を、図１６に示した波形図を参
照しつつ、説明する。
どからなる比較演算回路２１〜２３と、ＯＲ回路２４
と、ＡＮＤ回路２５と、判定演算回路２６とからなる従
来の欠相検出回路の動作を、図１６に示した波形図を参
照しつつ、説明する。
【０００５】図１６において、（イ）はＣＴ３〜５が検
出した各相の出力電流波形を示し、（ロ）はＣＴ３の検
出値の絶対値がしきい値以下になったときに論理「Ｈ」
レベルを出力する比較演算回路２１の出力波形を示し、
（ハ）はＣＴ４の検出値の絶対値がしきい値以下になっ
たときに論理「Ｈ」レベルを出力する比較演算回路２２
の出力波形を示し、（ニ）はＣＴ５の検出値の絶対値が
しきい値以下になったときに論理「Ｈ」レベルを出力す
る比較演算回路２３の出力波形を示し、（ホ）はＡＮＤ
回路２５の論理レベルでの出力波形を示している。
出した各相の出力電流波形を示し、（ロ）はＣＴ３の検
出値の絶対値がしきい値以下になったときに論理「Ｈ」
レベルを出力する比較演算回路２１の出力波形を示し、
（ハ）はＣＴ４の検出値の絶対値がしきい値以下になっ
たときに論理「Ｈ」レベルを出力する比較演算回路２２
の出力波形を示し、（ニ）はＣＴ５の検出値の絶対値が
しきい値以下になったときに論理「Ｈ」レベルを出力す
る比較演算回路２３の出力波形を示し、（ホ）はＡＮＤ
回路２５の論理レベルでの出力波形を示している。
【０００６】すなわち、図１６（イ）に示す如き太実線
の検出電流では比較演算回路２１〜２３，ＡＮＤ回路２
５それぞれの出力も図１６（ロ）〜（ホ）の太実線の如
くになり、従って、判定演算回路２６を構成するパルス
幅計測回路２６ａではＡＮＤ回路２５の論理「Ｈ」レベ
ルの期間を計測し、この計測時間と、判定演算回路２６
を構成する判定値設定器２６ｂの設定時間とを判定演算
回路２６を構成する比較回路２６ｃで比較し、前記計測
時間≧設定時間ならば、欠相信号を出力する。
の検出電流では比較演算回路２１〜２３，ＡＮＤ回路２
５それぞれの出力も図１６（ロ）〜（ホ）の太実線の如
くになり、従って、判定演算回路２６を構成するパルス
幅計測回路２６ａではＡＮＤ回路２５の論理「Ｈ」レベ
ルの期間を計測し、この計測時間と、判定演算回路２６
を構成する判定値設定器２６ｂの設定時間とを判定演算
回路２６を構成する比較回路２６ｃで比較し、前記計測
時間≧設定時間ならば、欠相信号を出力する。
【０００７】このとき、ＡＮＤ回路２５に入力されてい
る前記出力周波数指令値ω* と出力電圧指令値Ｖ* とは
この電圧形インバータ装置が動作可能な最小値以上であ
ること、すなわち、この電圧形インバータ装置が運転中
には双方共に論理「Ｈ」レベルにある。また、前記設定
時間は前記出力周波数指令値ω* の可変範囲に基づく値
とし、さらに、比較演算回路２１〜２３における前記し
きい値は、可能な限り零に近いことが望ましい。
る前記出力周波数指令値ω* と出力電圧指令値Ｖ* とは
この電圧形インバータ装置が動作可能な最小値以上であ
ること、すなわち、この電圧形インバータ装置が運転中
には双方共に論理「Ｈ」レベルにある。また、前記設定
時間は前記出力周波数指令値ω* の可変範囲に基づく値
とし、さらに、比較演算回路２１〜２３における前記し
きい値は、可能な限り零に近いことが望ましい。
【０００８】図１６では図示しないがインバータ主回路
２を構成する前記逆並列回路の不具合，負荷６への接続
線の断線などにより、いずれか１相が欠相状態になる
と、この相に基づくＡＮＤ回路２５の出力の論理「Ｈ」
レベルの期間が長くなり、その結果、前記計測時間≧設
定時間の条件が成立し、欠相信号を出力する。
２を構成する前記逆並列回路の不具合，負荷６への接続
線の断線などにより、いずれか１相が欠相状態になる
と、この相に基づくＡＮＤ回路２５の出力の論理「Ｈ」
レベルの期間が長くなり、その結果、前記計測時間≧設
定時間の条件が成立し、欠相信号を出力する。
【０００９】
【発明が解決しようとする課題】上述の従来の欠相検出
回路によると、ＣＴ３〜５の検出電流が小さいとき、例
えば図１６（イ）における正弦波状の破線の場合に、比
較演算回路２１〜２３，ＡＮＤ回路２５それぞれの出力
も図１６（ロ）〜（ホ）の破線の如くになり、従って、
ＡＮＤ回路２５の出力は論理「Ｈ」レベルの期間を継続
し、その結果、判定演算回路２６は、この電圧形インバ
ータ装置が正常動作にも係わらず、欠相信号を出力する
こととなる。
回路によると、ＣＴ３〜５の検出電流が小さいとき、例
えば図１６（イ）における正弦波状の破線の場合に、比
較演算回路２１〜２３，ＡＮＤ回路２５それぞれの出力
も図１６（ロ）〜（ホ）の破線の如くになり、従って、
ＡＮＤ回路２５の出力は論理「Ｈ」レベルの期間を継続
し、その結果、判定演算回路２６は、この電圧形インバ
ータ装置が正常動作にも係わらず、欠相信号を出力する
こととなる。
【００１０】従来は上述の誤動作の対策として、比較演
算回路２１〜２３における前記しきい値を、上述の如く
可能な限り零に近づけることが行われているが、例え
ば、インバータ主回路２がＰＷＭ制御されていることな
どからそれぞれの出力電流にリプル成分が重畳し、この
リプル成分を低減するフィルタをＣＴ３〜５の検出値に
介しても、限界があった。
算回路２１〜２３における前記しきい値を、上述の如く
可能な限り零に近づけることが行われているが、例え
ば、インバータ主回路２がＰＷＭ制御されていることな
どからそれぞれの出力電流にリプル成分が重畳し、この
リプル成分を低減するフィルタをＣＴ３〜５の検出値に
介しても、限界があった。
【００１１】また、インバータ主回路２が出力する周波
数が高いときに、先述のＰＷＭ演算の際に前記周波数の
正弦波に対する分解能が粗くなって、出力電流のリプル
成分が増大し、本来の出力電流の零点通過時以外の区間
でも該出力電流が零に近い値となることがあり、その結
果、この電圧形インバータ装置が正常動作にも係わら
ず、欠相信号を出力することがあった。
数が高いときに、先述のＰＷＭ演算の際に前記周波数の
正弦波に対する分解能が粗くなって、出力電流のリプル
成分が増大し、本来の出力電流の零点通過時以外の区間
でも該出力電流が零に近い値となることがあり、その結
果、この電圧形インバータ装置が正常動作にも係わら
ず、欠相信号を出力することがあった。
【００１２】この発明の目的は、上述の低電流領域及び
高い出力周波数領域での誤動作を解消した電圧形インバ
ータ装置の欠相検出方法とその回路を提供することにあ
る。
高い出力周波数領域での誤動作を解消した電圧形インバ
ータ装置の欠相検出方法とその回路を提供することにあ
る。
【００１３】
【課題を解決するための手段】この第１の発明は、三相
出力の電圧形インバータ装置の出力欠相状態を検出する
欠相検出方法において、前記電圧形インバータ装置の各
相の出力電流それぞれの絶対値を監視し、この絶対値を
監視している相それぞれに対応した残りの相の前記出力
電流が互いに異なる極性のときに、該監視している相の
絶対値がしきい値以下の期間をそれぞれ計測し、この計
測値に基づいて、前記電圧形インバータ装置の各相出力
の内、いずれか１相が欠相したか否かを判定することを
特徴とする。
出力の電圧形インバータ装置の出力欠相状態を検出する
欠相検出方法において、前記電圧形インバータ装置の各
相の出力電流それぞれの絶対値を監視し、この絶対値を
監視している相それぞれに対応した残りの相の前記出力
電流が互いに異なる極性のときに、該監視している相の
絶対値がしきい値以下の期間をそれぞれ計測し、この計
測値に基づいて、前記電圧形インバータ装置の各相出力
の内、いずれか１相が欠相したか否かを判定することを
特徴とする。
【００１４】第２の発明は、三相出力の電圧形インバー
タ装置の出力欠相状態を検出する欠相検出回路におい
て、前記電圧形インバータ装置の各相の出力電流それぞ
れの絶対値がしきい値以下になったときに出力する３組
の比較演算回路と、前記各相の出力電流の内、いずれか
２つの相の出力電流が互いに異なる極性のときに出力す
る３組の極性監視回路と、前記各相の比較演算回路のい
ずれか１つの出力と、この比較演算回路とは異なった相
の極性監視回路の出力とが入力される３組の主ＡＮＤ回
路と、前記主ＡＮＤ回路それぞれの出力値に基づき前記
電圧形インバータ装置の各相出力の内、いずれか１相が
欠相したことを判定し、欠相信号を出力する判定演算回
路とを備えたことを特徴とする。
タ装置の出力欠相状態を検出する欠相検出回路におい
て、前記電圧形インバータ装置の各相の出力電流それぞ
れの絶対値がしきい値以下になったときに出力する３組
の比較演算回路と、前記各相の出力電流の内、いずれか
２つの相の出力電流が互いに異なる極性のときに出力す
る３組の極性監視回路と、前記各相の比較演算回路のい
ずれか１つの出力と、この比較演算回路とは異なった相
の極性監視回路の出力とが入力される３組の主ＡＮＤ回
路と、前記主ＡＮＤ回路それぞれの出力値に基づき前記
電圧形インバータ装置の各相出力の内、いずれか１相が
欠相したことを判定し、欠相信号を出力する判定演算回
路とを備えたことを特徴とする。
【００１５】第３の発明は、三相出力の電圧形インバー
タ装置の出力欠相状態を検出する欠相検出回路におい
て、前記電圧形インバータ装置の各相の出力電流それぞ
れの絶対値がしきい値以下になったときに出力する３組
の比較演算回路と、前記各相の出力電流の内、いずれか
２つの相の出力電流が互いに異なる極性のときに出力す
る３組の極性監視回路と、前記各相の比較演算回路のい
ずれか１つの出力と、この比較演算回路とは異なった相
の極性監視回路の出力とが入力される３組の従ＡＮＤ回
路と、前記従ＡＮＤ回路の出力値それぞれを反転する３
組のＩＮＶ回路と、前記従ＡＮＤ回路のいずれか１つの
出力と、この従ＡＮＤ回路とは異なった従ＡＮＤ回路に
接続された前記ＩＮＶ回路それぞれの出力とが入力され
る３組の主ＡＮＤ回路と、前記主ＡＮＤ回路それぞれの
出力値に基づき前記電圧形インバータ装置の各相出力の
内、いずれか１相が欠相したことを判定し、欠相信号を
出力する判定演算回路とを備えたことを特徴とする。
タ装置の出力欠相状態を検出する欠相検出回路におい
て、前記電圧形インバータ装置の各相の出力電流それぞ
れの絶対値がしきい値以下になったときに出力する３組
の比較演算回路と、前記各相の出力電流の内、いずれか
２つの相の出力電流が互いに異なる極性のときに出力す
る３組の極性監視回路と、前記各相の比較演算回路のい
ずれか１つの出力と、この比較演算回路とは異なった相
の極性監視回路の出力とが入力される３組の従ＡＮＤ回
路と、前記従ＡＮＤ回路の出力値それぞれを反転する３
組のＩＮＶ回路と、前記従ＡＮＤ回路のいずれか１つの
出力と、この従ＡＮＤ回路とは異なった従ＡＮＤ回路に
接続された前記ＩＮＶ回路それぞれの出力とが入力され
る３組の主ＡＮＤ回路と、前記主ＡＮＤ回路それぞれの
出力値に基づき前記電圧形インバータ装置の各相出力の
内、いずれか１相が欠相したことを判定し、欠相信号を
出力する判定演算回路とを備えたことを特徴とする。
【００１６】第４の発明は、前記第２又は第３の発明の
電圧形インバータ装置の欠相検出回路において、前記判
定演算回路には、前記主ＡＮＤ回路それぞれの出力パル
ス幅を計測する３組のパルス幅計測回路と、予め定める
計測時間判定値を設定する判定値設定器と、前記それぞ
れの出力パルス幅の計測値が前記計測時間判定値を越え
たか否かを判定する３組の比較回路とを備えたことを特
徴とする。
電圧形インバータ装置の欠相検出回路において、前記判
定演算回路には、前記主ＡＮＤ回路それぞれの出力パル
ス幅を計測する３組のパルス幅計測回路と、予め定める
計測時間判定値を設定する判定値設定器と、前記それぞ
れの出力パルス幅の計測値が前記計測時間判定値を越え
たか否かを判定する３組の比較回路とを備えたことを特
徴とする。
【００１７】第５の発明は、前記第２又は第３の発明の
電圧形インバータ装置の欠相検出回路において、前記判
定演算回路には、前記主ＡＮＤ回路それぞれの出力パル
ス幅を計測する３組のパルス幅計測回路と、前記インバ
ータ装置の出力周波数指令値に基づく計測時間判定値を
設定する判定値設定器と、前記それぞれの出力パルス幅
の計測値が前記計測時間判定値を越えたか否かを判定す
る３組の比較回路とを備えたことを特徴とする。
電圧形インバータ装置の欠相検出回路において、前記判
定演算回路には、前記主ＡＮＤ回路それぞれの出力パル
ス幅を計測する３組のパルス幅計測回路と、前記インバ
ータ装置の出力周波数指令値に基づく計測時間判定値を
設定する判定値設定器と、前記それぞれの出力パルス幅
の計測値が前記計測時間判定値を越えたか否かを判定す
る３組の比較回路とを備えたことを特徴とする。
【００１８】第６の発明は、前記第２又は第３の発明の
電圧形インバータ装置の欠相検出回路において、前記判
定演算回路には、前記主ＡＮＤ回路それぞれの出力パル
ス幅を計測する３組のパルス幅計測回路と、予め定める
計測時間判定値を設定する第１判定値設定器と、前記そ
れぞれの出力パルス幅の計測値が前記計測時間判定値を
越えたときに出力する３組の第１比較回路と、前記第１
比較回路それぞれが出力した回数を積算する３組の積算
回路と、予め定める積算回数判定値を設定する第２判定
値設定器と、前記積算回路それぞれの積算値が前記積算
回数判定値を越えたか否かを判定する３組の第２比較回
路とを備えたことを特徴とする。
電圧形インバータ装置の欠相検出回路において、前記判
定演算回路には、前記主ＡＮＤ回路それぞれの出力パル
ス幅を計測する３組のパルス幅計測回路と、予め定める
計測時間判定値を設定する第１判定値設定器と、前記そ
れぞれの出力パルス幅の計測値が前記計測時間判定値を
越えたときに出力する３組の第１比較回路と、前記第１
比較回路それぞれが出力した回数を積算する３組の積算
回路と、予め定める積算回数判定値を設定する第２判定
値設定器と、前記積算回路それぞれの積算値が前記積算
回数判定値を越えたか否かを判定する３組の第２比較回
路とを備えたことを特徴とする。
【００１９】第７の発明は、前記第２又は第３の発明の
電圧形インバータ装置の欠相検出回路において、前記判
定演算回路には、前記主ＡＮＤ回路それぞれの出力パル
ス幅を計測する３組のパルス幅計測回路と、前記インバ
ータ装置の出力周波数指令値に基づく計測時間判定値を
設定する第１判定値設定器と、前記それぞれの出力パル
ス幅の計測値が前記計測時間判定値を越えたときに出力
する３組の第１比較回路と、前記第１比較回路それぞれ
が出力した回数を積算する３組の積算回路と、前記イン
バータ装置におけるＰＷＭ演算の際の分解能に基づく積
算回数判定値を設定する第２判定値設定器と、前記積算
回路それぞれの積算値が前記積算回数判定値を越えたか
否かを判定する３組の第２比較回路とを備えたことを特
徴とする。
電圧形インバータ装置の欠相検出回路において、前記判
定演算回路には、前記主ＡＮＤ回路それぞれの出力パル
ス幅を計測する３組のパルス幅計測回路と、前記インバ
ータ装置の出力周波数指令値に基づく計測時間判定値を
設定する第１判定値設定器と、前記それぞれの出力パル
ス幅の計測値が前記計測時間判定値を越えたときに出力
する３組の第１比較回路と、前記第１比較回路それぞれ
が出力した回数を積算する３組の積算回路と、前記イン
バータ装置におけるＰＷＭ演算の際の分解能に基づく積
算回数判定値を設定する第２判定値設定器と、前記積算
回路それぞれの積算値が前記積算回数判定値を越えたか
否かを判定する３組の第２比較回路とを備えたことを特
徴とする。
【００２０】
【発明の実施の形態】図１は、この発明の第１の実施の
形態を示す電圧形インバータ装置の欠相検出回路の回路
構成図であり、図１５に示した従来例回路と同一機能を
有するものには同一符号を付している。
形態を示す電圧形インバータ装置の欠相検出回路の回路
構成図であり、図１５に示した従来例回路と同一機能を
有するものには同一符号を付している。
【００２１】すなわち、図１に示した欠相検出回路には
比較演算回路２１〜２３と、極性演算回路３１〜３３
と、主ＡＮＤ回路としてのＡＮＤ回路３４〜３６と、判
定演算回路５０又は判定演算回路６０のいずれかとを備
えている先ず、コンパレータ素子，排他的ＯＲ素子など
からなる極性演算回路３１〜３３の動作を、図２に示す
動作特性図を参照しつつ、以下に説明する。
比較演算回路２１〜２３と、極性演算回路３１〜３３
と、主ＡＮＤ回路としてのＡＮＤ回路３４〜３６と、判
定演算回路５０又は判定演算回路６０のいずれかとを備
えている先ず、コンパレータ素子，排他的ＯＲ素子など
からなる極性演算回路３１〜３３の動作を、図２に示す
動作特性図を参照しつつ、以下に説明する。
【００２２】図２において、縦軸と横軸とはＣＴ３〜５
のいずれか２つの検出値に対応し、それぞれの極性演算
回路は縦軸，横軸の双方が同極性のとき、又は双方の絶
対値が零点近傍のときに論理「Ｌ」レベルを出力し、双
方の極性が互いに異なるときに論理「Ｈ」レベルを出力
する。
のいずれか２つの検出値に対応し、それぞれの極性演算
回路は縦軸，横軸の双方が同極性のとき、又は双方の絶
対値が零点近傍のときに論理「Ｌ」レベルを出力し、双
方の極性が互いに異なるときに論理「Ｈ」レベルを出力
する。
【００２３】次に、比較演算回路２１〜２３，極性演算
回路３１〜３３，ＡＮＤ回路３４〜３６におけるこの電
圧形インバータ装置の通常時の動作を、図３に示す動作
波形図を参照しつつ、以下に説明する。
回路３１〜３３，ＡＮＤ回路３４〜３６におけるこの電
圧形インバータ装置の通常時の動作を、図３に示す動作
波形図を参照しつつ、以下に説明する。
【００２４】図３において、（イ）はこの電圧形インバ
ータ装置の各相の出力電流を示し、また、（ロ）〜
（ヌ）は比較演算回路２１〜２３，極性演算回路３１〜
３３，ＡＮＤ回路３４〜３６それぞれの論理レベルの出
力波形を示す。
ータ装置の各相の出力電流を示し、また、（ロ）〜
（ヌ）は比較演算回路２１〜２３，極性演算回路３１〜
３３，ＡＮＤ回路３４〜３６それぞれの論理レベルの出
力波形を示す。
【００２５】すなわち、図３（イ）に示す如き太実線の
検出電流では比較演算回路２１〜２３，極性演算回路３
１〜３３，ＡＮＤ回路３４〜３６それぞれの出力も図３
（ロ）〜（ヌ）の太実線の如くになり、また、ＣＴ３〜
５の検出電流が小さいとき、例えば図３（イ）における
正弦波状の破線の場合に、比較演算回路２１〜２３，極
性演算回路３１〜３３，ＡＮＤ回路３４〜３６それぞれ
の出力も図３（ロ）〜（ヌ）の破線の如くになる。
検出電流では比較演算回路２１〜２３，極性演算回路３
１〜３３，ＡＮＤ回路３４〜３６それぞれの出力も図３
（ロ）〜（ヌ）の太実線の如くになり、また、ＣＴ３〜
５の検出電流が小さいとき、例えば図３（イ）における
正弦波状の破線の場合に、比較演算回路２１〜２３，極
性演算回路３１〜３３，ＡＮＤ回路３４〜３６それぞれ
の出力も図３（ロ）〜（ヌ）の破線の如くになる。
【００２６】図３の波形図からも明らかなように、ＣＴ
３〜５の検出電流が図３（イ）の破線より小さいときに
は、例えば、比較演算回路２１の出力の論理「Ｈ」レベ
ルの期間が広がるが、極性演算回路３２の出力の論理
「Ｈ」レベルの期間が狭くなり、ＡＮＤ回路３４の出力
もこのときの比較演算回路２１の論理「Ｈ」レベルの期
間より狭くなる。また、ＣＴ３〜５の検出電流が更に小
さくなると、極性演算回路３２の図２に示した特性によ
り、ＡＮＤ回路３４の論理「Ｈ」レベルの期間がやがて
消滅する。
３〜５の検出電流が図３（イ）の破線より小さいときに
は、例えば、比較演算回路２１の出力の論理「Ｈ」レベ
ルの期間が広がるが、極性演算回路３２の出力の論理
「Ｈ」レベルの期間が狭くなり、ＡＮＤ回路３４の出力
もこのときの比較演算回路２１の論理「Ｈ」レベルの期
間より狭くなる。また、ＣＴ３〜５の検出電流が更に小
さくなると、極性演算回路３２の図２に示した特性によ
り、ＡＮＤ回路３４の論理「Ｈ」レベルの期間がやがて
消滅する。
【００２７】すなわち、この電圧形インバータ装置の通
常動作時には、ＡＮＤ回路３４〜３６それぞれの論理
「Ｈ」レベルの期間は６０°（電気角）以下である。
常動作時には、ＡＮＤ回路３４〜３６それぞれの論理
「Ｈ」レベルの期間は６０°（電気角）以下である。
【００２８】更に、比較演算回路２１〜２３，極性演算
回路３１〜３３，ＡＮＤ回路３４〜３６におけるこの電
圧形インバータ装置の出力欠相状態の動作を、図４に示
す動作波形図を参照しつつ、以下に説明する。
回路３１〜３３，ＡＮＤ回路３４〜３６におけるこの電
圧形インバータ装置の出力欠相状態の動作を、図４に示
す動作波形図を参照しつつ、以下に説明する。
【００２９】図４はＣＴ５が設置されている相が欠相状
態の波形図を示し、従って、ＣＴ３とＣＴ４とには互い
に逆極性に電流が流れ、図４（イ）に示す如き太実線の
検出電流では比較演算回路２１〜２３，極性演算回路３
１〜３３，ＡＮＤ回路３４〜３６それぞれの出力も図４
（ロ）〜（ヌ）の太実線の如くになり、また、ＣＴ３〜
５の検出電流が小さいとき、例えば図４（イ）における
正弦波状の破線の場合に、比較演算回路２１〜２３，極
性演算回路３１〜３３，ＡＮＤ回路３４〜３６それぞれ
の出力も図４（ロ）〜（ヌ）の破線の如くになる。
態の波形図を示し、従って、ＣＴ３とＣＴ４とには互い
に逆極性に電流が流れ、図４（イ）に示す如き太実線の
検出電流では比較演算回路２１〜２３，極性演算回路３
１〜３３，ＡＮＤ回路３４〜３６それぞれの出力も図４
（ロ）〜（ヌ）の太実線の如くになり、また、ＣＴ３〜
５の検出電流が小さいとき、例えば図４（イ）における
正弦波状の破線の場合に、比較演算回路２１〜２３，極
性演算回路３１〜３３，ＡＮＤ回路３４〜３６それぞれ
の出力も図４（ロ）〜（ヌ）の破線の如くになる。
【００３０】図４の波形図からも明らかなように、ＣＴ
３，４の検出電流が図４（イ）の破線より小さいときに
は、極性演算回路３１の出力の論理「Ｈ」レベルの期間
が狭くなり、従って、ＡＮＤ回路３６の出力の論理
「Ｈ」レベルの期間も狭くなる。また、ＣＴ３，４の検
出電流が更に小さくなると、極性演算回路３１の図２に
示した特性により、ＡＮＤ回路３６の論理「Ｈ」レベル
の期間がやがて消滅する。
３，４の検出電流が図４（イ）の破線より小さいときに
は、極性演算回路３１の出力の論理「Ｈ」レベルの期間
が狭くなり、従って、ＡＮＤ回路３６の出力の論理
「Ｈ」レベルの期間も狭くなる。また、ＣＴ３，４の検
出電流が更に小さくなると、極性演算回路３１の図２に
示した特性により、ＡＮＤ回路３６の論理「Ｈ」レベル
の期間がやがて消滅する。
【００３１】図５は判定演算回路５０の詳細回路構成図
であり、５１〜５３はパルス幅計測回路、５４は判定値
設定器、５５〜５７は比較回路、５８はＯＲ素子を示
す。
であり、５１〜５３はパルス幅計測回路、５４は判定値
設定器、５５〜５７は比較回路、５８はＯＲ素子を示
す。
【００３２】この判定演算回路５０において、図３に示
したＡＮＤ回路３４〜３６の波形では不動作、図４に示
したＡＮＤ回路３４〜３６の波形では動作するために
は、パルス幅計測回路５１〜５３それぞれの計測値が６
０°（電気角）を越えた値（例えば、１２０°）を判定
値設定回路５４で設定し、これを計測時間判定値として
比較回路５５〜５７でそれぞれ比較し、いずれかの比較
回路が動作し論理「Ｈ」レベルとなったときに、ＯＲ素
子５８を介して欠相信号を出力する。
したＡＮＤ回路３４〜３６の波形では不動作、図４に示
したＡＮＤ回路３４〜３６の波形では動作するために
は、パルス幅計測回路５１〜５３それぞれの計測値が６
０°（電気角）を越えた値（例えば、１２０°）を判定
値設定回路５４で設定し、これを計測時間判定値として
比較回路５５〜５７でそれぞれ比較し、いずれかの比較
回路が動作し論理「Ｈ」レベルとなったときに、ＯＲ素
子５８を介して欠相信号を出力する。
【００３３】図６は判定演算回路６０の詳細回路構成図
であり、この判定演算回路６０が図５に示した判定演算
回路５０と異なる点は、比較回路５１〜５３それぞれを
第１比較回路とし、判定値設定器５４とＯＲ素子５８と
が削除され、代わりに、判定値設定器５４と同一機能の
第１判定値設定器６１と、積算回路６２〜６４と、第２
判定値設定器６５と、第２比較回路としての比較回路６
６〜６８と、ＯＲ素子６９とを備えている。
であり、この判定演算回路６０が図５に示した判定演算
回路５０と異なる点は、比較回路５１〜５３それぞれを
第１比較回路とし、判定値設定器５４とＯＲ素子５８と
が削除され、代わりに、判定値設定器５４と同一機能の
第１判定値設定器６１と、積算回路６２〜６４と、第２
判定値設定器６５と、第２比較回路としての比較回路６
６〜６８と、ＯＲ素子６９とを備えている。
【００３４】この判定演算回路６０において、図３に示
したＡＮＤ回路３４〜３６の波形では不動作、図４に示
したＡＮＤ回路３４〜３６の波形では動作するために
は、パルス幅計測回路５１〜５３それぞれの計測値が６
０°（電気角）を越えた値（例えば、１２０°）を第１
判定値設定回路６１で設定し、これを計測時間判定値と
して比較回路５５〜５７でそれぞれ比較し、この電圧形
インバータ装置の出力周波数の１サイクルの間に前記計
測値≧前記計測時間判定値になった回数を積算回路６２
〜６４で積算し、積算回路６２〜６４それぞれの積算値
が第２判定値設定回路６５で設定される積算回数判定値
（例えば、出力周波数の３サイクル間に５回）を越えた
か否かを比較回路６６〜６８でそれぞれ判定し、比較回
路６６〜６８のいずれかが動作し論理「Ｈ」レベルにな
ったときに、ＯＲ素子６９を介して欠相信号を出力す
る。
したＡＮＤ回路３４〜３６の波形では不動作、図４に示
したＡＮＤ回路３４〜３６の波形では動作するために
は、パルス幅計測回路５１〜５３それぞれの計測値が６
０°（電気角）を越えた値（例えば、１２０°）を第１
判定値設定回路６１で設定し、これを計測時間判定値と
して比較回路５５〜５７でそれぞれ比較し、この電圧形
インバータ装置の出力周波数の１サイクルの間に前記計
測値≧前記計測時間判定値になった回数を積算回路６２
〜６４で積算し、積算回路６２〜６４それぞれの積算値
が第２判定値設定回路６５で設定される積算回数判定値
（例えば、出力周波数の３サイクル間に５回）を越えた
か否かを比較回路６６〜６８でそれぞれ判定し、比較回
路６６〜６８のいずれかが動作し論理「Ｈ」レベルにな
ったときに、ＯＲ素子６９を介して欠相信号を出力す
る。
【００３５】図７は、この発明の第２の実施の形態を示
す電圧形インバータ装置の欠相検出回路の回路構成図で
あり、図１に示した第１実施形態回路と同一機能を有す
るものには同一符号を付している。
す電圧形インバータ装置の欠相検出回路の回路構成図で
あり、図１に示した第１実施形態回路と同一機能を有す
るものには同一符号を付している。
【００３６】すなわち、図７に示した欠相検出回路には
比較演算回路２１〜２３と、極性演算回路３１〜３３
と、主ＡＮＤ回路としてのＡＮＤ回路３４〜３６と、判
定演算回路７０とを備えている 図８は判定演算回路７０の詳細回路構成図であり、図５
に示した判定演算回路５０と同一機能を有するものには
同一符号を付している。
比較演算回路２１〜２３と、極性演算回路３１〜３３
と、主ＡＮＤ回路としてのＡＮＤ回路３４〜３６と、判
定演算回路７０とを備えている 図８は判定演算回路７０の詳細回路構成図であり、図５
に示した判定演算回路５０と同一機能を有するものには
同一符号を付している。
【００３７】すなわち図８において、５１〜５３はパル
ス幅計測回路、５５〜５７は比較回路、５８はＯＲ素
子、７１は判定値設定器を示す。
ス幅計測回路、５５〜５７は比較回路、５８はＯＲ素
子、７１は判定値設定器を示す。
【００３８】この判定演算回路７０において、図３に示
したＡＮＤ回路３４〜３６の波形では不動作、図４に示
したＡＮＤ回路３４〜３６の波形では動作するために
は、パルス幅計測回路５１〜５３それぞれの計測値が１
２０°（電気角）に相当する値をこの電圧形インバータ
装置の出力周波数指令値ω* に連動して、判定値設定回
路７１で設定し、これを計測時間判定値として比較回路
５５〜５７でそれぞれ比較し、いずれかの比較回路が動
作し論理「Ｈ」レベルとなったときに、ＯＲ素子５８を
介して欠相信号を出力する。
したＡＮＤ回路３４〜３６の波形では不動作、図４に示
したＡＮＤ回路３４〜３６の波形では動作するために
は、パルス幅計測回路５１〜５３それぞれの計測値が１
２０°（電気角）に相当する値をこの電圧形インバータ
装置の出力周波数指令値ω* に連動して、判定値設定回
路７１で設定し、これを計測時間判定値として比較回路
５５〜５７でそれぞれ比較し、いずれかの比較回路が動
作し論理「Ｈ」レベルとなったときに、ＯＲ素子５８を
介して欠相信号を出力する。
【００３９】すなわち、図７に示した回路構成では、こ
の電圧形インバータ装置の出力周波数指令値ω* に連動
して欠相検出回路７０が動作するので、欠相状態の発生
を遅滞なく検出することができる。
の電圧形インバータ装置の出力周波数指令値ω* に連動
して欠相検出回路７０が動作するので、欠相状態の発生
を遅滞なく検出することができる。
【００４０】図９は、この発明の第３の実施の形態を示
す電圧形インバータ装置の欠相検出回路の回路構成図で
あり、図１に示した第１実施形態回路と同一機能を有す
るものには同一符号を付している。
す電圧形インバータ装置の欠相検出回路の回路構成図で
あり、図１に示した第１実施形態回路と同一機能を有す
るものには同一符号を付している。
【００４１】すなわち、図９に示した欠相検出回路には
比較演算回路２１〜２３と、極性演算回路３１〜３３
と、従ＡＮＤ回路としてのＡＮＤ回路３４〜３６と、Ｉ
ＮＶ回路３７〜３９と、主ＡＮＤ回路としてのＡＮＤ回
路４０〜４２と、判定演算回路５０又は判定演算回路６
０のいずれかとを備えている先ず、比較演算回路２１〜
２３，極性演算回路３１〜３３，ＡＮＤ回路３４〜３
６，ＩＮＶ回路３７〜３９，ＡＮＤ回路４０〜４２にお
けるこの電圧形インバータ装置の通常時の動作を、図１
０に示す動作波形図を参照しつつ、以下に説明する。
比較演算回路２１〜２３と、極性演算回路３１〜３３
と、従ＡＮＤ回路としてのＡＮＤ回路３４〜３６と、Ｉ
ＮＶ回路３７〜３９と、主ＡＮＤ回路としてのＡＮＤ回
路４０〜４２と、判定演算回路５０又は判定演算回路６
０のいずれかとを備えている先ず、比較演算回路２１〜
２３，極性演算回路３１〜３３，ＡＮＤ回路３４〜３
６，ＩＮＶ回路３７〜３９，ＡＮＤ回路４０〜４２にお
けるこの電圧形インバータ装置の通常時の動作を、図１
０に示す動作波形図を参照しつつ、以下に説明する。
【００４２】図１０において、（イ）はこの電圧形イン
バータ装置の各相の出力電流を示し、また、（ロ）〜
（ワ）は比較演算回路２１〜２３，極性演算回路３１〜
３３，ＡＮＤ回路３４〜３６，ＡＮＤ回路４０〜４２そ
れぞれの論理レベルの出力波形を示す。
バータ装置の各相の出力電流を示し、また、（ロ）〜
（ワ）は比較演算回路２１〜２３，極性演算回路３１〜
３３，ＡＮＤ回路３４〜３６，ＡＮＤ回路４０〜４２そ
れぞれの論理レベルの出力波形を示す。
【００４３】すなわち、図１０（イ）に示す如き太実線
の検出電流では比較演算回路２１〜２３，極性演算回路
３１〜３３，ＡＮＤ回路３４〜３６，ＡＮＤ回路４０〜
４２それぞれの出力も図１０（ロ）〜（ワ）の太実線の
如くになり、また、ＣＴ３〜５の検出電流が小さいと
き、例えば図１０（イ）における正弦波状の破線の場合
に、比較演算回路２１〜２３，極性演算回路３１〜３
３，ＡＮＤ回路３４〜３６，ＡＮＤ回路４０〜４２それ
ぞれの出力も図１０（ロ）〜（ワ）の破線の如くにな
る。
の検出電流では比較演算回路２１〜２３，極性演算回路
３１〜３３，ＡＮＤ回路３４〜３６，ＡＮＤ回路４０〜
４２それぞれの出力も図１０（ロ）〜（ワ）の太実線の
如くになり、また、ＣＴ３〜５の検出電流が小さいと
き、例えば図１０（イ）における正弦波状の破線の場合
に、比較演算回路２１〜２３，極性演算回路３１〜３
３，ＡＮＤ回路３４〜３６，ＡＮＤ回路４０〜４２それ
ぞれの出力も図１０（ロ）〜（ワ）の破線の如くにな
る。
【００４４】図１０の波形図からも明らかなように、Ｃ
Ｔ３〜５の検出電流が図１０（イ）の破線より小さいと
きには、例えば、比較演算回路２１の出力の論理「Ｈ」
レベルの期間が広がるが、極性演算回路３２の出力の論
理「Ｈ」レベルの期間が狭くなり、ＡＮＤ回路４０の出
力もこのときの比較演算回路２１の論理「Ｈ」レベルの
期間より狭くなる。また、ＣＴ３〜５の検出電流が更に
小さくなると、極性演算回路３２の図２に示した特性に
より、ＡＮＤ回路４０の論理「Ｈ」レベルの期間がやが
て消滅する。
Ｔ３〜５の検出電流が図１０（イ）の破線より小さいと
きには、例えば、比較演算回路２１の出力の論理「Ｈ」
レベルの期間が広がるが、極性演算回路３２の出力の論
理「Ｈ」レベルの期間が狭くなり、ＡＮＤ回路４０の出
力もこのときの比較演算回路２１の論理「Ｈ」レベルの
期間より狭くなる。また、ＣＴ３〜５の検出電流が更に
小さくなると、極性演算回路３２の図２に示した特性に
より、ＡＮＤ回路４０の論理「Ｈ」レベルの期間がやが
て消滅する。
【００４５】すなわち、この電圧形インバータ装置の通
常動作時には、ＡＮＤ回路４０〜４２それぞれの論理
「Ｈ」レベルの期間は６０°（電気角）以下である。
常動作時には、ＡＮＤ回路４０〜４２それぞれの論理
「Ｈ」レベルの期間は６０°（電気角）以下である。
【００４６】更に、比較演算回路２１〜２３，極性演算
回路３１〜３３，ＡＮＤ回路３４〜３６，ＡＮＤ回路４
０〜４２におけるこの電圧形インバータ装置の出力欠相
状態の動作を、図１１に示す動作波形図を参照しつつ、
以下に説明する。
回路３１〜３３，ＡＮＤ回路３４〜３６，ＡＮＤ回路４
０〜４２におけるこの電圧形インバータ装置の出力欠相
状態の動作を、図１１に示す動作波形図を参照しつつ、
以下に説明する。
【００４７】図１１はＣＴ５が設置されている相が欠相
状態の波形図を示し、従って、ＣＴ３とＣＴ４とには互
いに逆極性に電流が流れ、図１１（イ）に示す如き太実
線の検出電流では比較演算回路２１〜２３，極性演算回
路３１〜３３，ＡＮＤ回路３４〜３６，ＡＮＤ回路それ
ぞれの出力も図１１（ロ）〜（ワ）の太実線の如くにな
り、また、ＣＴ３〜５の検出電流が小さいとき、例えば
図１１（イ）における正弦波状の破線の場合に、比較演
算回路２１〜２３，極性演算回路３１〜３３，ＡＮＤ回
路３４〜３６，ＡＮＤ回路４０〜４２それぞれの出力も
図１１（ロ）〜（ワ）の破線の如くになる。
状態の波形図を示し、従って、ＣＴ３とＣＴ４とには互
いに逆極性に電流が流れ、図１１（イ）に示す如き太実
線の検出電流では比較演算回路２１〜２３，極性演算回
路３１〜３３，ＡＮＤ回路３４〜３６，ＡＮＤ回路それ
ぞれの出力も図１１（ロ）〜（ワ）の太実線の如くにな
り、また、ＣＴ３〜５の検出電流が小さいとき、例えば
図１１（イ）における正弦波状の破線の場合に、比較演
算回路２１〜２３，極性演算回路３１〜３３，ＡＮＤ回
路３４〜３６，ＡＮＤ回路４０〜４２それぞれの出力も
図１１（ロ）〜（ワ）の破線の如くになる。
【００４８】図１１の波形図からも明らかなように、Ｃ
Ｔ３，４の検出電流が図１１（イ）の破線より小さいと
きには、極性演算回路３１の出力の論理「Ｈ」レベルの
期間が狭くなり、ＡＮＤ回路４２の出力の論理「Ｈ」レ
ベルの期間も狭くなる。また、ＣＴ３，４の検出電流が
更に小さくなると、極性演算回路３１の図２に示した特
性により、ＡＮＤ回路４２の論理「Ｈ」レベルの期間が
やがて消滅する。
Ｔ３，４の検出電流が図１１（イ）の破線より小さいと
きには、極性演算回路３１の出力の論理「Ｈ」レベルの
期間が狭くなり、ＡＮＤ回路４２の出力の論理「Ｈ」レ
ベルの期間も狭くなる。また、ＣＴ３，４の検出電流が
更に小さくなると、極性演算回路３１の図２に示した特
性により、ＡＮＤ回路４２の論理「Ｈ」レベルの期間が
やがて消滅する。
【００４９】また、図１０，１１の動作波形は周波数指
令値ω* が一定状態では図３，４の波形と主ＡＮＤ回路
それぞれの波形と同様であるが、周波数指令値ω* が変
化している途中（電動機６を加速中又は減速中）では、
ＩＮＶ回路３７〜３９とＡＮＤ回路４０〜４２を付加し
たことにより、判定演算回路それぞれでの誤検出を防止
する機能を有している。
令値ω* が一定状態では図３，４の波形と主ＡＮＤ回路
それぞれの波形と同様であるが、周波数指令値ω* が変
化している途中（電動機６を加速中又は減速中）では、
ＩＮＶ回路３７〜３９とＡＮＤ回路４０〜４２を付加し
たことにより、判定演算回路それぞれでの誤検出を防止
する機能を有している。
【００５０】図１０，１１の動作波形図による図９に示
した判定値演算回路５０又は判定値演算回路６０の動作
は、先述の図３，図４の動作波形図による判定値演算回
路５０又は判定値演算回路６０の動作と同様なので、こ
こではその説明を省略する。
した判定値演算回路５０又は判定値演算回路６０の動作
は、先述の図３，図４の動作波形図による判定値演算回
路５０又は判定値演算回路６０の動作と同様なので、こ
こではその説明を省略する。
【００５１】図１２は、この発明の第４の実施の形態を
示す電圧形インバータ装置の欠相検出回路の回路構成図
であり、図９に示した第３実施形態回路と同一機能を有
するものには同一符号を付している。
示す電圧形インバータ装置の欠相検出回路の回路構成図
であり、図９に示した第３実施形態回路と同一機能を有
するものには同一符号を付している。
【００５２】すなわち、図１２に示した欠相検出回路
が、図９に示した欠相検出回路と異なる点は判定演算回
路５０又は判定演算回路６０に代えて判定値演算回路７
０を備えていることである。
が、図９に示した欠相検出回路と異なる点は判定演算回
路５０又は判定演算回路６０に代えて判定値演算回路７
０を備えていることである。
【００５３】図１０，１１の動作波形図による図１２に
示した判定値演算回路７０の動作は、先述の図３，図４
の動作波形図による判定値演算回路７０の動作と同様な
ので、ここではその説明を省略する。
示した判定値演算回路７０の動作は、先述の図３，図４
の動作波形図による判定値演算回路７０の動作と同様な
ので、ここではその説明を省略する。
【００５４】図１３は、この発明の第５の実施の形態を
示す電圧形インバータ装置の欠相検出回路の回路構成図
であり、図９に示した第３実施形態回路と同一機能を有
するものには同一符号を付している。
示す電圧形インバータ装置の欠相検出回路の回路構成図
であり、図９に示した第３実施形態回路と同一機能を有
するものには同一符号を付している。
【００５５】すなわち、図１３に示した欠相検出回路
が、図９に示した欠相検出回路と異なる点は判定演算回
路５０又は判定演算回路６０に代えて判定値演算回路８
０を備えていることである。
が、図９に示した欠相検出回路と異なる点は判定演算回
路５０又は判定演算回路６０に代えて判定値演算回路８
０を備えていることである。
【００５６】図１４は判定演算回路８０の詳細回路構成
図であり、図６に示した判定演算回路６０と同一機能を
有するものには同一符号を付している。
図であり、図６に示した判定演算回路６０と同一機能を
有するものには同一符号を付している。
【００５７】すなわち図１４において、５１〜５３はパ
ルス幅計測回路、５５〜５７は比較回路、６２〜６４，
６６〜６８はＡＮＤ回路、８１は図８に示した判定値設
定器７１と同一機能の第１判定値設定器、８２は第２判
定値設定器を示す。
ルス幅計測回路、５５〜５７は比較回路、６２〜６４，
６６〜６８はＡＮＤ回路、８１は図８に示した判定値設
定器７１と同一機能の第１判定値設定器、８２は第２判
定値設定器を示す。
【００５８】この判定演算回路８０において、図１０に
示したＡＮＤ回路４０〜４２の波形では不動作、図１１
に示したＡＮＤ回路４０〜４２の波形では動作するため
には、パルス幅計測回路５１〜５３それぞれの計測値が
１２０°（電気角）に相当する値をこの電圧形インバー
タ装置の出力周波数指令値ω* に連動して、第１判定値
設定回路８１で設定し、これを計測時間判定値として比
較回路５５〜５７でそれぞれ比較し、いずれかの比較回
路が動作し論理「Ｈ」レベルとなった回数を積算回路６
２〜６４で積算し、それぞれの積算値がＰＷＭパルス演
算器１４から送出されるＰＷＭ演算の際の分解能に基づ
き第２判定値設定器８２が設定する積算回数判定値（例
えば、周波数指令値に基づく出力周波数の３サイクル間
に５回）を越えたか否かを比較回路６６〜６８で判定
し、越えたときにはＯＲ素子６９を介して欠相信号を出
力する。
示したＡＮＤ回路４０〜４２の波形では不動作、図１１
に示したＡＮＤ回路４０〜４２の波形では動作するため
には、パルス幅計測回路５１〜５３それぞれの計測値が
１２０°（電気角）に相当する値をこの電圧形インバー
タ装置の出力周波数指令値ω* に連動して、第１判定値
設定回路８１で設定し、これを計測時間判定値として比
較回路５５〜５７でそれぞれ比較し、いずれかの比較回
路が動作し論理「Ｈ」レベルとなった回数を積算回路６
２〜６４で積算し、それぞれの積算値がＰＷＭパルス演
算器１４から送出されるＰＷＭ演算の際の分解能に基づ
き第２判定値設定器８２が設定する積算回数判定値（例
えば、周波数指令値に基づく出力周波数の３サイクル間
に５回）を越えたか否かを比較回路６６〜６８で判定
し、越えたときにはＯＲ素子６９を介して欠相信号を出
力する。
【００５９】すなわち、図１２に示した回路構成では、
この電圧形インバータ装置の出力周波数指令値ω* に連
動し、更に、この周波数指令値におけるＰＷＭ演算の分
解能に対応して欠相検出回路８０が動作するので、イン
バータ主回路２が出力する周波数が高いときに、先述の
ＰＷＭ演算の際に前記周波数の正弦波に対する分解能が
粗くなって、出力電流のリプル成分が増大し、本来の出
力電流の零点通過時以外の区間でも該出力電流が零に近
い値となるときにも、欠相状態の発生を確実に遅滞なく
検出することができる。
この電圧形インバータ装置の出力周波数指令値ω* に連
動し、更に、この周波数指令値におけるＰＷＭ演算の分
解能に対応して欠相検出回路８０が動作するので、イン
バータ主回路２が出力する周波数が高いときに、先述の
ＰＷＭ演算の際に前記周波数の正弦波に対する分解能が
粗くなって、出力電流のリプル成分が増大し、本来の出
力電流の零点通過時以外の区間でも該出力電流が零に近
い値となるときにも、欠相状態の発生を確実に遅滞なく
検出することができる。
【００６０】
【発明の効果】この発明によれば、電圧形インバータ装
置の出力電流が低電流領域及び高周波領域、又は電動機
を加減速中での誤動作を防止できるので、欠相検出回路
の動作信頼性を向上させ、より速やかに欠相状態を検出
できる。
置の出力電流が低電流領域及び高周波領域、又は電動機
を加減速中での誤動作を防止できるので、欠相検出回路
の動作信頼性を向上させ、より速やかに欠相状態を検出
できる。
【００６１】さらにこの発明は、マイクロコンピュータ
によるデジタル制御の電圧形インバータ装置に好適な欠
相検出方法，欠相検出回路である。
によるデジタル制御の電圧形インバータ装置に好適な欠
相検出方法，欠相検出回路である。
【図１】この発明の第１実施形態を示す電圧形インバー
タ装置の欠相検出回路の構成図
タ装置の欠相検出回路の構成図
【図２】図１の極性演算回路の動作特性図
【図３】図１の動作を説明する波形図
【図４】図１の動作を説明する波形図
【図５】図１の部分詳細回路構成図
【図６】図１の部分詳細回路構成図
【図７】この発明の第２実施形態を示す電圧形インバー
タ装置の欠相検出回路の構成図
タ装置の欠相検出回路の構成図
【図８】図７の部分詳細回路構成図
【図９】この発明の第３実施形態を示す電圧形インバー
タ装置の欠相検出回路の構成図
タ装置の欠相検出回路の構成図
【図１０】図９の動作を説明する波形図
【図１１】図９の動作を説明する波形図
【図１２】この発明の第４実施形態を示す電圧形インバ
ータ装置の欠相検出回路の構成図
ータ装置の欠相検出回路の構成図
【図１３】この発明の第５実施形態を示す電圧形インバ
ータ装置の欠相検出回路の構成図
ータ装置の欠相検出回路の構成図
【図１４】図１３の部分詳細回路構成図
【図１５】従来例を示す電圧形インバータ装置の欠相検
出回路の構成図
出回路の構成図
【図１６】図１５の動作を説明する波形図
１…直流電源、２…インバータ主回路、３〜５…ＣＴ、
６…電動機、１１…周波数設定器、１２…Ｆ／Ｖ変換
器、１３…ＰＷＭ電圧指令演算器、１４…ＰＷＭパルス
演算器、２１〜２３…比較演算回路、２４…ＯＲ回路、
２５…ＡＮＤ回路、２６…判定演算回路、２６ａ…パル
ス幅計測回路、２６ｂ…判定値設定器、２６ｃ…比較回
路、３１〜３３…極性演算回路、３４〜３６…ＡＮＤ回
路、３７〜３９…ＩＮＶ回路、４０〜４２…ＡＮＤ回
路、５０，６０，７０，８０…判定演算回路、５１〜５
３…パルス幅計測回路、５４…判定値設定器、５５〜５
７…比較回路、５８…ＯＲ回路、６１…第１判定値設定
器、６２〜６４…積算回路、６５…第２判定値設定器、
６６〜６８…比較回路、６９…ＯＲ回路、７１…判定値
設定器、８１…第１判定値設定器、８２…第２判定値設
定器。
６…電動機、１１…周波数設定器、１２…Ｆ／Ｖ変換
器、１３…ＰＷＭ電圧指令演算器、１４…ＰＷＭパルス
演算器、２１〜２３…比較演算回路、２４…ＯＲ回路、
２５…ＡＮＤ回路、２６…判定演算回路、２６ａ…パル
ス幅計測回路、２６ｂ…判定値設定器、２６ｃ…比較回
路、３１〜３３…極性演算回路、３４〜３６…ＡＮＤ回
路、３７〜３９…ＩＮＶ回路、４０〜４２…ＡＮＤ回
路、５０，６０，７０，８０…判定演算回路、５１〜５
３…パルス幅計測回路、５４…判定値設定器、５５〜５
７…比較回路、５８…ＯＲ回路、６１…第１判定値設定
器、６２〜６４…積算回路、６５…第２判定値設定器、
６６〜６８…比較回路、６９…ＯＲ回路、７１…判定値
設定器、８１…第１判定値設定器、８２…第２判定値設
定器。
フロントページの続き Ｆターム(参考） 5G004 AA02 AB02 BA06 CA04 DA01 DC04 DC07 5G053 AA07 AA15 BA02 DA01 EB01 EC02 FA04 5H007 AA17 BB06 CA01 CB02 CB05 CC23 DA01 DA03 DA06 DC02 EA02 FA00 FA13
Claims (7)
- 【請求項１】 三相出力の電圧形インバータ装置の出力
欠相状態を検出する欠相検出方法において、 前記電圧形インバータ装置の各相の出力電流それぞれの
絶対値を監視し、 この絶対値を監視している相それぞれに対応した残りの
相の前記出力電流が互いに異なる極性のときに、該監視
している相の絶対値がしきい値以下の期間をそれぞれ計
測し、 この計測値に基づいて、前記電圧形インバータ装置の各
相出力の内、いずれか１相が欠相したか否かを判定する
ことを特徴とする電圧形インバータ装置の欠相検出方
法。 - 【請求項２】 三相出力の電圧形インバータ装置の出力
欠相状態を検出する欠相検出回路において、 前記電圧形インバータ装置の各相の出力電流それぞれの
絶対値がしきい値以下になったときに出力する３組の比
較演算回路と、 前記各相の出力電流の内、いずれか２つの相の出力電流
が互いに異なる極性のときに出力する３組の極性監視回
路と、 前記各相の比較演算回路のいずれか１つの出力と、この
比較演算回路とは異なった相の極性監視回路の出力とが
入力される３組の主ＡＮＤ回路と、 前記主ＡＮＤ回路それぞれの出力値に基づき前記電圧形
インバータ装置の各相出力の内、いずれか１相が欠相し
たことを判定し、欠相信号を出力する判定演算回路とを
備えたことを特徴とする電圧形インバータ装置の欠相検
出回路。 - 【請求項３】 三相出力の電圧形インバータ装置の出力
欠相状態を検出する欠相検出回路において、 前記電圧形インバータ装置の各相の出力電流それぞれの
絶対値がしきい値以下になったときに出力する３組の比
較演算回路と、 前記各相の出力電流の内、いずれか２つの相の出力電流
が互いに異なる極性のときに出力する３組の極性監視回
路と、 前記各相の比較演算回路のいずれか１つの出力と、この
比較演算回路とは異なった相の極性監視回路の出力とが
入力される３組の従ＡＮＤ回路と、 前記従ＡＮＤ回路の出力値それぞれを反転する３組のＩ
ＮＶ回路と、 前記従ＡＮＤ回路のいずれか１つの出力と、この従ＡＮ
Ｄ回路とは異なった従ＡＮＤ回路に接続された前記ＩＮ
Ｖ回路それぞれの出力とが入力される３組の主ＡＮＤ回
路と、 前記主ＡＮＤ回路それぞれの出力値に基づき前記電圧形
インバータ装置の各相出力の内、いずれか１相が欠相し
たことを判定し、欠相信号を出力する判定演算回路とを
備えたことを特徴とする電圧形インバータ装置の欠相検
出回路。 - 【請求項４】 請求項２又は請求項３に記載の電圧形イ
ンバータ装置の欠相検出回路において、 前記判定演算回路には、 前記主ＡＮＤ回路それぞれの出力パルス幅を計測する３
組のパルス幅計測回路と、 予め定める計測時間判定値を設定する判定値設定器と、 前記それぞれの出力パルス幅の計測値が前記計測時間判
定値を越えたか否かを判定する３組の比較回路とを備え
たことを特徴とする電圧形インバータ装置の欠相検出回
路。 - 【請求項５】 請求項２又は請求項３に記載の電圧形イ
ンバータ装置の欠相検出回路において、 前記判定演算回路には、 前記主ＡＮＤ回路それぞれの出力パルス幅を計測する３
組のパルス幅計測回路と、 前記インバータ装置の出力周波数指令値に基づく計測時
間判定値を設定する判定値設定器と、 前記それぞれの出力パルス幅の計測値が前記計測時間判
定値を越えたか否かを判定する３組の比較回路とを備え
たことを特徴とする電圧形インバータ装置の欠相検出回
路。 - 【請求項６】 請求項２又は請求項３に記載の電圧形イ
ンバータ装置の欠相検出回路において、 前記判定演算回路には、 前記主ＡＮＤ回路それぞれの出力パルス幅を計測する３
組のパルス幅計測回路と、 予め定める計測時間判定値を設定する第１判定値設定器
と、 前記それぞれの出力パルス幅の計測値が前記計測時間判
定値を越えたときに出力する３組の第１比較回路と、 前記第１比較回路それぞれが出力した回数を積算する３
組の積算回路と、 予め定める積算回数判定値を設定する第２判定値設定器
と、 前記積算回路それぞれの積算値が前記積算回数判定値を
越えたか否かを判定する３組の第２比較回路とを備えた
ことを特徴とする電圧形インバータ装置の欠相検出回
路。 - 【請求項７】 請求項２又は請求項３に記載の電圧形イ
ンバータ装置の欠相検出回路において、 前記判定演算回路には、 前記主ＡＮＤ回路それぞれの出力パルス幅を計測する３
組のパルス幅計測回路と、 前記インバータ装置の出力周波数指令値に基づく計測時
間判定値を設定する第１判定値設定器と、 前記それぞれの出力パルス幅の計測値が前記計測時間判
定値を越えたときに出力する３組の第１比較回路と、 前記第１比較回路それぞれが出力した回数を積算する３
組の積算回路と、 前記インバータ装置におけるＰＷＭ演算の際の分解能に
基づく積算回数判定値を設定する第２判定値設定器と、 前記積算回路それぞれの積算値が前記積算回数判定値を
越えたか否かを判定する３組の第２比較回路とを備えた
ことを特徴とする電圧形インバータ装置の欠相検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000118828A JP3800391B2 (ja) | 2000-04-20 | 2000-04-20 | 電圧形インバータ装置の欠相検出方法とその回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000118828A JP3800391B2 (ja) | 2000-04-20 | 2000-04-20 | 電圧形インバータ装置の欠相検出方法とその回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001309669A true JP2001309669A (ja) | 2001-11-02 |
| JP3800391B2 JP3800391B2 (ja) | 2006-07-26 |
Family
ID=18629898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000118828A Expired - Lifetime JP3800391B2 (ja) | 2000-04-20 | 2000-04-20 | 電圧形インバータ装置の欠相検出方法とその回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3800391B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006166590A (ja) * | 2004-12-07 | 2006-06-22 | Yaskawa Electric Corp | 電力変換装置と欠相検出方法 |
| WO2006136507A2 (de) * | 2005-06-20 | 2006-12-28 | Siemens Vdo Automotive Ag | Verfahren und anordnung zur überwachung von signalen |
| JP2007037215A (ja) * | 2005-07-22 | 2007-02-08 | Yaskawa Electric Corp | インバータ装置およびその欠相検出方法 |
| JP2011133295A (ja) * | 2009-12-24 | 2011-07-07 | Hitachi-Ge Nuclear Energy Ltd | 原子炉冷却材再循環ポンプ駆動用モータの欠相検出方法 |
| WO2013140876A1 (ja) * | 2012-03-23 | 2013-09-26 | 株式会社日立産機システム | 電力変換装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102419400B (zh) * | 2010-09-28 | 2014-04-09 | 深圳市英威腾电气股份有限公司 | 三相输入设备输入缺相检测方法 |
| CN105429107A (zh) * | 2015-12-01 | 2016-03-23 | 珠海格力电器股份有限公司 | 逆变器相电流保护电路 |
-
2000
- 2000-04-20 JP JP2000118828A patent/JP3800391B2/ja not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006166590A (ja) * | 2004-12-07 | 2006-06-22 | Yaskawa Electric Corp | 電力変換装置と欠相検出方法 |
| JP4697579B2 (ja) * | 2004-12-07 | 2011-06-08 | 株式会社安川電機 | 電力変換装置と欠相検出方法 |
| WO2006136507A2 (de) * | 2005-06-20 | 2006-12-28 | Siemens Vdo Automotive Ag | Verfahren und anordnung zur überwachung von signalen |
| WO2006136507A3 (de) * | 2005-06-20 | 2007-04-12 | Siemens Ag | Verfahren und anordnung zur überwachung von signalen |
| JP2008544739A (ja) * | 2005-06-20 | 2008-12-04 | ジーメンス ヴィディーオー オートモーティヴ アクチエンゲゼルシャフト | 信号を監視する方法および装置 |
| US7609021B2 (en) | 2005-06-20 | 2009-10-27 | Siemens Vdo Automotive Ag | Method and arrangement for monitoring signals |
| JP2007037215A (ja) * | 2005-07-22 | 2007-02-08 | Yaskawa Electric Corp | インバータ装置およびその欠相検出方法 |
| JP2011133295A (ja) * | 2009-12-24 | 2011-07-07 | Hitachi-Ge Nuclear Energy Ltd | 原子炉冷却材再循環ポンプ駆動用モータの欠相検出方法 |
| WO2013140876A1 (ja) * | 2012-03-23 | 2013-09-26 | 株式会社日立産機システム | 電力変換装置 |
| JP2013198382A (ja) * | 2012-03-23 | 2013-09-30 | Hitachi Industrial Equipment Systems Co Ltd | 電力変換装置 |
| CN104081656A (zh) * | 2012-03-23 | 2014-10-01 | 株式会社日立产机系统 | 电力转换装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3800391B2 (ja) | 2006-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112840522B (zh) | 电源装置以及交流电源的异常检测方法 | |
| CN111665400A (zh) | 缺相检测装置、包括该装置的压缩机及缺相检测方法 | |
| JP4720334B2 (ja) | Ｐｗｍコンバータのオフセット電圧検出装置 | |
| JP2001309669A (ja) | 電圧形インバータ装置の欠相検出方法とその回路 | |
| WO2017154334A1 (ja) | インバータ装置 | |
| JP3530759B2 (ja) | 電力変換装置の故障検出装置 | |
| JP3883054B2 (ja) | コンバータ装置 | |
| JP2791157B2 (ja) | インバータ装置の異常検出装置 | |
| JP6340913B2 (ja) | 制御装置及び制御方法 | |
| JP6344558B2 (ja) | 半導体電力変換器の故障検出装置 | |
| JP4761118B2 (ja) | 電源異常検出装置 | |
| JPH11289794A (ja) | 電源回生コンバータ | |
| JP5621210B2 (ja) | インバータの保護方法及び保護装置 | |
| JP6995700B2 (ja) | 電力変換器 | |
| JP2001251866A (ja) | 電圧型インバータ装置の欠相検出方法とその回路 | |
| JPH0843453A (ja) | 電圧低下検出回路 | |
| JP3700744B2 (ja) | 電源欠相検出回路 | |
| JP7517168B2 (ja) | ３相電流検出部の故障検出装置および故障検出方法 | |
| JPH0654550A (ja) | 欠相検知装置 | |
| JP3978902B2 (ja) | オゾン発生管短絡検出回路 | |
| JP2019075869A (ja) | 三相インバータ装置 | |
| JP2004088861A (ja) | 電力変換装置 | |
| JPS6229962B2 (ja) | ||
| JP2018066678A (ja) | 半導体スイッチング素子の不導通検出装置 | |
| JPS6395813A (ja) | インバ−タの欠相検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040122 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040205 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060419 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3800391 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |