JP4720334B2 - Pwmコンバータのオフセット電圧検出装置 - Google Patents

Pwmコンバータのオフセット電圧検出装置 Download PDF

Info

Publication number
JP4720334B2
JP4720334B2 JP2005207924A JP2005207924A JP4720334B2 JP 4720334 B2 JP4720334 B2 JP 4720334B2 JP 2005207924 A JP2005207924 A JP 2005207924A JP 2005207924 A JP2005207924 A JP 2005207924A JP 4720334 B2 JP4720334 B2 JP 4720334B2
Authority
JP
Japan
Prior art keywords
phase
pwm converter
voltage
offset voltage
main circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005207924A
Other languages
English (en)
Other versions
JP2007028809A (ja
Inventor
勝之 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2005207924A priority Critical patent/JP4720334B2/ja
Publication of JP2007028809A publication Critical patent/JP2007028809A/ja
Application granted granted Critical
Publication of JP4720334B2 publication Critical patent/JP4720334B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、コンデンサインプット型の整流回路に主回路構成した三相PWMコンバータに係り、特に三相電源から主回路への入力電流を検出するホール素子型電流検出器のオフセット電圧異常判定とオフセット電圧補償をするためのオフセット電圧検出装置に関する。
三相PWMコンバータは、交流電源の相電圧と同位相にした正弦波状の入力電流に制御することで力率をほぼ1にできる。この主回路と制御装置の構成例を図6に示す。主回路構成としては、三相交流電源1に接続されたIGBT等のスイッチング素子で構成されるPWM整流回路2、コンデンサ3、負荷を有しており、三相交流電源1とPWM整流回路2との間には入力フィルタ4,この入力フィルタ4の電源側に備えられる電圧検出端につながる電源相電圧検出回路5,入力フィルタ4のPWM整流回路側に備えられる電流検出器HCTとその二相信号から三相分の電流検出信号を得る電流検出回路6を有する。また、PWM整流回路2の出力側には直流電圧検出回路7が備えられている。
PWM整流回路2をスイッチング素子を制御するゲートドライブ回路8の制御には、上述の電源相電圧検出回路5による検出電圧Vr,Vs,Vt、電流検出回路6による検出電流Ir,Is,It、および直流電圧検出回路7による検出直流電圧Vdcが参照される。すなわち、直流電圧設定器9による設定値に直流電圧Vdcを加味し、電圧調整器10にて出力される値と電源電圧Vr,Vs,Vtとを掛算器11に入力し、得られた出力に検出電流Ir,Is,It(実際には電流に対応した電圧信号)を加え、電流調整器12,PWMロジック回路13を介してPWM整流回路2の各スイッチング素子の通電状態を制御し、所望の直流電圧値を得る。
このような構成の三相PWMコンバータは、入力相電流を電源相電圧と同位相の正弦波状に制御するには、電源相電圧検出と入力相電流検出が必要となる。
電源相電圧検出には電源周波数が通常50Hz又は60Hzであることからトランスを適用することで絶縁とレベル変換を容易に実現でき、堅牢な構造で故障発生の可能性も低い。
一方、入力相電流検出には、直流成分からPWM制御のスイッチング周波数(数kHz)成分を含んだ電流を検出するため、ホール素子を用いた電流検出器(ホールCT)が適用される。ホールCTは微弱な電圧を電子回路で増幅することに加えて、磁性材料を使っていることから、残留磁東の影響で、電流が0でも出力にオフセット電圧が発生する場合がある。このオフセット電圧の発生は、直流出力電圧のリップルや相電流の不平衡などを発生させる。
そこで、モータ駆動用インバータの電流制御系にオフセット補償手段を設けたものがある(例えば、特許文献1参照)。このオフセット電圧補償は、インバータの停止時に、ホールCTのオフセット分を計測/設定しておき、インバータの運転時にオフセット分設定値を電流検出信号から引き算することでオフセット補償を得る。
また、ホールCTの異常/故障発生は、過電流発生やPWM整流回路のスイッチング素子の破損にもなるため、インバータ負荷の運転停止(ゲート遮断、開閉器の解列)時にホールCTの検出電流(電圧)がほぼ零にあるか否かから異常の有無を判定するものがある(例えば、特許文献2参照)。
特開平2−123969号公報 特開2001−157460号公報
前記のように、モータ駆動用のインバータでは、ホールCTのオフセット電圧を検出するため、ホールCTに電流が流れないインバータ停止中(ゲート遮断中)の出力を計測し、判定閾値を超えた場合に異常と判定し、警報出力することが一般的である。また、インバータの停止中にオフセット分を計測しておくことで電流制御の補償ができる。
しかし、三相PWMコンバータでは直流電圧を一定に制御する動作を停止(スイッチング素子のゲート遮断)していても、直流回路に負荷が接続されていると、コンデンサインプット型の整流回路として交流電源側からホールCTに電流が流れ続けるため、モータ駆動用のインバータと同じ異常判定方式は適用できない。
これには、三相PWMコンバータの負荷を切り離し操作すれば、オフセット電圧計測および異常の有無を判定できるが、負荷開閉器の設置が必須となるし、オフセット電圧検出毎に負荷開閉器の制御/操作が必要となる。
また、モータ駆動インバータでも同様になるが、三相PWMコンバータの運転中に、温度変化等によってホールCTのオフセット電圧が変動した場合には異常判定ができないし、誤ったオフセット電圧補償になる。
本発明の目的は、上記の課題を解決して、ホールCTのオフセット電圧異常の判定、さらにはオフセット電圧補償ができるようにした三相PWMコンバータのオフセット電圧検出装置を提供することにある。
本発明は、前記の課題を解決するため、三相PWMコンバータのホールCTに電流が流れていない時点でホールCTのオフセット電圧を記録または記憶し、この記録または記憶した値と判定閾値の比較によりオフセット電圧異常を判定、さらには記録または記憶したオフセット電圧によるオフセット電圧補償制御を可能にするもので、以下の構成を特徴とする。
(1)コンデンサインプット型の整流回路に構成した三相PWMコンバータ主回路と、ホール素子型電流検出器と電流検出回路によって三相電源から前記主回路への入力電流を検出する電流検出装置を有して前記PWMコンバータ主回路を力率1に制御する制御装置とを備えた三相PWMコンバータにおいて、
三相PWMコンバータ主回路の三相電源電圧の遮断時に、前記電流検出回路の出力を前記ホール素子型電流検出器のオフセット電圧として不揮発性メモリに記録する手段と、
三相PWMコンバータ主回路の三相電源の投入時に、前記不揮発性メモリから読み出した電流検出回路出力の値と判定閾値とを比較し、この判定閾値を超えていたときに前記ホール素子型電流検出器のオフセット電圧の異常と判定する手段とを備えたことを特徴とする。
(2)コンデンサインプット型の整流回路に構成した三相PWMコンバータ主回路と、ホール素子型電流検出器と電流検出回路によって三相電源から前記主回路への入力電流を検出する電流検出装置を有して前記PWMコンバータ主回路を力率1に制御する制御装置とを備えた三相PWMコンバータにおいて、
三相PWMコンバータ主回路の動作停止中に、該コンバータの三相電源相電圧が零レベルを通過したタイミングから所定の遅延時間後の前記電流検出回路出力を、前記ホール素子型電流検出器のオフセット電圧としてメモリに記録または記憶する手段と、
前記メモリから読み出した電流検出回路出力の値と判定閾値とを比較し、この判定閾値を超えていたときに前記ホール素子型電流検出器のオフセット電圧の異常と判定する手段とを備えたことを特徴とする。
(3)コンデンサインプット型の整流回路に構成した三相PWMコンバータ主回路と、ホール素子型電流検出器と電流検出回路によって三相電源から前記主回路への入力電流を検出する電流検出装置を有して前記PWMコンバータ主回路を力率1に制御する制御装置とを備えた三相PWMコンバータにおいて、
三相PWMコンバータ主回路の動作中に、電源相電圧が零レベルを通過するタイミングで前記電流検出回路出力を前記ホール素子型電流検出器のオフセット電圧としてメモリに連続的に記憶する手段と、
前記メモリに記憶された値の平均値または移動平均値を求める手段と、
前記平均値または移動平均値と判定閾値とを比較し、この判定閾値を超えていたときに前記ホール素子型電流検出器のオフセット電圧の異常と判定する手段とを備えたことを特徴とする。
(4)前記制御装置は、前記メモリから読み出した値、または前記平均値または移動平均値を、前記ホール素子型電流検出器のオフセット電圧補償信号としてオフセット補償制御を行う手段を備えたことを特徴とする。
以上のとおり、本発明によれば、三相PWMコンバータのホールCTに電流が流れていない時点でホールCTのオフセット電圧を記録または記憶し、この記録または記憶した値と判定閾値の比較によりオフセット電圧異常を判定、さらには記録または記憶したオフセット電圧によるオフセット電圧補償制御を可能にするため、三相PWMコンバータに負荷装置を接続した状態で、ホールCT型電流検出器または電流検出回路の異常を検出することができる。また、三相PWMコンバータのホールCTによるオフセット補償ができる。
また、三相PWMコンバータの運転中に、温度変化等によってホールCTのオフセット電圧が変動した場合にも異常判定ができるし、誤ったオフセット電圧補償を起こすことは無い。
(実施形態1)
図1は、本発明の実施形態を示し、図6と同等の部分は同一符号で示す。PWM制御装置20は、例えば、図6におけるゲートドライブ回路8、直流電圧設定器9、電圧調整器10、掛算器11、電流調整器12およびPWMロジック回路13を含めた機能構成にされるものであり、具体的にはハードウェア構成又は制御用コンピュータとそのソフトウェア構成で実現される。
本実施形態は、三相PWMコンバータの三相電源の遮断時に電流検出回路の出力(Ir,It分)を不揮発性メモリに記録しておき、三相PWMコンバータの次回の電源投入時に不揮発性メモリから電流検出回路出力の記録値を読み出し、判定閾値と比較した結果、判定閾値を超えていた場合は警報出力する。また、不揮発性メモリの記録値を制御装置のオフセット補償値としてオフセット補償を行う。
図1において、A/D変換器21は、電流検出回路6で検出する入力電流Ir,Itをそれぞれディジタル値に変換する。不揮発性メモリ22は、A/D変換器21の出力をホールCTのオフセット電圧として記録する。電源遮断判定部23は、三相PWMコンバータの電源電圧の遮断を判定し、この判定出力を不揮発性メモリ22の記録制御指令とする。比較部24は、三相PWMコンバータの次回の電源投入時に不揮発性メモリから電流検出回路出力の記録値を読み出し、判定閾値と比較した結果、判定閾値を超えていた場合は警報出力する。制御装置20は、比較部24の比較結果で記録値が正常であれば、メモリ22の記録値をオフセット電圧補償値として設定し、オフセット補償したPWMコンバータ制御を行う。
電源遮断判定部23による三相PWMコンバータの電源電圧の遮断判定は、三相PWMコンバータ動作を停止し、交流電源からの電源供給がなくなったことで判定し、これには下記の3条件が成立したことで判定する。
(a)直流電圧検出回路の電圧信号が、一旦判定閾値より大きくなったことがある。
(b)電源相電圧検出回路の電圧信号が消失した。
(c)直流電圧検出回路の電圧信号が、判定閾値より小さくなった。
なお、(a)の条件を付加しているのは、電源投入直後に(b)と(c)の条件が成立するタイミングがあり、直流部のコンデンサの充電が完了するまでの期間、大きな突入電流を検出してしまうことを避けるためである。
本実施形態によれば、オフセット電圧の記録がPWMコンバータの電源遮断時のみとなるため、制御電源が消失する前に不揮発性メモリ22にオフセット電圧値を記録させておき、次回の電源投入時にオフセット電圧値をメモリ22から読出し、判定閾値を超えていた場合にオフセット電圧異常の警報出力を得ることができる。また、オフセット電圧が正常であれば、メモリ22に記録したオフセット電圧値を使ってオフセット電圧補償制御ができる。また、従来のように、負荷開閉器を使ったその開放制御/操作によるオフセット電圧検出を不要にする。
なお、A/D変換器21と不揮発性メモリ22は、制御装置20をコンピュータ構成とする場合にはそれに内蔵するものを利用することができる。また、比較部24と電源遮断判定部23は制御装置20に搭載するコンピュータのソフトウェア処理で実現される。
また、警報出力としては、ブザーの鳴動や表示器の点滅など、オペレータが認識できるもの、さらには制御装置がもつ保護機能を起動させるものとする。
(実施形態2)
図2は、本発明の他の実施形態を示し、図1と異なる部分は電源遮断判定部23に代えて、遅延タイミング発生回路25を設けた点にある。
本実施形態は、三相PWMコンバータの停止中に、電源相電圧が零レベルを通過したタイミングから所定の遅延時間(例えば、50Hz電源では2ms,60Hz電源では1.7ms)後の電流検出回路出力を不揮発性メモリに記録し、メモリの記録値と判定閾値と比較し、判定閾値を超えていた場合はオフセット電圧異常の警報を出力する。また、不揮発性メモリの記録値を制御装置のオフセット補償値としてオフセット補償を行う。
遅延タイミング発生回路25は、三相PWMコンバータの動作停止中信号が与えられている状態で、電源相電圧検出回路5の各相検出電圧Vr,Vtの零レベル通過を検出し、この検出時点から上記の遅延時間だけおくれたタイミング信号を発生し、不揮発性メモリ22への記録指令とする。
三相PWMコンバータの動作停止中の電源相電圧波形と相電流の関係は、コンデンサインプット型の整流器と同じで、図3や図4に示すように、負荷が接続された状態にあっても、各相電圧の零クロス位相から30degから45deg程度までの領域では電流が流れない。そこで、三相PWMコンバータの動作停止中に、電源相電圧が零レベルを通過してから所定時間(例えば、50Hz電源では2ms,60Hz電源では1.7ms)後のオフセット電圧を記録することができる。
本実施形態によれば、三相PWMコンバータの動作停止中に、電流検出器または電流検出回路の異常を検出することができる。また、三相PWMコンバータのオフセット電圧補償を行うことができる。また、従来のように、負荷開閉器を使ったその開放制御/操作によるオフセット電圧検出を不要にする。
なお、実施形態では、ホール素子型電流検出器のオフセット電圧として不揮発性メモリに記録する場合を示したが、制御電源の停止を伴わない場合はRAMに記憶しておくこともできる。
(実施形態3)
図5は、本発明の他の実施形態を示し、図2と異なる部分は遅延タイミング発生回路25に代えて、零レベル検出回路26を設け、不揮発性メモリ22に代えてRAM27によるオフセット値の連続した記憶/更新をし、このオフセット値の平均値を移動平均演算部28で求め、この移動平均値で異常判定する点にある。
本実施形態は、三相PWMコンバータの動作中に、電源相電圧が零レベルを通過するタイミングで電流検出回路出力をメモリに連続的に記録し、その値の移動平均値を求め、この平均値が判定閾値を超えた場合はオフセット電圧異常の警報を出力する。また、平均値を制御装置のオフセット補償値としてオフセット補償を行う。
三相PWMコンバータの力率1の制御が正常に行われていれば、入力相電流は電源相電圧と同位相の正弦波状となるため、電源相電圧が零レベルを通過するタイミングでは、入力相電流も零である。そこで、電源相電圧が零レベルを通過するタイミングでのホールCT出力を記録する。ただし、本実施形態ではホールCT出力にスイッチングに伴うリップル成分が重畳していることから、零レベル通過時の記録を連続的に行い、その平均値を異常判定用のオフセット電圧とすることでリップル分を相殺した検出を得る。
本実施形態によれば、三相PWMコンバータの動作中(負荷接続状態)にも、電流検出器または電流検出回路の異常を検出することができると共に、この検出値を基にオフセット電圧補償を行うことができる。また、三相PWMコンバータの運転中に周期的にホールCTの異常を判定することができ、温度変化等によるホールCTのオフセット電圧異常を連続的に監視でき、さらにオフセット電圧変動に応じたオフセット補償ができる。
なお、本実施形態において、移動平均値に代えて、複数回の連続した検出値の平均値とすることもできる。
本発明の実施形態1を示す三相PWMコンバータの構成図。 本発明の実施形態2を示す三相PWMコンバータの構成図。 相回転方向:正での相電圧と相電流の関係図。 相回転方向:逆での相電圧と相電流の関係図。 本発明の実施形態3を示す三相PWMコンバータの構成図。 従来の三相PWMコンバータの主回路と制御装置の構成例。
符号の説明
1 三相交流電源
2 PWM整流回路
3 コンデンサ
4 入力フィルタ
5 電源相電圧検出回路
6 入力電流検出回路
7 直流電圧検出回路
20 PWM制御装置
21 A/D変換器
22 不揮発性メモリ
23 電源遮断判定部
24 比較部
25 遅延タイミング発生回路
26 零レベル検出回路
27 RAM
28 移動平均演算部

Claims (4)

  1. コンデンサインプット型の整流回路に構成した三相PWMコンバータ主回路と、ホール素子型電流検出器と電流検出回路によって三相電源から前記主回路への入力電流を検出する電流検出装置を有して前記PWMコンバータ主回路を力率1に制御する制御装置とを備えた三相PWMコンバータにおいて、
    三相PWMコンバータ主回路の三相電源電圧の遮断時に、前記電流検出回路の出力を前記ホール素子型電流検出器のオフセット電圧として不揮発性メモリに記録する手段と、
    三相PWMコンバータ主回路の三相電源の投入時に、前記不揮発性メモリから読み出した電流検出回路出力の値と判定閾値とを比較し、この判定閾値を超えていたときに前記ホール素子型電流検出器のオフセット電圧の異常と判定する手段とを備えたことを特徴とするPWMコンバータのオフセット電圧検出装置。
  2. コンデンサインプット型の整流回路に構成した三相PWMコンバータ主回路と、ホール素子型電流検出器と電流検出回路によって三相電源から前記主回路への入力電流を検出する電流検出装置を有して前記PWMコンバータ主回路を力率1に制御する制御装置とを備えた三相PWMコンバータにおいて、
    三相PWMコンバータ主回路の動作停止中に、該コンバータの三相電源相電圧が零レベルを通過したタイミングから所定の遅延時間後の前記電流検出回路出力を、前記ホール素子型電流検出器のオフセット電圧としてメモリに記録または記憶する手段と、
    前記メモリから読み出した電流検出回路出力の値と判定閾値とを比較し、この判定閾値を超えていたときに前記ホール素子型電流検出器のオフセット電圧の異常と判定する手段とを備えたことを特徴とするPWMコンバータのオフセット電圧検出装置。
  3. コンデンサインプット型の整流回路に構成した三相PWMコンバータ主回路と、ホール素子型電流検出器と電流検出回路によって三相電源から前記主回路への入力電流を検出する電流検出装置を有して前記PWMコンバータ主回路を力率1に制御する制御装置とを備えた三相PWMコンバータにおいて、
    三相PWMコンバータ主回路の動作中に、電源相電圧が零レベルを通過するタイミングで前記電流検出回路出力を前記ホール素子型電流検出器のオフセット電圧としてメモリに連続的に記憶する手段と、
    前記メモリに記憶された値の平均値または移動平均値を求める手段と、
    前記平均値または移動平均値と判定閾値とを比較し、この判定閾値を超えていたときに前記ホール素子型電流検出器のオフセット電圧の異常と判定する手段とを備えたことを特徴とするPWMコンバータのオフセット電圧検出装置。
  4. 前記制御装置は、前記メモリから読み出した値、または前記平均値または移動平均値を、前記ホール素子型電流検出器のオフセット電圧補償信号としてオフセット補償制御を行う手段を備えたことを特徴とする請求項1〜3のいずれか1項に記載のPWMコンバータのオフセット電圧検出装置。
JP2005207924A 2005-07-19 2005-07-19 Pwmコンバータのオフセット電圧検出装置 Expired - Fee Related JP4720334B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005207924A JP4720334B2 (ja) 2005-07-19 2005-07-19 Pwmコンバータのオフセット電圧検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005207924A JP4720334B2 (ja) 2005-07-19 2005-07-19 Pwmコンバータのオフセット電圧検出装置

Publications (2)

Publication Number Publication Date
JP2007028809A JP2007028809A (ja) 2007-02-01
JP4720334B2 true JP4720334B2 (ja) 2011-07-13

Family

ID=37788832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005207924A Expired - Fee Related JP4720334B2 (ja) 2005-07-19 2005-07-19 Pwmコンバータのオフセット電圧検出装置

Country Status (1)

Country Link
JP (1) JP4720334B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101499889B1 (ko) * 2012-12-11 2015-03-06 포스코에너지 주식회사 인버터 제어를 위한 신호의 옵셋 보상방법 및 장치
US9509207B2 (en) 2012-11-14 2016-11-29 Posco Energy Co., Ltd Apparatus for compensating for ripple and offset of inverter and method therefor

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107291043B (zh) * 2016-03-30 2019-10-25 上海微电子装备(集团)股份有限公司 一种具有偏压补偿的伺服控制系统及其偏压补偿方法
JP6988172B2 (ja) * 2017-05-30 2022-01-05 株式会社富士通ゼネラル 電力変換装置
CN108322192A (zh) * 2018-03-29 2018-07-24 深圳信息职业技术学院 一种失调补偿和有限增益补偿的开关电容放大器
JP6895921B2 (ja) * 2018-04-23 2021-06-30 株式会社日立製作所 電力変換装置、及び異常検出方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07170799A (ja) * 1993-12-10 1995-07-04 Hitachi Ltd 交流電動機の制御方法と装置および電動機電流の補正方法
JPH0937552A (ja) * 1995-07-19 1997-02-07 Meidensha Corp Pwmコンバータ
JP2003121479A (ja) * 2001-10-17 2003-04-23 Mitsubishi Heavy Ind Ltd 電流検出器、および太陽光発電装置
JP3794350B2 (ja) * 2002-06-26 2006-07-05 三菱電機株式会社 系統連系インバータ及びこれを用いた系統連系システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9509207B2 (en) 2012-11-14 2016-11-29 Posco Energy Co., Ltd Apparatus for compensating for ripple and offset of inverter and method therefor
KR101499889B1 (ko) * 2012-12-11 2015-03-06 포스코에너지 주식회사 인버터 제어를 위한 신호의 옵셋 보상방법 및 장치

Also Published As

Publication number Publication date
JP2007028809A (ja) 2007-02-01

Similar Documents

Publication Publication Date Title
JP4151651B2 (ja) インバータ装置
JP5274236B2 (ja) 3相インバータの電源回路保護装置
JP4720334B2 (ja) Pwmコンバータのオフセット電圧検出装置
CN109601022B (zh) 逆变器装置及逆变器装置的异常检测方法
JP5728914B2 (ja) インバータ装置
JP6257331B2 (ja) インバータ装置
US20150103449A1 (en) Motor protection device, motor protection method, and motor control system using the same
JP4576407B2 (ja) セット並列構成の電力変換装置及びそれを用いたエレベーターシステム
JP2021090268A (ja) Dcリンク電圧変動の原因を判定するモータ駆動装置
JP2009011042A (ja) 突入電流防止回路の保護方法およびインバータ装置
CN111010051A (zh) 电动机驱动装置
US11223194B2 (en) Motor control apparatus including protection mechanism
JP6420381B2 (ja) モータ駆動装置
WO2017154334A1 (ja) インバータ装置
US10072666B2 (en) Hermetic compressor driving device
JP2006304456A (ja) 電力変換装置
GB2404100A (en) Model-based monitoring an operation of a converter
JP6457589B2 (ja) 異常診断装置および異常診断方法
JP5282064B2 (ja) 突入電流抑制回路の故障検出機能を持つモータ駆動回路、モータ制御装置
JP2018182778A (ja) モータ駆動装置
JP2005354773A (ja) モータ駆動制御装置
JP5621210B2 (ja) インバータの保護方法及び保護装置
JP5636625B2 (ja) インバータ回路及びその平滑コンデンサの異常検知方法
US20230131949A1 (en) Motor control apparatus
JP6680103B2 (ja) 異常検出装置、モータ制御装置及び異常検出方法、

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4720334

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees