JPH11112015A - 密着型イメージセンサの駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 密着型イメージセンサにおいて、チップ間段
差に起因するＦＰＮを除去し、ダーク補正を必要としな
い高性能型を提供すること課題とする。 【解決手段】 密着型イメージセンサの駆動方法におい
て、半導体光センサチップが実装基板上に複数実装され
たセンサモジュールと、少なくとも前記ノイズ信号を入
力するノイズ信号入力バッファ手段と、前記光信号を入
力する光信号入力バッファ手段と、前記ノイズ信号入力
バッファアンプと前記光信号入力バッファアンプとの差
分をとる差動手段と、前記差動手段の出力をクランプす
る電圧クランプ手段と、が同一半導体基板上に形成され
た半導体装置、とを有し、電圧クランプ手段は、前記光
信号共通出力線、及び前記ノイズ信号共通出力線がリセ
ットされている状態をクランプすることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ファクシミリ、イ
メージスキャナ、ディジタル複写機、あるいはＸ線撮像
装置等の画像読み取りを行う１次元の密着型イメージセ
ンサの駆動方法に関し、特に、半導体光センサチップが
実装基板上に複数個実装された密着型イメージセンサに
おいて、チップ間段差に起因する固定パターンノイズ
（ＦＰＮ）の除去に関するものである。

【０００２】

【従来の技術】近年、一次元の光電変換装置の分野にお
いては、縮小光学系を用いたＣＣＤの他に複数の半導体
光センサチップを複数実装した等倍系の密着型イメージ
センサの開発が積極的に行われている。

【０００３】図８、図９に各画素に増幅素子を有する増
幅型の半導体光センサチップを複数実装した密着型イメ
ージセンサの従来例を示す。図８は密着型イメージセン
サを各画素に有する１次元の密着型イメージセンサの１
ｂｉｔ分の回路図、図９はそのタイミングチャートであ
る。（テレビジョン学会誌Vo1.47,No9(1993),pp.1180） 従来例において、各画素に用いている増幅素子のバラツ
キが固定パターンノイズ（ＦＰＮ）となるため、光信号
（Ｓ信号）と暗状態のノイズ信号（Ｎ信号）の差分をと
ることにより、チップ内のＦＰＮの除去を行っている。

【０００４】この回路動作、及びＦＰＮ除去について、
図８及び図９により説明する。まず、光電変換素子のセ
ンサ画素に光量ｈνに応じた光信号を蓄積する。蓄積が
終了した後、ＰＮ接合部に接続したエコッタホロワ型の
トランジスタ９をフローティング状態として、転送パル
スφTSをオンして、ノイズを含む光信号を光信号保持容
量ＣＴＳ１に転送する。続いて、リセットパルスφERS
をオンして、センサのリセット動作を行い、その後φTN
をオンして、センサのノイズ信号をノイズ信号保持容量
ＣＴＮ２に転送し、再度、リセットパルスBRSをオンし
てＭＯＳ２９を導通し、リセットパルスφERSをオンし
てＭＯＳ３０を導通し、センサのリセット動作を行っ
て、その後再度蓄積動作にはいる。

【０００５】一方、蓄積動作中にシフトレジスタが走査
を開始する。まず、最初に光信号共通出力線３、及びノ
イズ信号共通出力線４をリセットＭＯＳ５，６を用いて
リセットした後、光信号保持容量ＣＴＳ１，ノイズ信号
保持容量ＣＴＮ２のデータを共通出力線３，４に接続さ
れたそれぞれ各共通出力線の容量ＣHS７，ＣHN８との容
量分割にて出力する。ここで、保持容量ＣHS７，ＣHN８
は各共通出力線の容量であるが、以後、光信号共通出力
線をＣHS、ノイズ信号共通出力線をＣHNと定義する。そ
の後、再び、容量ＣHS７，ＣHN８をリセットＭＯＳ５，
６をオンして、リセットして、次のｂｉｔのセンサの光
信号を保持容量ＣＴＳ，ＣＴＮのデータを読み出す。

【０００６】この動作を繰り返してすべてのｂｉｔの信
号を出力する。出力された信号はそれぞれボルテージホ
ロア型アンプ１３，１４を介して差動アンプ３３に入力
され、以上を集積したＩＣの出力となる。ここで、チッ
プ内の固定パターンノイズＦＰＮは、主に各画素のバイ
ポーラトランジスタ９のｈＦＥ等のバラツキに起因する
ものが主であり、上記の保持容量ＣＴＳ，ＣＴＮに蓄積
して共通信号線に読み出して、各共通線の信号の差を読
み出す、通称Ｓ−Ｎ方式により、画素ごとのバイポーラ
トランジスタ９のｈＦＥバラツキに起因するＦＰＮを除
去することが可能となる。

【０００７】以上はチップ内で発生するＦＰＮの除去方
法であるが、半導体光センサチップを複数実装した等倍
系の密着型イメージセンサの場合、密着型ゆえに１次元
ラインセンサのチップを複数個従属接続した構成である
ので、出力アンプ３３のオフセットにより発生するチッ
プ間段差によるＦＰＮも生じるが、ＤＣカット容量３４
とアンプ３６の入力部をアースレベルに固定するＭＯＳ
３５とで構成するクランプ回路２０４を設けることによ
り、このチップ間段差によるＦＰＮの抑制をはかってい
る。

【０００８】

【発明が解決しようとする課題】しかしながら、従来技
術においても、出力バッファアンプのオフセットに起因
するチップ間段差によるＦＰＮを実用上問題にならない
程度まで除去することは困難である。特に、出力バッフ
ァアンプの初段をＭＯＳトップ構成にした場合は、ＭＯ
Ｓのしきい値のアンバランスがオフセットに影響するた
め、実際には例えば１０ｍＶ程度のオフセットばらつき
が生じ、実装後のＦＰＮも同程度生じることになる。従
って、高階調を得ようとすると、そのダイナミックレン
ジを確保するために、チップ毎にダーク補正が必要とな
り、システムコストアップがアップするという問題を有
している。

【０００９】［発明の目的］本発明の目的は、チップ間
段差に起因するＦＰＮを除去し、ダーク補正を必要とし
ない高性能の密着型イメージセンサを提供することにあ
る。

【００１０】

【問題を解決するための手段】上記の問題を解決するた
めに、本発明は、複数の光電変換素子の光信号とノイズ
信号とをそれぞれ読み出して保持する信号保持手段と、
前記信号保持手段の光信号とノイズ信号とをそれぞれ出
力する共通出力線と、該共通出力線をそれぞれリセット
するリセット手段と、該それぞれの共通出力線から出力
する読み出し手段とを有する半導体光センサチップが実
装基板上に複数実装されたセンサモジュールと、前記セ
ンサモジュールにおいて、各センサチップのノイズ信号
及び光信号を入力する光信号入力バッファ手段と、前記
ノイズ信号入力バッファアンプと前記光信号入力バッフ
ァアンプとの差分をとる差動手段と、前記差動手段の出
力をクランプする電圧クランプ手段と、を同一半導体基
板上に形成された半導体装置からなることを特徴とする
密着型イメージセンサにおいて、前記電圧クランプ手段
は、前記光信号共通出力線、及び前記ノイズ信号共通出
力線がリセットされている状態をクランプすることを特
徴とする。

【００１１】また、本発明は、複数の光電変換手段と、
前記光電変換手段からそれぞれノイズ信号を読み出して
保持するノイズ信号保持手段と、前記光電変換手段から
それぞれ光信号を読み出して保持する光信号保持手段
と、前記ノイズ信号保持手段に保持されたノイズ信号を
出力するノイズ信号共通出力線と、前記光信号保持手段
に保持された光信号を出力する光信号共通出力線と、前
記ノイズ信号共通出力線及び前記光信号共通出力線をリ
セットするリセット手段と、前記ノイズ信号保持手段の
信号及び前記光信号保持手段の信号を前記ノイズ信号共
通出力線及び前記光信号共通出力線との容量分割で読み
出す読み出し手段と、を有する半導体光センサチップ
が、実装基板上に複数実装されたセンサモジュールを備
え、前記センサモジュールには、前記ノイズ信号を入力
するノイズ信号入力バッファ手段と、前記光信号を入力
する光信号入力バッファ手段と、前記ノイズ信号入力バ
ッファアンプと前記光信号入力バッファアンプの差分を
とる差動手段と、前記差動手段の出力をクランプする電
圧クランプ手段と、が、同一半導体基板上に形成されて
いる密着型イメージセンサにおいて、前記電圧クランプ
手段は、前記光信号共通出力線、及び前記ノイズ信号共
通出力線がリセットされている状態をクランプすること
を特徴とする。

【００１２】さらに、本発明は、複数の光電変換手段
と、前記光電変換手段からそれぞれノイズ信号を読み出
して保持するノイズ信号保持手段と、前記光電変換手段
からそれぞれ光信号を読み出して保持する光信号保持手
段と、前記ノイズ信号保持手段に保持されたノイズ信号
を出力するノイズ信号共通出力線と、前記光信号保持手
段に保持された光信号を出力する光信号共通出力線と、
前記ノイズ信号共通出力線及び前記光信号共通出力線を
リセットするリセット手段と、前記ノイズ信号保持手段
の信号及び前記光信号保持手段の信号を前記ノイズ信号
共通出力線及び前記光信号共通出力線との容量分割で読
み出す読み出し手段と、を有する半導体光センサチップ
が、実装基板上に複数実装されたセンサモジュールを備
え、前記センサモジュールには、前記ノイズ信号を入力
するノイズ信号入力バッファ手段と、前記光信号を入力
する光信号入力バッファ手段と、前記ノイズ信号入力バ
ッファアンプと前記光信号入力バッファアンプの差分を
とる差動手段と、前記差動手段の出力をクランプする電
圧クランプ手段と、が同一半導体基板上に形成されてい
る密着型イメージセンサにおいて、前記電圧クランプ手
段は、前記光信号共通出力線及び前記ノイズ信号共通出
力線がリセットされた直後の状態をクランプすることを
特徴とする。

【００１３】また、本発明は、複数の光電変換手段と、
前記光電変換手段からノイズ信号を読み出して保持する
ノイズ信号保持手段と、前記光電変換手段から光信号を
読み出して保持する光信号保持手段と、前記ノイズ信号
保持手段及び前記光信号保持手段に保持された信号を時
系列的に出力する共通出力線と、前記共通出力線をリセ
ットするリセット手段と、前記ノイズ信号保持手段の信
号及び前記光信号保持手段の信号を前記共通出力線との
容量分割で順次読み出す読み出し手段と、を有する半導
体光センサチップが、実装基板上に複数実装されたセン
サモジュールとからなり、前記センサモジュールには、
信号入力バッファアンプと、前記信号入力バッファアン
プの出力を増幅する増幅アンプと、前記増幅アンプの出
力を出力する出力バッファアンプと、前記増幅アンプと
前記出力バッファアンプとの間に設けられた電圧クラン
プ手段と、が同一半導体基板上に形成されている密着型
イメージセンサにおいて、前記電圧クランプ手段は、前
記ノイズ信号保持手段の信号を前記共通出力線との容量
分割で読み出している状態をクランプすることを特徴と
する。

【００１４】以下、実施態様例を用いて本発明の構成、
動作、および作用効果について説明する。

【００１５】

【発明の実施の形態】図１は、本発明の密着型イメージ
センサのセンサ実装基板の模式的図面である。図１にお
いて、複数のセンサチップ１００，１００’，１００”
とアンプチップ２００が同一実装基板３００上に実装さ
れているが、アンプチップ２００は別基板に実装されて
いても構わない。しかし、アンプチップ２００と同一基
板上に実装することで、モジュール／ユニットの体積を
抑制することができる。また、センサチップの出力線の
外来ノイズを低減し、出力の安定化を図ることも可能と
なる。ここで、アンプチップ２００はセラミックパッケ
ージ状態のものを半田で実装してもよいし、ベアチップ
をダイボン装置としてもよい。ベアチップをダイボンデ
ィング実装する場合には、センサチップの短辺長とアン
プチップの短辺長をほぼ同一にすると、チップのチャッ
クを共有化できるため、実装工数の削減も可能となる。

【００１６】センサチップ、およびアンプチップの等価
回路を図２に示す。図２において、本発明におけるセン
サチップは、複数の光電変換手段１０，１０’，１０”
と、光電変換手段からノイズ信号を読み出して保持する
ノイズ信号保持手段２，２’，２”と、光電変換手段か
ら光信号を読み出して保持する光信号保持手段１，
１’，１”と、ノイズ信号共通出力線４と、光信号共通
出力線３と、ノイズ信号共通出力線４、及び光信号共通
出力線３をリセットするリセット手段５，６と、前記ノ
イズ信号保持手段２，２’，２”の信号、及び前記光信
号保持手段１，１’，１”の信号を、ノイズ信号共通出
力線４、及び光信号共通出力線３の容量８，７との容量
分割で読み出す読み出し手段と、を有している。

【００１７】ここで、光電変換手段１０，１０’，１
０”としては、例えばＢＡＳＩＳのようにバイポーラ素
子を用いたものや、ホトダイオードとＭＯＳアンプを用
いたものが好適である。

【００１８】光電変換手段１０，１０’，１０”により
得られた光信号は光信号保持容量ＣＴＳ１，１’，
１”、およびノイズ信号保持容量ＣＴＮ２，２’，２”
に全ｂｉｔ一括的に転送パルスφTS，φTNをオンしてそ
れぞれ読み出される。その後、光信号共通出力線３、及
びノイズ信号共通出力線４をリセットＭＯＳ５，６を用
いてリセットした後、ＣＴＳ，ＣＴＮのデータを共通出
力線３，４にシフトレジスタＳＲのシフトパルスφ１…
φ３を用いて順次、容量分割にて出力する。ここで、Ｃ
ＨＳ７，ＣＨＮ８は各共通出力線の容量であるが、以
後、光信号共通出力線をＣＨＳ、ノイズ信号共通出力線
をＣＨＮと定義する。

【００１９】容量分割された出力はアンプ１１，１２で
インピーダンス変換された後、アナログスイッチ１４，
１５を介して実装基板上の光信号線１０１、ノイズ信号
線１０２に出力される。尚、ここで、アンプ１１，１２
は２段ソースホロアとしているが、例えば、通常のボル
テージホロアを用いても構わない。

【００２０】半導体光センサチップの光信号、およびノ
イズ信号はワイヤボンディングにより実装基板上の各端
子９９を介して光信号線１０１、ノイズ信号線１０２は
センサと同一基板上に実装されたアンプチップ２００に
入力される。

【００２１】アンプチップ２００は、ノイズ信号を入力
するノイズ信号入力バッファアンプ２０１、光信号を入
力する光信号入力バッファアンプ２０２、ノイズ信号入
力バッファアンプと光信号入力バッファアンプの差分を
とる差動アンプ２０３、差動アンプ２０３に接続してそ
の後段に設けられた電圧クランプ手段２０４、及び、出
力バッファアンプ２０５、を有している。

【００２２】ここで、電圧クランプ手段２０４は、クラ
ンプ容量２０６、ＭＯＳスイッチ２０７で構成され、ク
ランプリセット電圧Ｖ_CDにクランプされる。

【００２３】また、増幅機能を付加する場合には、例え
ば差動アンプ２０３に増幅機能を付加しても良いし、差
動アンプ２０３の後段にゲインアンプを挿入しても良
い。

【００２４】また、本発明においては、センサチップと
アンプチップの電源を実装基板上で分離する構成にする
ことで、例えば、センサチップとアンプチップの電源電
圧を変えても良いし、また、ＧＮＤを実装基板上で分離
する構成にすることで、アナログ出力のノイズ低減をは
かることも可能となる。

【００２５】図３に本実施形態の動作を示す。図３は、
シフトレジスタＳＲからのシフトパルスΦ１，Φ２，Φ
３と、共通信号線３，４のリセットパルスΦCHRと、ア
ンプチップ２００内のリセットパルスΦCDのタイミング
図である。図２の光信号保持容量ＣＴＳ１，１’，
１”、およびノイズ信号保持容量ＣＴＮ２，２’，２”
に信号を読み出した後、シフトレジスタＳＲから、順次
読み出し信号Φ１，Φ２，Φ３を出力し、容量ＣＨＳ，
容量ＣＨＮとの容量分割にて信号を読み出す。信号を読
み出す直前には、ＣＨＳ７，ＣＨＮ８はΦCHRにより、
所望の電圧にリセットされ、かつ、ＣＨＳ７，ＣＨＮ８
がリセットされた後の状態はΦCDにより、クランプさ
れ、基準信号となる。従って、容量分割後の出力は、ソ
ースホロアアンプ１１，１２のＶｔｈバラツキがチップ
毎に存在するが、上記の動作により、Ｖｔｈバラツキが
補正されて出力されるため、従来問題となっていたチッ
プ間のＦＰＮが改善される。

【００２６】尚、本発明においては、図４に示す、シフ
トレジスタＳＲからのシフトパルスΦ１，Φ２，Φ３
と、共通信号線３，４のリセットパルスΦCHRと、アン
プチップ２００内のリセットパルスΦCDのタイミングで
駆動し、ＣＨＳ７，ＣＨＮ８がリセットされている状態
をΦCDにより、クランプしても同様の効果が得られる。

【００２７】また、本発明においては、複数実装するセ
ンサチップの出力部を簡素化することで、センサチップ
内のアナログ部のチップ面積を最小に抑え、かつ、アナ
ログ部を全センサチップに共通信号線１０１，１０２で
１箇所にまとめることにより、モジュールのチップ面積
を最小化できるため、コスト低減が可能になる。

【００２８】さらに、センサチップ１００，１００’，
１００”とアンプチップ２００の電源電圧を独立に設定
することで、センサ電源電圧を低下させても、出力のダ
イナミックレンジを維持することが可能となる。

【００２９】上記実施形態では、複数のラインセンサチ
ップを用いた密着型イメージセンサについて説明した
が、これに限定されるものではなく、更に多数のセンサ
チップを２次元のエリアセンサにおいても有効である。
特に、かく小区画のエリアチップ毎に光電変換感度が異
なる場合には、１ラインの密着型よりも更にＦＰＮのバ
ラツキが目立つので、本発明を適用することが極めて有
効である。

【００３０】以下、実施例を用いて本発明の説明を行
う。

【００３１】

【実施例】

［実施例１］図５は本発明の第１の実施例における回路
図である。本実施例においてセンサチップ１００，１０
０’，１００”は、複数の光電変換手段として、ホトダ
イオード２０，２０’，２０”、リセットスイッチ２
１，２１’，２１”、ＮＭＯＳソースホロア２２，２
２’，２２”、転送スイッチ２３，２３’，２３”から
構成されている。

【００３２】他は図２と同様に、ノイズ信号保持手段
２，２’，２”と、光信号保持手段１，１’，１”と、
ノイズ信号共通出力線４と、光信号共通出力線３と、リ
セットスイッチ５，６を有している。

【００３３】ノイズ信号共通出力線４と光信号共通出力
線３とにおいて、容量分割された出力は、２段ソースホ
ロアアンプ１１，１２でインピーダンス変換された後、
アナログスイッチ１４，１５を介して、実装基板上の光
信号線１０１、ノイズ信号線１０２に出力される。半導
体光センサチップの光信号、およびノイズ信号はワイヤ
ボンディングにより端子接続され、実装基板上の光信号
線１０１、ノイズ信号線１０２は、センサと同一基板上
に実装されたアンプチップ２００に入力される。

【００３４】アンプチップ２００はノイズ信号入力バッ
ファアンプ２０１、光信号入力バッファアンプ２０２、
差動アンプ２０３、電圧クランプ手段２０４、ゲインア
ンプ２０８、電圧クランプ手段２０９、出力バッファア
ンプ２０５、から構成されている。

【００３５】本実施例では電圧クランプ手段２０９によ
り、センサチップ１００，１００’，１００”とアンプ
チップ２００を含むモジュールごとのアンプオフセット
バラツキが低減され、モジュールの基準レベルをほぼ均
一に保つことが可能となる。このモジュールのバラツキ
が低減されて、製品毎のバラツキが削減され、製造上の
高品質を達成できる。

【００３６】本実施例においては、実装基板上におい
て、センサチップ１００，１００’，１００”とアンプ
チップ２００の電源及びＧＮＤは分離されており、セン
サチップの電源電圧は３．３Ｖ、アンプチップの電源電
圧は５．０Ｖである。

【００３７】本実施例の動作を上述の図４と同様なタイ
ミング図で示して説明する。シフトレジスタＳＲからの
読み出し信号Φ１，Φ２，Φ３と、共通信号線３，４の
リセットパルスΦCHRと、アンプチップ２００内のリセ
ットパルスΦCDの駆動タイミング関係を示している。

【００３８】光信号保持容量ＣＴＳ１，１’，１”、お
よびノイズ信号保持容量ＣＴＮ２，２’，２”に信号を
読み出した後、シフトレジスタＳＲから、順次読み出し
信号Φ１，Φ２，Φ３を出力し、ＣＨＳ，ＣＨＮと、Ｃ
ＴＳ，ＣＴＮとの容量分割にて信号を読み出す。信号を
読み出す直前には、ＣＨＳ７，ＣＨＮ８はリセットパル
スΦＣＨＲにより、ＭＯＳ５，６をオンして、所望の電
圧にリセットされ、かつ、ＣＨＳ７，ＣＨＮ８がリセッ
トされた後の状態はΦCDにより、クランプされ、基準信
号となる。従って、容量分割後の出力は、ソースホロア
アンプ１１，１２の閾値電圧Ｖｔｈによるバラツキがチ
ップ毎に存在するが、上記のリセットパルス等の動作に
より、Ｖｔｈバラツキが補正されて出力されるため、従
来問題となっていたチップ間のＦＰＮが改善される。

【００３９】具体的には、従来のモジュール内でのチッ
プ間段差が１０ｍＶ程度であったが、本実施例において
は３ｍＶ以下であった。 ［実施例２］図６は本発明の第２の実施例における回路
図である。本実施例においては、ノイズ信号と光信号を
時系列的に読み出し、ノイズ信号が出力されている状態
をクランプして基準信号とする例である。

【００４０】本実施例において、センサチップ１００，
１００’，１００”は、ホトダイオード２０，２０’，
２０”、リセットスイッチ２１，２１’，２１”、ＮＭ
ＯＳソースホロア２２，２２’，２２”、転送スイッチ
２３，２３’，２３”、ノイズ信号保持手段２，２’，
２”、光信号保持手段１，１’，１”、は第１実施例と
同様であるが、ノイズ信号と光信号を同一共通出力線５
５に時系列的に読み出し、同一共通出力線５５をリセッ
トするリセットＭＯＳ５６で順次リセットしつつ、ノイ
ズと光信号とを時系列的に増幅する２段ソースホロアア
ンプ１１とから構成されている。

【００４１】アンプチップ２００は信号入力バッファア
ンプ２０１、電圧クランプ手段２０４、ゲインアンプ２
０８、電圧クランプ手段２０９、出力バッファアンプ２
０５から構成されている。

【００４２】図７に、本実施例の動作を示す、シフトレ
ジスタＳＲからの読み出し信号Φ１Ｓ，Φ１Ｎ，Φ２
Ｓ，Φ２Ｎ，Φ３Ｓ，Φ３Ｎと、共通信号線５５のリセ
ットパルスΦCHRと、アンプチップ２００内のリセット
パルスΦCDの駆動タイミング関係を示している。

【００４３】光信号保持容量ＣＴＳ１，１’，１”、お
よびノイズ信号保持容量ＣＴＮ２，２’，２”に信号を
読み出した後、共通出力線をΦＣＨＲによりリセット
し、Φ１Ｎにより１ｄｉｔ目のノイズ信号を共通出力線
５５に容量分割にて読み出し、このノイズ信号を読み出
している状態をΦCDによりクランプし、１ｂｉｔ目の基
準信号とする。続いて、再び共通出力線５５をΦＣＨＲ
によりリセットし、Φ１Ｓにより１ｂｉｔ目の光信号を
共通出力線５５に容量分割にて読み出す。１ｂｉｔ目の
光信号は信号入力バッファアンプ２０１を通してノイズ
信号にクランプされていた電圧との差異がゲインアンプ
２０８に入力され、このクランプ機能によって、各画素
毎のバラツキを除去でき、合わせてセンサチップ１０
０，１００’，１００”のバラツキも削減できる。同様
に２ｂｉｔ目、３ｂｉｔ目を読み出し、センサチップの
すべてのｂｉｔ画素信号を読み出したのち、各センサチ
ップ出力のスイッチ１４をオフし、次のセンサチップの
１ｂｉｔ目を読み出す。

【００４４】本実施例の構成においてはチップ間段差に
よるＦＰＮは２．９ｍＶ以下であり、改善効果が見られ
た。

【００４５】

【発明の効果】本発明によれば、チップ間段差に起因す
るＦＰＮを除去し、ダーク補正を必要としない高性能の
密着型イメージセンサの駆動方法を提供する。即ち、セ
ンサモジュールからアンプチップに信号出力した後の各
共通出力線をリセットした状態の時のレベルを基準とし
てクランプするので、光電変換に係る最終状態で基準電
位を得ることとなるので、ＦＰＮの除去を確実に達成で
きる。当然、ダイナミックレンジも最大にとれるので、
ダークレベルの補正という修正手段が不要となる。 ま
た、同様に、各共通出力線のリセット直後の状態をクラ
ンプ回路の基準電位とするので、安定したリセットレベ
ルに追従して、確実なレベルでクランプでき、チップ毎
のＦＰＮを除去できる。

【００４６】さらに、各光電変換チップ内での容量分割
による出力中、各出力線毎のバラツキを各チップ毎に補
正できるので、トータル的なＦＰＮを除去できる。

【図面の簡単な説明】

【図１】本発明の実施形態例の概略図である。

【図２】本発明の実施形態例の等価回路図である。

【図３】本発明の実施形態例、及び第１実施例のタイミ
ングチャートである。

【図４】本発明の実施形態例のタイミングチャートであ
る。

【図５】本発明の第１実施例の等価回路図である。

【図６】本発明の第２実施例の等価回路図である。

【図７】本発明の第２実施例のタイミングチャートであ
る。

【図８】従来技術の等価回路図である。

【図９】従来技術のタイミングチャートである。

【符号の説明】

１，１’，１” 信号保持容量ＣＴＳ ２，２’，２” ノイズ保持容量ＣＴＮ ３ 光信号共通出力線 ４ ノイズ共通出力線 ５ 光信号共通出力線リセットＭＯＳ ６ ノイズ信号共通出力線リセットＭＯＳ ７ ＣＨＳ＝光信号共通出力線容量 ８ ＣＨＮ＝ノイズ信号共通出力線容量 １０，１０’，１０” 光電変換手段 １１，１２ ソースホロアアンプ １３，１４ アナログスイッチ ２０，２０’，２０” ホトダイオード ２１，２１’，２１” リセットスイッチ ２２，２２’，２２” ソースホロア ２３，２３’，２３” 転送スイッチ ５５ 共通出力線 ９９ パッド １００，１００’，１００” センサチップ １０１ 実装基板上の光信号出力線 １０２ 実装基板上のノイズ信号出力線 ２００ アンプチップ ２０１，２０２，２０５ ボルテージホロア（バッファ
アンプ） ２０３ 差動アンプ ２０４，２０９ 電圧クランプ手段 ２０６ クランプ容量 ２０７ クランプリセットスイッチ ２０８ ゲインアンプ ３００ 実装基板

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の光電変換素子の光信号とノイズ信
   号とをそれぞれ読み出して保持する信号保持手段と、前
   記信号保持手段の光信号とノイズ信号とをそれぞれ出力
   する共通出力線と、該共通出力線をそれぞれリセットす
   るリセット手段と、該それぞれの共通出力線から出力す
   る読み出し手段とを有する半導体光センサチップが実装
   基板上に複数実装されたセンサモジュールと、 前記センサモジュールにおいて、各センサチップのノイ
   ズ信号及び光信号を入力する光信号入力バッファ手段
   と、前記ノイズ信号入力バッファアンプと前記光信号入
   力バッファアンプとの差分をとる差動手段と、前記差動
   手段の出力をクランプする電圧クランプ手段と、を同一
   半導体基板上に形成された半導体装置からなることを特
   徴とする密着型イメージセンサにおいて、 前記電圧クランプ手段は、前記光信号共通出力線、及び
   前記ノイズ信号共通出力線がリセットされている状態を
   クランプすることを特徴とする密着型イメージセンサの
   駆動方法。
2. 【請求項２】 複数の光電変換手段と、前記光電変換手
   段からそれぞれノイズ信号を読み出して保持するノイズ
   信号保持手段と、前記光電変換手段からそれぞれ光信号
   を読み出して保持する光信号保持手段と、前記ノイズ信
   号保持手段に保持されたノイズ信号を出力するノイズ信
   号共通出力線と、前記光信号保持手段に保持された光信
   号を出力する光信号共通出力線と、前記ノイズ信号共通
   出力線及び前記光信号共通出力線をリセットするリセッ
   ト手段と、前記ノイズ信号保持手段の信号及び前記光信
   号保持手段の信号を前記ノイズ信号共通出力線及び前記
   光信号共通出力線との容量分割で読み出す読み出し手段
   と、を有する半導体光センサチップが、実装基板上に複
   数実装されたセンサモジュールを備え、 前記センサモジュールには、前記ノイズ信号を入力する
   ノイズ信号入力バッファ手段と、前記光信号を入力する
   光信号入力バッファ手段と、前記ノイズ信号入力バッフ
   ァアンプと前記光信号入力バッファアンプの差分をとる
   差動手段と、前記差動手段の出力をクランプする電圧ク
   ランプ手段と、が、同一半導体基板上に形成されている
   密着型イメージセンサにおいて、 前記電圧クランプ手段は、前記光信号共通出力線、及び
   前記ノイズ信号共通出力線がリセットされている状態を
   クランプすることを特徴とする密着型イメージセンサの
   駆動方法。
3. 【請求項３】 複数の光電変換手段と、前記光電変換手
   段からそれぞれノイズ信号を読み出して保持するノイズ
   信号保持手段と、前記光電変換手段からそれぞれ光信号
   を読み出して保持する光信号保持手段と、前記ノイズ信
   号保持手段に保持されたノイズ信号を出力するノイズ信
   号共通出力線と、前記光信号保持手段に保持された光信
   号を出力する光信号共通出力線と、前記ノイズ信号共通
   出力線及び前記光信号共通出力線をリセットするリセッ
   ト手段と、前記ノイズ信号保持手段の信号及び前記光信
   号保持手段の信号を前記ノイズ信号共通出力線及び前記
   光信号共通出力線との容量分割で読み出す読み出し手段
   と、を有する半導体光センサチップが、実装基板上に複
   数実装されたセンサモジュールを備え、 前記センサモジュールには、前記ノイズ信号を入力する
   ノイズ信号入力バッファ手段と、前記光信号を入力する
   光信号入力バッファ手段と、前記ノイズ信号入力バッフ
   ァアンプと前記光信号入力バッファアンプの差分をとる
   差動手段と、前記差動手段の出力をクランプする電圧ク
   ランプ手段と、が同一半導体基板上に形成されている密
   着型イメージセンサにおいて、 前記電圧クランプ手段は、前記光信号共通出力線及び前
   記ノイズ信号共通出力線がリセットされた直後の状態を
   クランプすることを特徴とする密着型イメージセンサの
   駆動方法。
4. 【請求項４】 複数の光電変換手段と、前記光電変換手
   段からノイズ信号を読み出して保持するノイズ信号保持
   手段と、前記光電変換手段から光信号を読み出して保持
   する光信号保持手段と、前記ノイズ信号保持手段及び前
   記光信号保持手段に保持された信号を時系列的に出力す
   る共通出力線と、前記共通出力線をリセットするリセッ
   ト手段と、前記ノイズ信号保持手段の信号及び前記光信
   号保持手段の信号を前記共通出力線との容量分割で順次
   読み出す読み出し手段と、を有する半導体光センサチッ
   プが、実装基板上に複数実装されたセンサモジュールと
   からなり、 前記センサモジュールには、信号入力バッファアンプ
   と、前記信号入力バッファアンプの出力を増幅する増幅
   アンプと、前記増幅アンプの出力を出力する出力バッフ
   ァアンプと、前記増幅アンプと前記出力バッファアンプ
   との間に設けられた電圧クランプ手段と、が同一半導体
   基板上に形成されている密着型イメージセンサにおい
   て、 前記電圧クランプ手段は、前記ノイズ信号保持手段の信
   号を前記共通出力線との容量分割で読み出している状態
   をクランプすることを特徴とする密着型イメージセンサ
   の駆動方法。