JPH04144362A - マルチチップ型光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、マルチチップ型光電変換装置に係り、特にチ
ップ間のレベル差を小さ（し、Ｓ／Ｎ比を向上させたマ
ルチチップ型光電変換装置に関する。

［従来の技術］ 以下、従来のマルチチップ型光電変換装置及びその装置
に使用されるチップの構成について、第５図および第４
図を用いて説明する。

第４図は、−チップ内に設けられる光電変換素子及び信
号読み出し回路の回路構成図である。

第５図は、マルチチップ型光電変換装置の構成を説明す
るための概略的構成図である。

第４図に示すように、チップ内には、光電変換素子とな
る画素１０、画素１０から読出された光電変換信号を一
時的に蓄積する蓄積容量２０、蓄積容量２０から出力信
号線に信号を出力するための走査回路３０、出力信号線
を基準電位にリセットするためのリセット用のトランジ
スタ４０、出力信号線の信号を増幅するアンプ５０、ア
ンプ５０の外部出力を制御する出力スイッチ用のトラン
ジスタ６０、画素１０のエミッタ及び水平出力線をリセ
ットするトランジスタ２１、画素１０から読出された信
号を蓄積容量２０に転送する転送用のトランジスタ２２
、蓄積容量２０をリセットするトランジスタ２３、蓄積
容量２０に蓄積された信号を出力信号線に転送する転送
用のトランジスタ２４から成っている。また、各画素及
び回路を駆動するロジック回路７０も内蔵されている。

なお、本構成例では画素１０は、バイポーラトランジス
タと同等な構成を有し、ベースに光照射により生成され
たキャリアを蓄積し、エミッタから該キャリアに対応す
る信号を出力するバイポーラ型センサＴと、ベースをリ
セットするためのトランジスタＭとから構成されている
。

φＨａ、　φ□、φＨ２は走査回路３０を制御するパル
ス・φＶＣ＋　φＲＦ、φ丁・φｅＲ・φＨＣ，φ０υ
丁はそれぞれトランジスタ２１．Ｍ、２２，２３゜４０
．６０を制御するパルスである。

第４図に示した光電変換素子及び信号読み出し回路を有
するチップは、複数個接続されて、第５図のようなマル
チチップ型光電変換装置を構成する。

本例のマルチチップ型光電変換装置は、３個のチップで
構成されている。各チップにはパルスφｃｌｏｃｋが入
力され、また、出力端子は、共通接続される。

マルチチップ型光電変換装置は、パルスφ５ｔａｒｔに
より動作が開始される。画素１０のバイポーラ型センサ
Ｔに光キャリアが蓄積されて、その蓄積動作が終了した
後、各チップからの画素信号は、蓄積容量２０に一括読
出しされ、チップ１から順に信号（図中、Ｖｏｕｔ）が
出力される。

チップ１の信号がすべて出力されると、チップ１からチ
ップ２ヘパルスφ。が送られ（図に示すように、出力端
子Ｐｏから出力端子Ｐｉｎヘパルスφ。が送られる）、
その結果、引き続いてチップ２から信号が出力される。

同様にして、チップ２の信号がすべて出力されると、チ
ップ２からチップ３ヘパルスφ。が送られ、チップ３か
ら信号が出力される。

［発明が解決しようとする課題］ しかしながら、上記従来のマルチチップ型光電変換装置
では、各チップからの出力信号には、各チップ間のアン
プ５０のオフセットバラツキにより、レベル差が発生す
る。以下、第６図を用いてこのオフセットバラツキにつ
いて説明する。

第６図は、第５図に示したマルチチップ型光電変換装置
の暗時の出力信号の模式図である。

同図に示すように、チップ１．チップ２．チップ３から
の出力信号には、各チップ間のアンプ５０のオフセット
バラツキ（△ｖｌ、Δｖ２、Δｖ３）により、レベル差
が発生している。このレベル差は信号１ｖに対し数ｍｖ
から数１０ｍｖあり、最終的には、縦スジのように、プ
リントあるいは表示され、画質を著しく悪化させていた
。

従来、このレベル差を少なくするために、チップ選別を
行なっていたが、チップ歩留まりを著しく低下させ墨と
ともに、高コスト化の原因となっていた。

［課題を解決するための手段］ 本発明のマルチチップ型光電変換装置は、光電変換素子
からの光電変換信号をクランプするクランプ手段、該ク
ランプ手段と同等に構成された基準信号発生手段を有す
る複数のチップと、前記クランプ手段の出力信号と前記
基準信号発生手段の出力信号とを減算処理する減算処理
手段とを有し、 各チップのクランプ手段の出力側および基準信号発生手
段の出力側を共通接続して、前記減算処理手段に接続し
たことを特徴とする。

［作用］ 本発明は、各チップ間のアンプのオフセットバラツキを
クランプ手段によるクランプ動作により除去し、クラン
プ手段のオフセットは、同一チップ内に設けたダミーの
クランプ回路（基準電圧発生手段）のオフセットとの減
算処理により除去する。この結果、チップ間のレベル差
をなくすことが可能となる。

［実施例］ 以下、本発明の実施例について図面を用いて詳細に説明
する。

第１図は、本発明のマルチチップ型光電変換装置の一デ
ツプ内に設けられる出力部の一実施例の回路構成図であ
る。

なお、光電変換素子及び信号読み出し回路の構成は、以
下に説明する出力部の構成を除き第４図に示したものと
同等なので説明を省略する。

同図に示すように、出力部は、アンプ５０からの信号を
クランプするクランプ回路１００と、クランプ回路１０
０と同様に構成されたダーミークランブ回路２００とか
らなっている。クランプ回路１００は、結合容量１０１
、スイッチトランジスタ１０２、バッファアンプ１０３
からなり、ダーミークランプ回路２００はスイッチトラ
ンジスタ１０２、バッファアンプ１０３からなる。クラ
ンプ回路ｌＯＯに入力された信号は、スイッチトランジ
スタ１０２に人力されるパルスφｃｌａｍｐによりクラ
ンプされる。

クランプ回路１００とダーミークランブ回路２００は同
一チップ内に隣接して設けられているため、はぼ同じオ
フセット電圧を有しており、クランプ回路１００の出力
信号（Ｖｓｏｕｔ）とダーミークランプ回路２００の出
力信号（Ｖａｏｕｔ）との減算処理を行うことで、クラ
ンプ回路１００の出力信号のオフセット電圧成分を除去
することができる。

次に、第２図に示したタイミング図を参照しながら第１
図を用いて説明した出力部の動作について説明する。

まず、チップ１において、Ｔｃはクランプ動作を行うク
ランプ期間であり、パルスφ、Ｃをハイレベルとして、
リセットトランジスタ４０をＯＮ状態とすると出力信号
線が基準電位■。（ＧＮＤ）にリセットされる。この時
のアンプ５０からの出力信号は、クランプ回路１００に
入力され、パルスφｃｌａｍｐによりスイッチトランジ
スタ１０２が導通状態とされて、アンプ５０からの出力
信号がクランプされる。すなわち、被クランプ信号は、
パルスφ□。で出力信号が基準電位（ＧＮＤ）にリセッ
トされた部分である。

被クランプ信号は、アンプ５０のオフセット電圧が重畳
されているが、これはクランプ動作により除去される。

なお、クランプ動作後に、画素から光電変換信号が出力
され、結合容量１０１のアンプ側の電極の電位がオフセ
ット電位■。から光電変換信号子オフセット電圧（Ｖｓ
＋Ｖｏ）の電位となっても、結合容量１０１の出力側の
電極の電位はクランプ電位からクランプ電圧＋光電変換
信号電圧となるだけであるため、アンプ５０のオフセッ
ト電圧■。はクランプ回路１００から出力されない。

クランプ回路１００からの出力信号は、パルスφ５ｅｌ
ｅｃｔによって制御される出力スイッチトランジスタ６
０により、外部への出力が制御される。

この制御は、チップｌと他のチップでは異なっている。

被クランプ信号は、チップ１では外部出力するが、他の
チップでは外部出力しない。これは、チップｌの被クラ
ンプ信号は、画像処理の基準信号として必要である、他
の被クランプ信号は不必要であるためである。

各チップの信号は、連続する必要があるが、本実施例で
は、第２図に示すように、チップ１の信号出力期間Ｔ。

に、チップ２のクランプ動作を行っており、前述したよ
うに、チップ１以外の被クランプ信号は出力されないの
で、各チップに印加されるパルスφ５ｅｌｅｃｔを順次
ハイレベルとすることにより、連続した信号を得ること
ができる。

なお、この連続した信号はクランプ動作後の出力信号で
あって、前述したようにアンプ５０のオフセット電圧が
除去された信号となる。

第３図は、マルチチップ型光電変換装置の一実施例を示
す概略的説明図である。

各チップの信号出力端子Ｌｓは共通接続され、また基準
信号出力端子ＬＢも共通接続される。信号ＶｓＯｕｔと
信号ＶａＯｕｔとは、差動アンプ３００により減算処理
がなされ、クランプ回路１００のオフセット電圧が除去
された信号出力Ｖｏｕｔ　′が出力される。

本発明の実施例では、バイポーラ型の光電変換素子を例
にとり説明したが本発明の主旨は、被クランプ信号をク
ランプ後、オフセット電圧を除去した連続した信号を得
ることにあり、他の種類の光電変換素子（Ｊ−ＦＥＴ型
、ＭＯＳ型、ＣＣＤ等）にも適用可能である。

［発明の効果］ 以上説明したように、本発明によれば、光電変換素子か
らの信号をクランプ後、複数チップの出力信号を、選択
合成したので、各チップ間のレベル差を除去することが
可能となる。したがって、チップ選別が不必要で、低コ
ストに、高画質の画像を得ることができる。

【図面の簡単な説明】

第１図は、本発明のマルチチップ型光電変換装置の一チ
ツプ内に設けられる光電変換素子の出力部の一実施例の
回路構成図である。 第２図は、前記出力部の動作を説明するためのタイミン
グ図である。 第３図は、マルチチップ型光電変換装置の一実施例を示
す概略的説明図である。 第４図は、従来の一チツプ内に設けられる光電変換素子
及び信号読み出し回路の回路構成図である。 第５図は、マルチチップ型光電変換装置の構成を説明す
るための概略的構成図である。 第６図は、第５図に示したマルチチップ型光電変換装置
の暗時の出力信号の模式図である。 ０・・・画素、２０・・・蓄積容量、 ０・・・走査回路、５０・・・アンプ、００・・・クラ
ンプ回路、 ００・・・ダーミークランプ回路、 ００・・・差動アンプ。

Claims (1)

【特許請求の範囲】
1. （１）光電変換素子からの光電変換信号をクランプする
   クランプ手段、該クランプ手段と同等に構成された基準
   信号発生手段を有する複数のチップと、 前記クランプ手段の出力信号と前記基準信号発生手段の
   出力信号とを減算処理する減算処理手段とを有し、 各チップのクランプ手段の出力側および基準信号発生手
   段の出力側を共通接続して、前記減算処理手段に接続し
   たマルチチップ型光電変換装置。