JPH11111849A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11111849A JPH11111849A JP26573997A JP26573997A JPH11111849A JP H11111849 A JPH11111849 A JP H11111849A JP 26573997 A JP26573997 A JP 26573997A JP 26573997 A JP26573997 A JP 26573997A JP H11111849 A JPH11111849 A JP H11111849A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wirings
- wiring
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】同一層の配線間、上下層の配線間を問わずクロ
ストークノイズが小さく抑えられ、誤動作の防止が図ら
れた半導体装置を提供する。 【解決手段】下層配線１３，１４，１５と、これら下層
配線１３，１４，１５どうしの間に回り込むように形成
されたシールド層１６を有する層間絶縁膜１２と、上層
配線１８と、絶縁膜１７とを備えた。
ストークノイズが小さく抑えられ、誤動作の防止が図ら
れた半導体装置を提供する。 【解決手段】下層配線１３，１４，１５と、これら下層
配線１３，１４，１５どうしの間に回り込むように形成
されたシールド層１６を有する層間絶縁膜１２と、上層
配線１８と、絶縁膜１７とを備えた。
Description
【０００１】
【発明の属する技術分野】本発明は、多層配線構造の半
導体装置に関する。
導体装置に関する。
【０００２】
【従来の技術】従来より、上述のような半導体装置で
は、内部に形成されたトランジスタや抵抗等の素子どう
しを接続して電子回路を構成するために、アルミニウム
等の金属配線が多層にわたり形成されている。図４は、
従来の半導体装置の、多層配線構造の一部を示す断面図
である。
は、内部に形成されたトランジスタや抵抗等の素子どう
しを接続して電子回路を構成するために、アルミニウム
等の金属配線が多層にわたり形成されている。図４は、
従来の半導体装置の、多層配線構造の一部を示す断面図
である。
【０００３】図４に示す半導体装置４０には、その半導
体装置４０を構成する基板４１上に、図示しないトラン
ジスタが作り込まれそれらトランジスタを結ぶ配線が形
成されるが、この図４にはその配線の一つとして、紙面
の垂直方向に互いに平行に隣接して形成された下層配線
４３，４４，４５が示されている。これら下層配線４
３，４４，４５上には層間絶縁膜４２が形成されてお
り、さらにその層間絶縁膜４２上の、下層配線４４が形
成された直上に上層配線４７が形成され、さらに上層配
線４７上にも絶縁膜４６が形成されている。
体装置４０を構成する基板４１上に、図示しないトラン
ジスタが作り込まれそれらトランジスタを結ぶ配線が形
成されるが、この図４にはその配線の一つとして、紙面
の垂直方向に互いに平行に隣接して形成された下層配線
４３，４４，４５が示されている。これら下層配線４
３，４４，４５上には層間絶縁膜４２が形成されてお
り、さらにその層間絶縁膜４２上の、下層配線４４が形
成された直上に上層配線４７が形成され、さらに上層配
線４７上にも絶縁膜４６が形成されている。
【０００４】このように構成された半導体装置４０で
は、下層配線４３，４４，４４が互いに平行に隣接して
形成されている部分において、それらの下層配線間、例
えば下層配線４３，４４間および下層配線４４，４５間
それぞれに寄生容量Ｃc1，寄生容量Ｃc2が生じる。さら
に、図４に示すように、下層配線４４の直上に上層配線
４７が形成されている場合、下層配線４４と上層配線４
７との間にも寄生容量Ｃ p が生じる。
は、下層配線４３，４４，４４が互いに平行に隣接して
形成されている部分において、それらの下層配線間、例
えば下層配線４３，４４間および下層配線４４，４５間
それぞれに寄生容量Ｃc1，寄生容量Ｃc2が生じる。さら
に、図４に示すように、下層配線４４の直上に上層配線
４７が形成されている場合、下層配線４４と上層配線４
７との間にも寄生容量Ｃ p が生じる。
【０００５】下層配線４３，４４，４５もしくは上層配
線４７を伝わる信号が変化すると、その信号変化が寄生
容量Ｃc1，Ｃc2，Ｃp を通じて他の配線に伝わり、その
配線上を伝達する信号に対しノイズとして作用しその配
線に接続されたデバイスに誤動作を引き起こす場合があ
る。このノイズは一般にクロストークノイズと呼ばれて
いる。
線４７を伝わる信号が変化すると、その信号変化が寄生
容量Ｃc1，Ｃc2，Ｃp を通じて他の配線に伝わり、その
配線上を伝達する信号に対しノイズとして作用しその配
線に接続されたデバイスに誤動作を引き起こす場合があ
る。このノイズは一般にクロストークノイズと呼ばれて
いる。
【０００６】特開平６−８４９１３号公報にクロストー
クノイズの発生を抑えた半導体装置が提案されている。
図５は、その公報に提案された半導体装置の、多層配線
構造の一部を示す断面図である。図５に示す半導体装置
５０は、図４に示す半導体装置４０の構成に加え、層間
絶縁膜４２と上層配線４７との間に、グラウンドに接続
されたシールド層５１が形成され、さらにその上に絶縁
膜５２が形成されている。このシールド層５１により、
下層配線４４と上層配線４７との間のクロストークノイ
ズの発生が防止される。
クノイズの発生を抑えた半導体装置が提案されている。
図５は、その公報に提案された半導体装置の、多層配線
構造の一部を示す断面図である。図５に示す半導体装置
５０は、図４に示す半導体装置４０の構成に加え、層間
絶縁膜４２と上層配線４７との間に、グラウンドに接続
されたシールド層５１が形成され、さらにその上に絶縁
膜５２が形成されている。このシールド層５１により、
下層配線４４と上層配線４７との間のクロストークノイ
ズの発生が防止される。
【０００７】
【発明が解決しようとする課題】しかし、上述の、シー
ルド層５１によりクロストークノイズの発生を防止する
技術では、下層配線４４と上層配線４７との間のクロス
トークノイズは防止されるものの、同一層内どうしの間
で生じるクロストークノイズはそのままであるため、同
一層内の配線間でのクロストークノイズにより、半導体
装置５０が誤動作する場合が考えられる。
ルド層５１によりクロストークノイズの発生を防止する
技術では、下層配線４４と上層配線４７との間のクロス
トークノイズは防止されるものの、同一層内どうしの間
で生じるクロストークノイズはそのままであるため、同
一層内の配線間でのクロストークノイズにより、半導体
装置５０が誤動作する場合が考えられる。
【０００８】本発明は、上記事情に鑑み、同一層の配線
間、上下層の配線間を問わずクロストークノイズが小さ
く抑えられ、誤動作の防止が図られた半導体装置を提供
することを目的とする。
間、上下層の配線間を問わずクロストークノイズが小さ
く抑えられ、誤動作の防止が図られた半導体装置を提供
することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成する本発
明の半導体装置は、 （１）下層配線 （２）下層配線上に形成された層間絶縁膜 （３）層間絶縁膜上に形成された上層配線 （４）層間絶縁膜内に、同一層内の配線どうしの間に回
り込むように形成されたシールド層を備えたことを特徴
とする。
明の半導体装置は、 （１）下層配線 （２）下層配線上に形成された層間絶縁膜 （３）層間絶縁膜上に形成された上層配線 （４）層間絶縁膜内に、同一層内の配線どうしの間に回
り込むように形成されたシールド層を備えたことを特徴
とする。
【００１０】近年半導体製造技術が進歩し配線どうしの
間隔も狭まりつつあり、クロストークノイズは益々大き
な問題となりつつある。前述した公報に示された技術の
場合、層の異なる配線間でのクロストークノイズは防止
できるものの、同一層内の配線どうしの間で生じるクロ
ストークノイズの防止には役に立たず、半導体装置が誤
動作する場合がある。本発明の半導体装置は、同一層内
の配線どうしの間に、シールド層が回り込むように形成
されているため、層の異なる配線間でのクロストークノ
イズを防止したまま、同一層内の配線どうしの間で生じ
るクロストークノイズも低減され、半導体装置の誤動作
を防止することができる。
間隔も狭まりつつあり、クロストークノイズは益々大き
な問題となりつつある。前述した公報に示された技術の
場合、層の異なる配線間でのクロストークノイズは防止
できるものの、同一層内の配線どうしの間で生じるクロ
ストークノイズの防止には役に立たず、半導体装置が誤
動作する場合がある。本発明の半導体装置は、同一層内
の配線どうしの間に、シールド層が回り込むように形成
されているため、層の異なる配線間でのクロストークノ
イズを防止したまま、同一層内の配線どうしの間で生じ
るクロストークノイズも低減され、半導体装置の誤動作
を防止することができる。
【００１１】
【発明の実施の形態】以下、本発明の実施形態について
説明する。図１は、本発明の第１実施形態の半導体装置
の、多層配線構造の一部を示す断面図である。図１に示
す半導体装置１０には、その半導体装置１０を構成する
基板１１上に、図示しないトランジスタが作り込まれそ
れらトランジスタを結ぶ配線が形成されるが、この図１
にはその配線の一つとして、紙面の垂直方向に互いに平
行に隣接して形成された下層配線１３，１４，１５が示
されている。これら下層配線１３，１４，１５上に層間
絶縁膜１２が形成されている。この層間絶縁膜１２内に
は、下層配線１３，１４間および下層配線１４，１５間
に回り込むように、グラウンドに接続されたシールド層
１６が形成されている。さらに、層間絶縁膜１２上の、
下層配線１４に対向する位置に上層配線１８が形成され
ており、上層配線１８上にも絶縁膜１７が形成されてい
る。
説明する。図１は、本発明の第１実施形態の半導体装置
の、多層配線構造の一部を示す断面図である。図１に示
す半導体装置１０には、その半導体装置１０を構成する
基板１１上に、図示しないトランジスタが作り込まれそ
れらトランジスタを結ぶ配線が形成されるが、この図１
にはその配線の一つとして、紙面の垂直方向に互いに平
行に隣接して形成された下層配線１３，１４，１５が示
されている。これら下層配線１３，１４，１５上に層間
絶縁膜１２が形成されている。この層間絶縁膜１２内に
は、下層配線１３，１４間および下層配線１４，１５間
に回り込むように、グラウンドに接続されたシールド層
１６が形成されている。さらに、層間絶縁膜１２上の、
下層配線１４に対向する位置に上層配線１８が形成され
ており、上層配線１８上にも絶縁膜１７が形成されてい
る。
【００１２】本実施形態の半導体装置１０では、グラウ
ンドに接続されたシールド層１６が、下層配線１３，１
４間および下層配線１４，１５間に回り込むように形成
されているため、層の異なる配線１３，１４，１５と配
線１８どうしのクロストークノイズを防止したまま、下
層配線１３，１４，１５どうしの間で生じるクロストー
クノイズも低減され、半導体装置１０の誤動作を防止す
ることができる。
ンドに接続されたシールド層１６が、下層配線１３，１
４間および下層配線１４，１５間に回り込むように形成
されているため、層の異なる配線１３，１４，１５と配
線１８どうしのクロストークノイズを防止したまま、下
層配線１３，１４，１５どうしの間で生じるクロストー
クノイズも低減され、半導体装置１０の誤動作を防止す
ることができる。
【００１３】次に、図１に示す半導体装置１０の製造過
程について説明する。下層配線１３，１４，１５を形成
するには、先ずスパッタによりアルミ層を堆積し、次に
フォトレジストを塗布し露光を行う。さらに、アルミ層
に対してエッチングを施し、その後フォトレジストを水
溶液で除去する。すると、アルミ層の一部が残る。この
ようにして、下層配線１３，１４，１５を形成する。
程について説明する。下層配線１３，１４，１５を形成
するには、先ずスパッタによりアルミ層を堆積し、次に
フォトレジストを塗布し露光を行う。さらに、アルミ層
に対してエッチングを施し、その後フォトレジストを水
溶液で除去する。すると、アルミ層の一部が残る。この
ようにして、下層配線１３，１４，１５を形成する。
【００１４】さらに、下層配線１３，１４，１５上に、
層間絶縁膜１２の下部をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖ
ａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により堆積する。
堆積にあたっては、下層配線１３，１４間および下層配
線１４，１５間それぞれの部分が凹状になるように堆積
する。次に、層間絶縁膜１２の下部の形状に沿ってシー
ルド層１６を堆積する。さらにシールド層１６の上に、
ＣＶＤ法により層間絶縁膜１２の上部を堆積する。この
ようにして、下層配線１３，１４，１５どうしの間に回
り込むようにシールド層１６が形成された層間絶縁膜１
２を得る。
層間絶縁膜１２の下部をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖ
ａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により堆積する。
堆積にあたっては、下層配線１３，１４間および下層配
線１４，１５間それぞれの部分が凹状になるように堆積
する。次に、層間絶縁膜１２の下部の形状に沿ってシー
ルド層１６を堆積する。さらにシールド層１６の上に、
ＣＶＤ法により層間絶縁膜１２の上部を堆積する。この
ようにして、下層配線１３，１４，１５どうしの間に回
り込むようにシールド層１６が形成された層間絶縁膜１
２を得る。
【００１５】次に、層間絶縁膜１２上に、前述した下層
配線１３，１４，１５と同様の方法で上層配線１８を形
成し、さらに絶縁膜１７をＣＶＤ法により堆積する。こ
のようにして、配線間どうしの間で生じる寄生容量が低
減された半導体装置１０を製造する。図２は、本発明の
第２の実施形態の半導体装置の、多層配線構造の一部を
示す断面図、図３は、図２に示す半導体装置の平面図で
ある。
配線１３，１４，１５と同様の方法で上層配線１８を形
成し、さらに絶縁膜１７をＣＶＤ法により堆積する。こ
のようにして、配線間どうしの間で生じる寄生容量が低
減された半導体装置１０を製造する。図２は、本発明の
第２の実施形態の半導体装置の、多層配線構造の一部を
示す断面図、図３は、図２に示す半導体装置の平面図で
ある。
【００１６】この半導体装置２０は、図１に示す半導体
装置１０と比較し、上層配線１８に代えて上層配線２
１，２２が形成されている。またシールド層１６に開孔
部１６ａが形成され、その開孔部１６ａを介して下層配
線１４が上層配線２１とコンタクト２３で接続され、か
つ上層配線２２とシールド層１６がコンタクト２４で接
続されている。このように、シールド層１６を挟んで、
互いに配線層が異なる下層配線１４と上層配線２１を接
続する場合は、シールド層１６にコンタクト２３の外形
寸法よりも大きな寸法を有する開孔部１６ａを形成し、
この開孔部１６ａを介して下層配線１４と上層配線２１
をコンタクト２３で接続する。このように接続すること
により、クロストークノイズが小さく抑えられ誤動作の
防止が図らる。
装置１０と比較し、上層配線１８に代えて上層配線２
１，２２が形成されている。またシールド層１６に開孔
部１６ａが形成され、その開孔部１６ａを介して下層配
線１４が上層配線２１とコンタクト２３で接続され、か
つ上層配線２２とシールド層１６がコンタクト２４で接
続されている。このように、シールド層１６を挟んで、
互いに配線層が異なる下層配線１４と上層配線２１を接
続する場合は、シールド層１６にコンタクト２３の外形
寸法よりも大きな寸法を有する開孔部１６ａを形成し、
この開孔部１６ａを介して下層配線１４と上層配線２１
をコンタクト２３で接続する。このように接続すること
により、クロストークノイズが小さく抑えられ誤動作の
防止が図らる。
【００１７】尚、本実施形態では、シールド層をグラウ
ンドに接続したが、シールド層を電源に接続してもよ
い。
ンドに接続したが、シールド層を電源に接続してもよ
い。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
同一層の配線間、上下層の配線間を問わずクロストーク
ノイズが小さく抑えられ、誤動作の防止が図られる。
同一層の配線間、上下層の配線間を問わずクロストーク
ノイズが小さく抑えられ、誤動作の防止が図られる。
【図１】本発明の第１実施形態の半導体装置の、多層配
線構造の一部を示す断面図である。
線構造の一部を示す断面図である。
【図２】本発明の第２の実施形態の半導体装置の、多層
配線構造の一部を示す断面図である。
配線構造の一部を示す断面図である。
【図３】図２に示す半導体装置の平面図である。
【図４】従来の半導体装置の、多層配線構造の一部を示
す断面図である。
す断面図である。
【図５】特開平６−８４９１３号公報に提案された半導
体装置の、多層配線構造の一部を示す断面図である。
体装置の、多層配線構造の一部を示す断面図である。
１０，２０ 半導体装置 １１ 基板 １２ 層間絶縁膜 １３，１４，１５ 下層配線 １６ シールド層 １６ａ 開孔部 １７ 絶縁膜 １８，２１，２２ 上層配線 ２３，２４ コンタクト
Claims (1)
- 【請求項１】 下層配線と、 該下層配線上に形成された層間絶縁膜と、 該層間絶縁膜上に形成された上層配線と、 該層間絶縁膜内に、同一層内の配線どうしの間に回り込
むように形成されたシールド層とを備えたことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26573997A JPH11111849A (ja) | 1997-09-30 | 1997-09-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26573997A JPH11111849A (ja) | 1997-09-30 | 1997-09-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11111849A true JPH11111849A (ja) | 1999-04-23 |
Family
ID=17421330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26573997A Withdrawn JPH11111849A (ja) | 1997-09-30 | 1997-09-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11111849A (ja) |
-
1997
- 1997-09-30 JP JP26573997A patent/JPH11111849A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5462893A (en) | Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure | |
| JP2647188B2 (ja) | 半導体装置の製造方法 | |
| JPH11111849A (ja) | 半導体装置 | |
| US6133141A (en) | Methods of forming electrical connections between conductive layers | |
| JP2508831B2 (ja) | 半導体装置 | |
| JPH10214941A (ja) | 半導体集積回路装置 | |
| JP2000232103A (ja) | 半導体装置 | |
| JP3107005B2 (ja) | 半導体集積回路装置 | |
| JP2797929B2 (ja) | 半導体装置 | |
| JP3029749B2 (ja) | 半導体装置およびその製造方法 | |
| JPH065714A (ja) | 多層配線構造およびその製造方法 | |
| KR100728945B1 (ko) | 금속라인의 형성방법 | |
| JPH0332214B2 (ja) | ||
| JPS6340347A (ja) | 半導体集積回路装置 | |
| JPS6148779B2 (ja) | ||
| JPH0653328A (ja) | 半導体装置 | |
| JPH0282555A (ja) | 半導体装置 | |
| JPH0340449A (ja) | 集積回路を有する半導体装置 | |
| KR960011250B1 (ko) | 반도체 접속장치 제조방법 | |
| KR100197129B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0945767A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3203926B2 (ja) | 配線形成法 | |
| KR0124631B1 (ko) | 반도체 장치의 배선방법 | |
| JPH04373151A (ja) | 半導体装置 | |
| JPS59117236A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |