JPH11109413A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JPH11109413A JPH11109413A JP26897897A JP26897897A JPH11109413A JP H11109413 A JPH11109413 A JP H11109413A JP 26897897 A JP26897897 A JP 26897897A JP 26897897 A JP26897897 A JP 26897897A JP H11109413 A JPH11109413 A JP H11109413A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- gate electrode
- film
- thin film
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 配線パターンの短絡箇所を修正できるように
する。 【解決手段】 透明基板１１上の表示領域に薄膜トラン
ジスタを形成し、表示領域から周辺領域まで延在する配
線パターン１４ａ、１４ｂを形成する。配線パターン１
４は、薄膜トランジスタのゲート電極１３と同一工程で
形成される。配線パターン１４ａ、１４ｂの間に短絡が
生じた場合、薄膜トランジスタを層間絶縁膜で保護した
後、レーザー光を用いて配線パターン１４の短絡箇所を
切断する。
する。 【解決手段】 透明基板１１上の表示領域に薄膜トラン
ジスタを形成し、表示領域から周辺領域まで延在する配
線パターン１４ａ、１４ｂを形成する。配線パターン１
４は、薄膜トランジスタのゲート電極１３と同一工程で
形成される。配線パターン１４ａ、１４ｂの間に短絡が
生じた場合、薄膜トランジスタを層間絶縁膜で保護した
後、レーザー光を用いて配線パターン１４の短絡箇所を
切断する。
Description
【０００１】
【発明の属する技術分野】本発明は、基板上に所望の文
字や記号を印字できるようにした液晶表示装置の製造方
法に関する。
字や記号を印字できるようにした液晶表示装置の製造方
法に関する。
【０００２】
【従来の技術】図５は、アクティブマトリクス方式の液
晶表示装置の構成を示す回路図である。スイッチング素
子１は、例えば、薄膜トランジスタであり、絶縁基板上
に表示画素の数に応じて行列配置される。このスイッチ
ング素子１の信号出力端子（ソース）には、表示画素を
形成する画素表示電極２が接続される。行走査線３は、
スイッチング素子１の各行に対応して配置され、同一行
で各スイッチング素子１の制御端子（ゲート）に共通に
接続される。列信号線４は、スイッチング素子１の各列
に対応して配置され、同一列で各スイッチング素子１の
信号入力端子（ドレイン）に共通に接続される。このよ
うな一面に対向電極５が形成された絶縁基板とが、液晶
６を挟んで対向配置されて液晶表示装置が形成される。
このような液晶表示装置は、列信号線４からスイッチン
グ素子１を介して各画素表示電極２に印加される信号電
位に応じて液晶６の配向を制御するように構成される。
晶表示装置の構成を示す回路図である。スイッチング素
子１は、例えば、薄膜トランジスタであり、絶縁基板上
に表示画素の数に応じて行列配置される。このスイッチ
ング素子１の信号出力端子（ソース）には、表示画素を
形成する画素表示電極２が接続される。行走査線３は、
スイッチング素子１の各行に対応して配置され、同一行
で各スイッチング素子１の制御端子（ゲート）に共通に
接続される。列信号線４は、スイッチング素子１の各列
に対応して配置され、同一列で各スイッチング素子１の
信号入力端子（ドレイン）に共通に接続される。このよ
うな一面に対向電極５が形成された絶縁基板とが、液晶
６を挟んで対向配置されて液晶表示装置が形成される。
このような液晶表示装置は、列信号線４からスイッチン
グ素子１を介して各画素表示電極２に印加される信号電
位に応じて液晶６の配向を制御するように構成される。
【０００３】行制御回路７は、例えば、１水平走査期間
だけ立ち上げられるスタートパルスＰＸを水平走査周期
に同期したシフトクロックＣＸに応答して順次シフトす
るシフトレジスタで構成され、行走査線３に接続され
る。これにより、映像信号の水平走査のタイミングに同
期して行走査線３が１行ずつ一定の周期で順次選択さ
れ、その行走査線３に接続されるスイッチング素子１が
行単位で順次オンされる。列制御回路８は、１画素期間
だけ立ち上げられるスタートパルスＰＹを画素周期に同
期したシフトクロックＣＹに応答して順次シフトするシ
フトレジスタと、そのシフトレジスタの出力に応答して
オンするアナログスイッチとで構成され、各列信号線４
に接続される。これにより、行選択回路７が特定行の行
走査線３を選択している期間、即ち、水平走査期間に、
入力される映像信号を各列信号線４に順次供給する。以
上の行制御回路７と列制御回路８との組み合わせによ
り、行列配置される複数の画素表示電極２に対して、映
像信号に応じた信号電位が所定の走査順序に従って印加
される。
だけ立ち上げられるスタートパルスＰＸを水平走査周期
に同期したシフトクロックＣＸに応答して順次シフトす
るシフトレジスタで構成され、行走査線３に接続され
る。これにより、映像信号の水平走査のタイミングに同
期して行走査線３が１行ずつ一定の周期で順次選択さ
れ、その行走査線３に接続されるスイッチング素子１が
行単位で順次オンされる。列制御回路８は、１画素期間
だけ立ち上げられるスタートパルスＰＹを画素周期に同
期したシフトクロックＣＹに応答して順次シフトするシ
フトレジスタと、そのシフトレジスタの出力に応答して
オンするアナログスイッチとで構成され、各列信号線４
に接続される。これにより、行選択回路７が特定行の行
走査線３を選択している期間、即ち、水平走査期間に、
入力される映像信号を各列信号線４に順次供給する。以
上の行制御回路７と列制御回路８との組み合わせによ
り、行列配置される複数の画素表示電極２に対して、映
像信号に応じた信号電位が所定の走査順序に従って印加
される。
【０００４】図６は、スイッチング素子１、画素表示電
極２、行走査線３及び列信号線４が形成される絶縁基板
の概要を示す平面図である。複数のスイッチング素子１
及び複数の画素表示電極２は、絶縁基板１０の中央部分
の表示領域に行列配置される。また、行制御回路７及び
列制御回路８は、表示領域を取り囲む周辺領域に表示領
域の各辺に沿ってそれぞれ配置される。そして、表示領
域のスイッチング素子１の各行に対応して配置される複
数の行走査線３が行制御回路７に接続され、スイッチン
グ素子１の各列に対応して配置される複数の列信号線４
が列制御回路８に接続される。これらの行走査線３及び
列信号線４は、絶縁基板１０上にそれぞれ行方向及び列
方向に延在する金属配線であり、薄膜トランジスタのゲ
ート電極やドレイン電極と同時に同一材料によって形成
される。
極２、行走査線３及び列信号線４が形成される絶縁基板
の概要を示す平面図である。複数のスイッチング素子１
及び複数の画素表示電極２は、絶縁基板１０の中央部分
の表示領域に行列配置される。また、行制御回路７及び
列制御回路８は、表示領域を取り囲む周辺領域に表示領
域の各辺に沿ってそれぞれ配置される。そして、表示領
域のスイッチング素子１の各行に対応して配置される複
数の行走査線３が行制御回路７に接続され、スイッチン
グ素子１の各列に対応して配置される複数の列信号線４
が列制御回路８に接続される。これらの行走査線３及び
列信号線４は、絶縁基板１０上にそれぞれ行方向及び列
方向に延在する金属配線であり、薄膜トランジスタのゲ
ート電極やドレイン電極と同時に同一材料によって形成
される。
【０００５】
【発明が解決しようとする課題】表示装置の高解像度化
に伴って表示画素の配列ピッチが狭くなると、スイッチ
ング素子１や行制御回路７、列制御回路８等のパターン
が微細化される。当然ながら、それらを接続する行走査
線３や列信号線４の幅や配列ピッチも狭くなる。従っ
て、各配線を形成する際、エッチングの不良によって行
走査線７あるいは列信号線４どうしが短絡し易くなり、
製造歩留まりを低下させる要因となっている。
に伴って表示画素の配列ピッチが狭くなると、スイッチ
ング素子１や行制御回路７、列制御回路８等のパターン
が微細化される。当然ながら、それらを接続する行走査
線３や列信号線４の幅や配列ピッチも狭くなる。従っ
て、各配線を形成する際、エッチングの不良によって行
走査線７あるいは列信号線４どうしが短絡し易くなり、
製造歩留まりを低下させる要因となっている。
【０００６】そこで、エッチング処理を完了した時点
で、配線パターンを検査し、短絡箇所があった場合に
は、その短絡箇所にレーザー光を照射して切断すること
により、配線パターンを修正することが考えられてい
る。このような配線パターンの修正を行うようにすれ
ば、行走査線３あるいは列信号線４の短絡に起因する不
良を大幅に削減することができる。
で、配線パターンを検査し、短絡箇所があった場合に
は、その短絡箇所にレーザー光を照射して切断すること
により、配線パターンを修正することが考えられてい
る。このような配線パターンの修正を行うようにすれ
ば、行走査線３あるいは列信号線４の短絡に起因する不
良を大幅に削減することができる。
【０００７】しかしながら、導電材料によって形成され
る配線パターンをレーザー光の照射で断すると、切断さ
れた導電材料がが飛散し、絶縁基板１０の表面に付着す
る。このような高融点金属の付着は、絶縁基板１０の表
面を汚染してゲート電極や行走査線３の耐圧を劣化させ
ると共に、薄膜トランジスタの動作特性を変動させる。
従って、配線パターンを修正しているにも拘わらず、製
造歩留まりの向上が望めず、さらには、画面上に表示の
むらが発生するという問題が生じる。
る配線パターンをレーザー光の照射で断すると、切断さ
れた導電材料がが飛散し、絶縁基板１０の表面に付着す
る。このような高融点金属の付着は、絶縁基板１０の表
面を汚染してゲート電極や行走査線３の耐圧を劣化させ
ると共に、薄膜トランジスタの動作特性を変動させる。
従って、配線パターンを修正しているにも拘わらず、製
造歩留まりの向上が望めず、さらには、画面上に表示の
むらが発生するという問題が生じる。
【０００８】そこで本発明は、表示領域に影響を与える
ことなく配線パターンを修正できるようにすることを目
的とする。
ことなく配線パターンを修正できるようにすることを目
的とする。
【０００９】
【課題を解決するための手段】本発明は、基板上の表示
領域に複数の画素表示電極が行列配置され、各画素表示
電極への信号電位の供給を制御する薄膜トランジスタが
前記複数の画素表示電極に対応して配置される液晶表示
装置の製造方法において、上述の課題を解決するように
したものであり、前記基板の表示領域に前記薄膜トラン
ジスタを行列配置して形成する第１の工程と、前記薄膜
トランジスタに接続され、前記表示領域を取り囲む周辺
領域まで延在する配線パターンを形成する第２の工程
と、前記薄膜トランジスタ及び前記配線パターンを被っ
て前記基板上に絶縁膜を形成する第３の工程と、前記配
線パターンの短絡部分をレーザー光の照射により前記絶
縁膜と共に切断する第４の工程と、を有することを特徴
としている。
領域に複数の画素表示電極が行列配置され、各画素表示
電極への信号電位の供給を制御する薄膜トランジスタが
前記複数の画素表示電極に対応して配置される液晶表示
装置の製造方法において、上述の課題を解決するように
したものであり、前記基板の表示領域に前記薄膜トラン
ジスタを行列配置して形成する第１の工程と、前記薄膜
トランジスタに接続され、前記表示領域を取り囲む周辺
領域まで延在する配線パターンを形成する第２の工程
と、前記薄膜トランジスタ及び前記配線パターンを被っ
て前記基板上に絶縁膜を形成する第３の工程と、前記配
線パターンの短絡部分をレーザー光の照射により前記絶
縁膜と共に切断する第４の工程と、を有することを特徴
としている。
【００１０】本発明によれば、配線パターンの絶縁箇所
の切断を絶縁膜の形成後に行うようにしたことで、配線
パターンを形成する材料が切断時に飛散して基板の表面
に付着したとしても、その材料の一部が薄膜トランジス
タのゲート電極や活性領域に触れることがなくなる。
の切断を絶縁膜の形成後に行うようにしたことで、配線
パターンを形成する材料が切断時に飛散して基板の表面
に付着したとしても、その材料の一部が薄膜トランジス
タのゲート電極や活性領域に触れることがなくなる。
【００１１】
【発明の実施の形態】図１（ａ）〜（ｄ）及び図２
（ｅ）〜（ｇ）は、本発明の液晶表示装置の製造方法の
第１の実施形態を説明する工程別の断面図である。これ
らの図においては、表示領域に形成されるスイッチング
素子としての薄膜トランジスタ及び周辺領域に形成され
る配線パターンを示す。 （ａ）第１工程 光学的に透明な絶縁基板１１上に、クロムやモリブデン
等の高融点金属を積層して高融点金属膜１２を形成す
る。この高融点金属膜１２を所定の形状にパターニング
し、表示領域にゲート電極１３を形成し、周辺領域に配
線パターン１４ａ、１４ｂを形成する。これらの配線パ
ターン１４ａ、１４ｂは、例えば、表示領域から周辺領
域まで延在された行走査線であり、それぞれ個別のゲー
ト電極１３に接続される。このパターニング処理では、
テーパーエッチングによって、ゲート電極１３の断面が
絶縁基板１１側で広くなる台形状に形成される。尚、各
配線パターン１４ａ、１４ｂについても、ゲート電極１
３と同時に形成されるため、同一の断面形状となる。こ
のとき、エッチングの不良によって２つの配線パターン
１４ａ、１４ｂの間が短絡したとるする。 （ｂ）第２工程 絶縁基板１１上に、窒化シリコン及び酸化シリコンを連
続して積層し、絶縁基板１１からの不純物イオンの析出
を阻止する窒化シリコン膜１５及びゲート絶縁膜を構成
する酸化シリコン膜１６を形成する。さらに、酸化シリ
コン膜１６上にシリコンを積層し、非晶質のシリコン膜
１７'を形成する。そして、シリコン膜１７'に対してエ
キシマレーザーを照射し、一旦融解することによって結
晶化する。これにより、薄膜トランジスタの活性領域と
なる多結晶シリコン膜１７が形成される。 （ｃ）第３工程 多結晶シリコン膜１７上に酸化シリコンを積層し、酸化
シリコン膜１８を形成する。そして、この酸化シリコン
膜１８をゲート電極１３の形状に合わせてパターニング
し、ゲート電極１３に重なるストッパ１９を形成する。
このストッパ１９の形成においては、酸化シリコン膜１
６を被ってレジスト層を形成し、そのレジスト層を絶縁
基板１１の裏面側からゲート電極１３をマスクとして露
光することにより、マスクずれのないエッチングマスク
が形成される。このような裏面露光によりストッパ１９
を形成する場合、ゲート電極１３と同一の構造を有する
配線パターン１４ａ、１４ｂ上にもストッパ１９と同等
の酸化シリコン膜２０が残される。
（ｅ）〜（ｇ）は、本発明の液晶表示装置の製造方法の
第１の実施形態を説明する工程別の断面図である。これ
らの図においては、表示領域に形成されるスイッチング
素子としての薄膜トランジスタ及び周辺領域に形成され
る配線パターンを示す。 （ａ）第１工程 光学的に透明な絶縁基板１１上に、クロムやモリブデン
等の高融点金属を積層して高融点金属膜１２を形成す
る。この高融点金属膜１２を所定の形状にパターニング
し、表示領域にゲート電極１３を形成し、周辺領域に配
線パターン１４ａ、１４ｂを形成する。これらの配線パ
ターン１４ａ、１４ｂは、例えば、表示領域から周辺領
域まで延在された行走査線であり、それぞれ個別のゲー
ト電極１３に接続される。このパターニング処理では、
テーパーエッチングによって、ゲート電極１３の断面が
絶縁基板１１側で広くなる台形状に形成される。尚、各
配線パターン１４ａ、１４ｂについても、ゲート電極１
３と同時に形成されるため、同一の断面形状となる。こ
のとき、エッチングの不良によって２つの配線パターン
１４ａ、１４ｂの間が短絡したとるする。 （ｂ）第２工程 絶縁基板１１上に、窒化シリコン及び酸化シリコンを連
続して積層し、絶縁基板１１からの不純物イオンの析出
を阻止する窒化シリコン膜１５及びゲート絶縁膜を構成
する酸化シリコン膜１６を形成する。さらに、酸化シリ
コン膜１６上にシリコンを積層し、非晶質のシリコン膜
１７'を形成する。そして、シリコン膜１７'に対してエ
キシマレーザーを照射し、一旦融解することによって結
晶化する。これにより、薄膜トランジスタの活性領域と
なる多結晶シリコン膜１７が形成される。 （ｃ）第３工程 多結晶シリコン膜１７上に酸化シリコンを積層し、酸化
シリコン膜１８を形成する。そして、この酸化シリコン
膜１８をゲート電極１３の形状に合わせてパターニング
し、ゲート電極１３に重なるストッパ１９を形成する。
このストッパ１９の形成においては、酸化シリコン膜１
６を被ってレジスト層を形成し、そのレジスト層を絶縁
基板１１の裏面側からゲート電極１３をマスクとして露
光することにより、マスクずれのないエッチングマスク
が形成される。このような裏面露光によりストッパ１９
を形成する場合、ゲート電極１３と同一の構造を有する
配線パターン１４ａ、１４ｂ上にもストッパ１９と同等
の酸化シリコン膜２０が残される。
【００１２】ストッパ１９を形成した後、このストッパ
１９をマスクとして多結晶シリコン膜１７に対して、Ｐ
型あるいはＮ型のイオンを注入する。即ち、形成すべき
トランジスタのタイプに対応して、ストッパ１９に被わ
れていない多結晶シリコン膜１７に、Ｐチャネル型のト
ランジスタを形成する場合には、ボロン等のＰ型イオン
を注入し、Ｎチャネル型のトランジスタを形成する場合
には、リン等のＮ型イオンを注入する。これにより、多
結晶シリコン膜１７のストッパ１９で被われた部分がチ
ャネル領域１７ｃとなり、その両側の部分がソース領域
１７ｓ及びドレイン領域１７ｄとなる。 （ｄ）第４工程 ソース領域１７ｓ及びドレイン領域１７ｄが形成された
多結晶シリコン膜１７にエキシマレーザーを照射し、シ
リコンが融解しない程度に加熱する。これにより、ソー
ス領域１７ｓ及びドレイン領域１７ｄ内の不純物イオン
が活性化される。そして、ストッパ１９（ゲート電極１
３）の両側に所定の幅を残して多結晶シリコン膜１７を
島状にパターニングし、トランジスタを分離独立させ
る。このとき、周辺領域の多結晶シリコン膜１７及び酸
化シリコン膜２０も同時に除去する。 （ｅ）第５工程 多結晶シリコン膜１７上に酸化シリコン及び窒化シリコ
ンを積層し、酸化シリコン膜２１及び窒化シリコン膜２
２の２層からなる層間絶縁膜を形成する。酸化シリコン
膜２１及び窒化シリコン膜２２を形成した後、窒素雰囲
気中で加熱し、窒化シリコン膜２２内に含まれる水素イ
オンを多結晶シリコン膜１７へ導入する。これにより、
多結晶シリコン膜２５内の結晶欠陥が水素イオンで埋め
られる。 （ｆ）第６工程 周辺領域の配線パターン１４ａ、１４ｂの間にレーザー
光を照射し、配線パターン１４ａ、１４ｂの短絡部分を
窒化シリコン膜１５、２２及び酸化シリコン膜１６、２
１と共に切断して開口部２３を形成する。この開口部２
３は、ゲート電極３と同一材料の高融点金属からなる配
線パターン１４ａ、１４ｂを貫通するものであり、配線
パターン１４ａ、１４ｂを電気的に分離する。このと
き、配線パターン１４ａ、１４ｂを形成する高融点金属
がレーザー光の照射の際に飛散して表示領域に付着した
としても、表示領域に形成される薄膜トランジスタの活
性領域（多結晶シリコン膜１７）及びゲート電極１３
は、層間絶縁膜及びゲート絶縁膜によって保護されてい
るため、動作特性は影響を受けない。 （ｇ）第７工程 多結晶シリコン層１７のソース領域１７ｓ及びドレイン
領域１７ｄに対応して、層間絶縁膜を貫通するコンタク
トホール２４を形成し、このコンタクトホール２４部分
に、アルミニウム等の金属からなるソース電極２５ｓ及
びドレイン電極２５ｄを形成する。このソース電極２５
ｓ及びドレイン電極２５ｄの形成は、例えば、コンタク
トホール２４が形成された窒化シリコン膜２２上にスパ
ッタリングしたアルミニウムをパターニングすることで
形成される。ここで、ドレイン電極２５ｄについては、
行走査線に交差する方向、即ち、列方向に連続して列信
号線を形成する。
１９をマスクとして多結晶シリコン膜１７に対して、Ｐ
型あるいはＮ型のイオンを注入する。即ち、形成すべき
トランジスタのタイプに対応して、ストッパ１９に被わ
れていない多結晶シリコン膜１７に、Ｐチャネル型のト
ランジスタを形成する場合には、ボロン等のＰ型イオン
を注入し、Ｎチャネル型のトランジスタを形成する場合
には、リン等のＮ型イオンを注入する。これにより、多
結晶シリコン膜１７のストッパ１９で被われた部分がチ
ャネル領域１７ｃとなり、その両側の部分がソース領域
１７ｓ及びドレイン領域１７ｄとなる。 （ｄ）第４工程 ソース領域１７ｓ及びドレイン領域１７ｄが形成された
多結晶シリコン膜１７にエキシマレーザーを照射し、シ
リコンが融解しない程度に加熱する。これにより、ソー
ス領域１７ｓ及びドレイン領域１７ｄ内の不純物イオン
が活性化される。そして、ストッパ１９（ゲート電極１
３）の両側に所定の幅を残して多結晶シリコン膜１７を
島状にパターニングし、トランジスタを分離独立させ
る。このとき、周辺領域の多結晶シリコン膜１７及び酸
化シリコン膜２０も同時に除去する。 （ｅ）第５工程 多結晶シリコン膜１７上に酸化シリコン及び窒化シリコ
ンを積層し、酸化シリコン膜２１及び窒化シリコン膜２
２の２層からなる層間絶縁膜を形成する。酸化シリコン
膜２１及び窒化シリコン膜２２を形成した後、窒素雰囲
気中で加熱し、窒化シリコン膜２２内に含まれる水素イ
オンを多結晶シリコン膜１７へ導入する。これにより、
多結晶シリコン膜２５内の結晶欠陥が水素イオンで埋め
られる。 （ｆ）第６工程 周辺領域の配線パターン１４ａ、１４ｂの間にレーザー
光を照射し、配線パターン１４ａ、１４ｂの短絡部分を
窒化シリコン膜１５、２２及び酸化シリコン膜１６、２
１と共に切断して開口部２３を形成する。この開口部２
３は、ゲート電極３と同一材料の高融点金属からなる配
線パターン１４ａ、１４ｂを貫通するものであり、配線
パターン１４ａ、１４ｂを電気的に分離する。このと
き、配線パターン１４ａ、１４ｂを形成する高融点金属
がレーザー光の照射の際に飛散して表示領域に付着した
としても、表示領域に形成される薄膜トランジスタの活
性領域（多結晶シリコン膜１７）及びゲート電極１３
は、層間絶縁膜及びゲート絶縁膜によって保護されてい
るため、動作特性は影響を受けない。 （ｇ）第７工程 多結晶シリコン層１７のソース領域１７ｓ及びドレイン
領域１７ｄに対応して、層間絶縁膜を貫通するコンタク
トホール２４を形成し、このコンタクトホール２４部分
に、アルミニウム等の金属からなるソース電極２５ｓ及
びドレイン電極２５ｄを形成する。このソース電極２５
ｓ及びドレイン電極２５ｄの形成は、例えば、コンタク
トホール２４が形成された窒化シリコン膜２２上にスパ
ッタリングしたアルミニウムをパターニングすることで
形成される。ここで、ドレイン電極２５ｄについては、
行走査線に交差する方向、即ち、列方向に連続して列信
号線を形成する。
【００１３】ソース電極２５ｓ及びドレイン電極２５ｄ
が形成された層間絶縁膜上にアクリル樹脂溶液を塗布
し、焼成してアクリル樹脂層２６を形成する。このアク
リル樹脂層２６は、ストッパ１９やソース電極２５ｓ、
ドレイン電極２５ｄによる凹凸を埋めて表面を平坦化す
る。さらに、ソース電極２５ｓ上にアクリル樹脂層２６
を貫通するコンタクトホール２７を形成し、このコンタ
クトホール２７部分に、ソース電極２５ｓに接続されて
アクリル樹脂層２６上に広がる画素表示電極２８を形成
する。この画素表示電極２８の形成は、例えば、コンタ
クトホール２７が形成されたアクリル樹脂層２６上にＩ
ＴＯ（酸化インジウムすず）を積層し、そのＩＴＯ膜を
パターニングすることで形成される。
が形成された層間絶縁膜上にアクリル樹脂溶液を塗布
し、焼成してアクリル樹脂層２６を形成する。このアク
リル樹脂層２６は、ストッパ１９やソース電極２５ｓ、
ドレイン電極２５ｄによる凹凸を埋めて表面を平坦化す
る。さらに、ソース電極２５ｓ上にアクリル樹脂層２６
を貫通するコンタクトホール２７を形成し、このコンタ
クトホール２７部分に、ソース電極２５ｓに接続されて
アクリル樹脂層２６上に広がる画素表示電極２８を形成
する。この画素表示電極２８の形成は、例えば、コンタ
クトホール２７が形成されたアクリル樹脂層２６上にＩ
ＴＯ（酸化インジウムすず）を積層し、そのＩＴＯ膜を
パターニングすることで形成される。
【００１４】以上の第１乃至第７工程により、表示領域
にはボトムゲート型の薄膜トランジスタ及び画素表示電
極が形成され、周辺領域には配線パターンが形成され
る。図３（ａ）〜（ｃ）及び図４（ｄ）〜（ｆ）は、本
発明の薄膜トランジスタの製造方法の第２の実施形態を
説明する工程別の断面図である。 （ａ）第１工程 絶縁性の絶縁基板３１上に、窒化シリコン及び酸化シリ
コンを連続して積層し、絶縁基板３１からの不純物イオ
ンの析出を阻止する窒化シリコン膜３２及び多結晶シリ
コン膜３４の積層を可能にする酸化シリコン膜３３を形
成する。さらに、酸化シリコン膜３３上にシリコンを積
層し、非晶質のシリコン膜３４'を形成する。このシリ
コン膜３４'にエキシマレーザーを照射し、一旦融解す
ることによって結晶化する。これにより、薄膜トランジ
スタの活性領域となる多結晶シリコン膜３４となる。 （ｂ）第２工程 多結晶シリコン膜３４上に、酸化シリコンを積層して酸
化シリコン膜３５を形成する。この酸化シリコン膜３５
が、ゲート絶縁膜となる。そして、トランジスタの形成
位置に対応して多結晶シリコン膜３４を酸化シリコン膜
３５と共に所定の形状にパターニングし、トランジスタ
単位に分離する。 （ｃ）第３工程 クロムやモリブデン等の高融点金属を積層して、高融点
金属膜３６を形成する。この高融点金属膜３６を、表示
領域で多結晶シリコン膜４５を横切る所定の形状にパタ
ーニングしてゲート電極３７を形成し、同時に、一定の
幅で表示領域を横切って周辺領域に達する所定の形状に
パターニングして配線パターン３８ａ、３８ｂを形成す
る。この配線パターン３８ａ、３８ｂは、それぞれ行走
査線を構成し、個別のゲート電極３７に接続される。そ
して、ゲート電極３７をマスクとし、形成すべきトラン
ジスタのタイプに対応するＰ型あるいはＮ型のイオンを
多結晶シリコン膜３４へ注入する。これにより、多結晶
シリコン膜３４のゲート電極３７で被われた部分がチャ
ネル領域３４ｃとなり、その両側の部分がソース領域３
４ｓ及びドレイン領域３４ｄとなる。さらに、ソース領
域３４ｓ及びドレイン領域３４ｄが形成された多結晶シ
リコン膜３４にエキシマレーザーを照射し、シリコンが
融解しない程度に加熱する。これにより、ソース領域３
４ｓ及びドレイン領域３４ｄ内の不純物イオンが活性化
される。 （ｄ）第４工程 酸化シリコン膜３３、３５上に、ゲート電極３７及び配
線パターン３８を被って酸化シリコン及び窒化シリコン
を連続して積層し、酸化シリコン膜３９及び窒化シリコ
ン膜４０の２層からなる層間絶縁膜を形成する。この酸
化シリコン膜３９及び窒化シリコン膜４０を形成した
後、窒素雰囲気中で加熱し、窒化シリコン膜４０内に含
まれる水素イオンを多結晶シリコン膜３４へ導入する。
これにより、多結晶シリコン膜３４内の結晶欠陥が水素
イオンで埋められる。 （ｅ）第５工程 配線パターン３８ａ、３８ｂの間にレーザー光を照射
し、配線パターン３８ａ、３８ｂの短絡部分を酸化シリ
コン膜３９及び窒化シリコン膜４０と共に切断して開口
部４１を形成する。この開口部４１は、ゲート電極３７
と同一材料の高融点金属からなる配線パターン３８ａ、
３８ｂを貫通するものであり、２本の配線パターン３８
ａ、３８ｂを互いに分離する。この開口部４１の形成
は、第１の実施形態の第６工程と同一である。従って、
レーザー光の照射で高融点金属が飛散して表示領域に付
着したとしても、表示領域に形成される薄膜トランジス
タの動作特性には影響しない。 （ｆ）第６工程 多結晶シリコン膜３４のソース領域３４ｓ及びドレイン
領域３４ｄに対応して、酸化シリコン膜３５、３９及び
窒化シリコン膜４０を貫通するコンタクトホール４２を
形成する。そして、コンタクトホール４２部分に、アル
ミニウム等の金属からなるソース電極４３ｓ及びドレイ
ン電極４３ｄを形成する。続いて、ソース電極４３ｓ及
びドレイン電極４３ｄが形成された層間絶縁膜上にアク
リル樹脂溶液を塗布し、焼成してアクリル樹脂層４４を
形成する。さらに、ソース電極４３ｓ上にアクリル樹脂
層４４を貫通するコンタクトホール４５を形成し、この
コンタクトホール４５部分に、ソース電極４３ｓに接続
されてアクリル樹脂層４４上に広がる画素表示電極４６
を形成する。ソース電極４３ｓ、ドレイン電極４３ｄ、
アクリル樹脂層４４及び画素表示電極４６の形成は、第
１の実施形態の第７工程と同一である。
にはボトムゲート型の薄膜トランジスタ及び画素表示電
極が形成され、周辺領域には配線パターンが形成され
る。図３（ａ）〜（ｃ）及び図４（ｄ）〜（ｆ）は、本
発明の薄膜トランジスタの製造方法の第２の実施形態を
説明する工程別の断面図である。 （ａ）第１工程 絶縁性の絶縁基板３１上に、窒化シリコン及び酸化シリ
コンを連続して積層し、絶縁基板３１からの不純物イオ
ンの析出を阻止する窒化シリコン膜３２及び多結晶シリ
コン膜３４の積層を可能にする酸化シリコン膜３３を形
成する。さらに、酸化シリコン膜３３上にシリコンを積
層し、非晶質のシリコン膜３４'を形成する。このシリ
コン膜３４'にエキシマレーザーを照射し、一旦融解す
ることによって結晶化する。これにより、薄膜トランジ
スタの活性領域となる多結晶シリコン膜３４となる。 （ｂ）第２工程 多結晶シリコン膜３４上に、酸化シリコンを積層して酸
化シリコン膜３５を形成する。この酸化シリコン膜３５
が、ゲート絶縁膜となる。そして、トランジスタの形成
位置に対応して多結晶シリコン膜３４を酸化シリコン膜
３５と共に所定の形状にパターニングし、トランジスタ
単位に分離する。 （ｃ）第３工程 クロムやモリブデン等の高融点金属を積層して、高融点
金属膜３６を形成する。この高融点金属膜３６を、表示
領域で多結晶シリコン膜４５を横切る所定の形状にパタ
ーニングしてゲート電極３７を形成し、同時に、一定の
幅で表示領域を横切って周辺領域に達する所定の形状に
パターニングして配線パターン３８ａ、３８ｂを形成す
る。この配線パターン３８ａ、３８ｂは、それぞれ行走
査線を構成し、個別のゲート電極３７に接続される。そ
して、ゲート電極３７をマスクとし、形成すべきトラン
ジスタのタイプに対応するＰ型あるいはＮ型のイオンを
多結晶シリコン膜３４へ注入する。これにより、多結晶
シリコン膜３４のゲート電極３７で被われた部分がチャ
ネル領域３４ｃとなり、その両側の部分がソース領域３
４ｓ及びドレイン領域３４ｄとなる。さらに、ソース領
域３４ｓ及びドレイン領域３４ｄが形成された多結晶シ
リコン膜３４にエキシマレーザーを照射し、シリコンが
融解しない程度に加熱する。これにより、ソース領域３
４ｓ及びドレイン領域３４ｄ内の不純物イオンが活性化
される。 （ｄ）第４工程 酸化シリコン膜３３、３５上に、ゲート電極３７及び配
線パターン３８を被って酸化シリコン及び窒化シリコン
を連続して積層し、酸化シリコン膜３９及び窒化シリコ
ン膜４０の２層からなる層間絶縁膜を形成する。この酸
化シリコン膜３９及び窒化シリコン膜４０を形成した
後、窒素雰囲気中で加熱し、窒化シリコン膜４０内に含
まれる水素イオンを多結晶シリコン膜３４へ導入する。
これにより、多結晶シリコン膜３４内の結晶欠陥が水素
イオンで埋められる。 （ｅ）第５工程 配線パターン３８ａ、３８ｂの間にレーザー光を照射
し、配線パターン３８ａ、３８ｂの短絡部分を酸化シリ
コン膜３９及び窒化シリコン膜４０と共に切断して開口
部４１を形成する。この開口部４１は、ゲート電極３７
と同一材料の高融点金属からなる配線パターン３８ａ、
３８ｂを貫通するものであり、２本の配線パターン３８
ａ、３８ｂを互いに分離する。この開口部４１の形成
は、第１の実施形態の第６工程と同一である。従って、
レーザー光の照射で高融点金属が飛散して表示領域に付
着したとしても、表示領域に形成される薄膜トランジス
タの動作特性には影響しない。 （ｆ）第６工程 多結晶シリコン膜３４のソース領域３４ｓ及びドレイン
領域３４ｄに対応して、酸化シリコン膜３５、３９及び
窒化シリコン膜４０を貫通するコンタクトホール４２を
形成する。そして、コンタクトホール４２部分に、アル
ミニウム等の金属からなるソース電極４３ｓ及びドレイ
ン電極４３ｄを形成する。続いて、ソース電極４３ｓ及
びドレイン電極４３ｄが形成された層間絶縁膜上にアク
リル樹脂溶液を塗布し、焼成してアクリル樹脂層４４を
形成する。さらに、ソース電極４３ｓ上にアクリル樹脂
層４４を貫通するコンタクトホール４５を形成し、この
コンタクトホール４５部分に、ソース電極４３ｓに接続
されてアクリル樹脂層４４上に広がる画素表示電極４６
を形成する。ソース電極４３ｓ、ドレイン電極４３ｄ、
アクリル樹脂層４４及び画素表示電極４６の形成は、第
１の実施形態の第７工程と同一である。
【００１５】以上の第１乃至第６工程により、表示領域
にはトップゲート型の薄膜トランジスタ及び画素表示電
極が形成され、周辺領域には配線パターンが形成され
る。
にはトップゲート型の薄膜トランジスタ及び画素表示電
極が形成され、周辺領域には配線パターンが形成され
る。
【００１６】
【発明の効果】本発明によれば、薄膜トランジスタのゲ
ート電極と同一工程で形成される配線パターンに短絡箇
所が発生した場合、その短絡箇所をレーザー光で切断し
て配線パターンを電気的に分離することができる。この
とき、配線パターンを形成する導電材料が飛散して表示
領域に付着したとしも、薄膜トランジスタのゲート電極
や行走査線の耐圧を劣化させることはなく、さらには、
薄膜トランジスタの動作特性が変動することはない。従
って、装置の信頼性の向上と共に、製造歩留まりの低下
を防止することができる。
ート電極と同一工程で形成される配線パターンに短絡箇
所が発生した場合、その短絡箇所をレーザー光で切断し
て配線パターンを電気的に分離することができる。この
とき、配線パターンを形成する導電材料が飛散して表示
領域に付着したとしも、薄膜トランジスタのゲート電極
や行走査線の耐圧を劣化させることはなく、さらには、
薄膜トランジスタの動作特性が変動することはない。従
って、装置の信頼性の向上と共に、製造歩留まりの低下
を防止することができる。
【図１】本発明の第１の実施形態の前半の工程を説明す
る工程別の断面図である。
る工程別の断面図である。
【図２】本発明の第１の実施形態の後半の工程を説明す
る工程別の断面図である。
る工程別の断面図である。
【図３】本発明の第２の実施形態の前半の工程を説明す
る工程別の断面図である。
る工程別の断面図である。
【図４】本発明の第２の実施形態の後半の工程を説明す
る工程別の断面図である。
る工程別の断面図である。
【図５】アクティブマトリクス方式の液晶表示装置の構
成を示す回路図である。
成を示す回路図である。
【図６】液晶表示装置の基板の概略を示す平面図であ
る。
る。
１ スイッチング素子 ２ 画素表示電極 ３ 行走査線 ４ 列信号線 ５ 対向電極 ６ 液晶 ７ 行制御回路 ８ 列制御回路 １０、１１、３１ 絶縁基板 １２、３６ 高融点金属膜 １３、３７ ゲート電極 １４ａ、１４ｂ、３８ａ、３８ｂ 配線パターン １５、２２、３２、４０ 窒化シリコン膜 １６、２１、３３、３５、３９ 酸化シリコン膜 １７、３４ 多結晶シリコン膜 １７ｃ、３４ｃ チャネル領域 １７ｓ、３４ｓ ソース領域 １７ｄ、３４ｄ ドレイン領域 １９ ストッパ ２３、４１ 開口部 ２４、２７、４２、４５ コンタクトホール ２５ｓ、４３ｓ ソース電極 ２５ｄ、４３ｄ ドレイン電極 ２６、４４ アクリル樹脂層 ２８、４６ 画素表示電極
Claims (4)
- 【請求項１】 基板上の表示領域に複数の画素表示電極
が行列配置され、各画素表示電極への信号電位の供給を
制御する薄膜トランジスタが前記複数の画素表示電極に
対応して配置される液晶表示装置の製造方法において、
前記基板の表示領域に前記薄膜トランジスタを行列配置
して形成する第１の工程と、前記薄膜トランジスタに接
続され、前記表示領域を取り囲む周辺領域まで延在する
配線パターンを形成する第２の工程と、前記薄膜トラン
ジスタ及び前記配線パターンを被って前記基板上に絶縁
膜を形成する第３の工程と、前記配線パターンの短絡部
分をレーザー光の照射により前記絶縁膜と共に切断する
第４の工程と、を有することを特徴とする液晶表示装置
の製造方法。 - 【請求項２】 前記第１の工程で前記薄膜トランジスタ
のゲート電極の形成と同時に、前記第２の工程を行うこ
とを特徴とする請求項１に記載の液晶表示装置の製造方
法。 - 【請求項３】 前記第１の工程は、前記基板の表示領域
に高融点金属を積層してゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁膜を介して半導体膜を形
成する工程と、を含み、前記第２の工程は、前記ゲート
電極と同一材料を同一工程で積層することを特徴とする
請求項２に記載の記載の液晶表示装置の製造方法。 - 【請求項４】 前記第１の工程は、前記基板の表示領域
に選択的に半導体膜を形成する工程と、前記半導体膜上
にゲート絶縁膜を介して高融点金属を積層してゲート電
極を形成する工程と、を含み、前記第２の工程は、前記
ゲート電極と同一材料を同一工程で積層することを特徴
とする請求項２に記載の記載の液晶表示装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26897897A JPH11109413A (ja) | 1997-10-01 | 1997-10-01 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26897897A JPH11109413A (ja) | 1997-10-01 | 1997-10-01 | 液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11109413A true JPH11109413A (ja) | 1999-04-23 |
Family
ID=17465959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26897897A Pending JPH11109413A (ja) | 1997-10-01 | 1997-10-01 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11109413A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001159872A (ja) * | 1999-09-24 | 2001-06-12 | Toshiba Corp | 平面表示装置およびその製造方法 |
| JP2014197142A (ja) * | 2013-03-29 | 2014-10-16 | ソニー株式会社 | 表示装置およびその製造方法、並びに電子機器 |
-
1997
- 1997-10-01 JP JP26897897A patent/JPH11109413A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001159872A (ja) * | 1999-09-24 | 2001-06-12 | Toshiba Corp | 平面表示装置およびその製造方法 |
| JP2014197142A (ja) * | 2013-03-29 | 2014-10-16 | ソニー株式会社 | 表示装置およびその製造方法、並びに電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4177225B2 (ja) | アノード電極層を電源供給層として用いたフラットパネルディスプレイ及びその製造方法 | |
| US5608245A (en) | Array on substrate with repair line crossing lines in the array | |
| US4816885A (en) | Thin-film transistor matrix for liquid crystal display | |
| JP3599972B2 (ja) | 薄膜トランジスタの製造方法 | |
| TW200403508A (en) | Display device and repairing method for broken line of the device | |
| JPH0381737A (ja) | 液晶表示装置 | |
| JPH0439055B2 (ja) | ||
| JPH11109412A (ja) | 液晶表示装置の製造方法 | |
| JPH10319438A (ja) | アクティブマトリクス基板、その製造方法およびその欠陥修正方法 | |
| JPH11109413A (ja) | 液晶表示装置の製造方法 | |
| US5523866A (en) | Liquid-crystal display device having slits formed between terminals or along conductors to remove short circuits | |
| JPH0355985B2 (ja) | ||
| JPH11121751A (ja) | 薄膜半導体装置の製造方法 | |
| JPH11119253A (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
| KR100498181B1 (ko) | 평면 표시 장치 및 그 제조 방법 | |
| US4910579A (en) | Semiconductor integrated display device with overlapping electrodes | |
| JPH06163891A (ja) | 薄膜トランジスタ | |
| JP2003223119A (ja) | 表示装置およびその製造方法 | |
| JP4031105B2 (ja) | アクティブマトリクス型液晶表示素子 | |
| KR100964230B1 (ko) | 평판표시장치 및 그 제조방법 | |
| JP2000241833A (ja) | マトリックス型配線基板 | |
| JP4212148B2 (ja) | 液晶表示装置 | |
| JP2006066491A (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| JP2003255371A (ja) | 表示装置および該表示装置の断線修復方法 | |
| JPH04283725A (ja) | 薄膜トランジスタマトリクス及びその断線修復方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040903 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070130 |