JPH11102208A - シーケンス処理方法およびこれに用いるシーケンスコントローラ - Google Patents
シーケンス処理方法およびこれに用いるシーケンスコントローラInfo
- Publication number
- JPH11102208A JPH11102208A JP26373297A JP26373297A JPH11102208A JP H11102208 A JPH11102208 A JP H11102208A JP 26373297 A JP26373297 A JP 26373297A JP 26373297 A JP26373297 A JP 26373297A JP H11102208 A JPH11102208 A JP H11102208A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- priority
- sequence
- processing
- ladder circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 Ｉ／Ｏリフレッシュ処理の遅延に基づくトラ
ブルを回避する。 【解決手段】 Ｉ／Ｏリフレッシュ処理で扱う情報に対
して優先度を設定する優先度設定工程と、設定された優
先度を記憶する優先度記憶工程と、記憶された優先度に
基づいて、優先度の高い順序でＩ／Ｏリフレッシュ処理
を行うＩ／Ｏリフレッシュ工程とを行うことにより、シ
ーケンス処理を行う。
ブルを回避する。 【解決手段】 Ｉ／Ｏリフレッシュ処理で扱う情報に対
して優先度を設定する優先度設定工程と、設定された優
先度を記憶する優先度記憶工程と、記憶された優先度に
基づいて、優先度の高い順序でＩ／Ｏリフレッシュ処理
を行うＩ／Ｏリフレッシュ工程とを行うことにより、シ
ーケンス処理を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、シーケンス処理方
法およびこれに用いるシーケンスコントローラに関し、
特に、Ｉ／Ｏリフレッシュ処理の遅延に基づくトラブル
を回避できるようにしたものである。
法およびこれに用いるシーケンスコントローラに関し、
特に、Ｉ／Ｏリフレッシュ処理の遅延に基づくトラブル
を回避できるようにしたものである。
【０００２】
【従来の技術】従来から、シーケンス処理を行うシーケ
ンスコントローラでは、シーケンス処理として、シーケ
ンスラダー回路処理と、当該シーケンスラダー回路処理
によって得られた出力信号および外部からの入力信号と
を更新するＩ／Ｏリフレッシュ処理とを行っている。
ンスコントローラでは、シーケンス処理として、シーケ
ンスラダー回路処理と、当該シーケンスラダー回路処理
によって得られた出力信号および外部からの入力信号と
を更新するＩ／Ｏリフレッシュ処理とを行っている。
【０００３】このシーケンス処理には、図８（１）の上
段に示すように、シーケンスラダー回路処理の進行度合
の如何にかかわらず、入出力信号がある度にＩ／Ｏリフ
レッシュ処理を行う非同期モードと、図８（１）の下段
に示すように、シーケンスラダー回路処理の１サイクル
の終了を待って、入出力信号に対するＩ／Ｏリフレッシ
ュ処理を行う同期モードとがある。
段に示すように、シーケンスラダー回路処理の進行度合
の如何にかかわらず、入出力信号がある度にＩ／Ｏリフ
レッシュ処理を行う非同期モードと、図８（１）の下段
に示すように、シーケンスラダー回路処理の１サイクル
の終了を待って、入出力信号に対するＩ／Ｏリフレッシ
ュ処理を行う同期モードとがある。
【０００４】すなわち、非同期モードのシーケンス処理
では、図８（１）の上段に示すように、Ｉ／Ｏリフレッ
シュ処理（ｒ１，ｒ２，ｒ３，ｒ４，・・・）は、各Ｉ
／Ｏからの出力信号（ｉ１，ｉ２，ｉ３，ｉ４，・・
・）を受ける度に、シーケンスラダー回路処理（Ｓ１，
Ｓ２，・・・）の進行度合とは無関係に行われる。
では、図８（１）の上段に示すように、Ｉ／Ｏリフレッ
シュ処理（ｒ１，ｒ２，ｒ３，ｒ４，・・・）は、各Ｉ
／Ｏからの出力信号（ｉ１，ｉ２，ｉ３，ｉ４，・・
・）を受ける度に、シーケンスラダー回路処理（Ｓ１，
Ｓ２，・・・）の進行度合とは無関係に行われる。
【０００５】一方、同期モードのシーケンス処理では、
図８（１）の下段に示すように、Ｉ／Ｏからの出力信号
（Ｓ１，Ｓ２）に対するＩ／Ｏリフレッシュ処理（ｒ
１，ｒ２）は、シーケンスラダー回路処理（Ｓ１）の終
了を待って行われ、Ｉ／Ｏからの出力信号（Ｓ３）に対
するＩ／Ｏリフレッシュ処理（ｒ３）は、シーケンスラ
ダー回路処理が行われていないので直ちに行われ、Ｉ／
Ｏからの出力信号（Ｓ４）に対するＩ／Ｏリフレッシュ
処理（ｒ４）は、シーケンスラダー回路処理（Ｓ２）の
終了を待って行われる。
図８（１）の下段に示すように、Ｉ／Ｏからの出力信号
（Ｓ１，Ｓ２）に対するＩ／Ｏリフレッシュ処理（ｒ
１，ｒ２）は、シーケンスラダー回路処理（Ｓ１）の終
了を待って行われ、Ｉ／Ｏからの出力信号（Ｓ３）に対
するＩ／Ｏリフレッシュ処理（ｒ３）は、シーケンスラ
ダー回路処理が行われていないので直ちに行われ、Ｉ／
Ｏからの出力信号（Ｓ４）に対するＩ／Ｏリフレッシュ
処理（ｒ４）は、シーケンスラダー回路処理（Ｓ２）の
終了を待って行われる。
【０００６】
【発明が解決しようとする課題】しかし、上記した従来
のシーケンス処理を行うシーケンスコントローラでは、
シーケンスラダー回路処理に要する時間よりも、Ｉ／Ｏ
リフレッシュ処理に要する時間が長くなった場合に、Ｉ
／Ｏリフレッシュ処理が遅延してしまい、安全回路の動
作が遅れる等のトラブルが発生するおそれがあった。
のシーケンス処理を行うシーケンスコントローラでは、
シーケンスラダー回路処理に要する時間よりも、Ｉ／Ｏ
リフレッシュ処理に要する時間が長くなった場合に、Ｉ
／Ｏリフレッシュ処理が遅延してしまい、安全回路の動
作が遅れる等のトラブルが発生するおそれがあった。
【０００７】すなわち、非同期モードのシーケンス処理
では、図８（２）の上段に示すように、Ｉ／Ｏからの出
力信号（ｉ１）に対するＩ／Ｏリフレッシュ処理（ｒ
１）は、Ｉ／Ｏからの出力信号（ｉ１）を受信次第行わ
れ、Ｉ／Ｏからの出力信号（ｉ２）に対するＩ／Ｏリフ
レッシュ処理（ｒ２）は、Ｉ／Ｏからの出力信号（ｉ
２）を受信次第行われる。したがって、Ｉ／Ｏリフレッ
シュ処理を行わないシーケンスラダー回路処理のサイク
ル（Ｓ１，Ｓ３）が発生してしまうという問題があっ
た。
では、図８（２）の上段に示すように、Ｉ／Ｏからの出
力信号（ｉ１）に対するＩ／Ｏリフレッシュ処理（ｒ
１）は、Ｉ／Ｏからの出力信号（ｉ１）を受信次第行わ
れ、Ｉ／Ｏからの出力信号（ｉ２）に対するＩ／Ｏリフ
レッシュ処理（ｒ２）は、Ｉ／Ｏからの出力信号（ｉ
２）を受信次第行われる。したがって、Ｉ／Ｏリフレッ
シュ処理を行わないシーケンスラダー回路処理のサイク
ル（Ｓ１，Ｓ３）が発生してしまうという問題があっ
た。
【０００８】一方、同期モードのシーケンス処理では、
図８（２）の下段に示すように、Ｉ／Ｏからの出力信号
（ｓ１）に対するＩ／Ｏリフレッシュ処理（ｒ１）は、
シーケンスラダー回路処理（Ｓ１）の終了を待って行わ
れ、Ｉ／Ｏからの出力信号（Ｓ２）に対するＩ／Ｏリフ
レッシュ処理（ｒ２）は、シーケンスラダー回路処理
（Ｓ２）の終了を待って行われる。したがって、次のシ
ーケンスラダー回路処理（Ｓ２，Ｓ３，・・・）が開始
されるまでに、時間を要してしまうという問題があっ
た。
図８（２）の下段に示すように、Ｉ／Ｏからの出力信号
（ｓ１）に対するＩ／Ｏリフレッシュ処理（ｒ１）は、
シーケンスラダー回路処理（Ｓ１）の終了を待って行わ
れ、Ｉ／Ｏからの出力信号（Ｓ２）に対するＩ／Ｏリフ
レッシュ処理（ｒ２）は、シーケンスラダー回路処理
（Ｓ２）の終了を待って行われる。したがって、次のシ
ーケンスラダー回路処理（Ｓ２，Ｓ３，・・・）が開始
されるまでに、時間を要してしまうという問題があっ
た。
【０００９】このように、Ｉ／Ｏリフレッシュ処理を行
わないシーケンスラダー回路処理が発生したり、次のシ
ーケンスラダー回路処理が遅れると、安全回路の動作が
遅れてしまう等のトラブルが発生するおそれがある。
わないシーケンスラダー回路処理が発生したり、次のシ
ーケンスラダー回路処理が遅れると、安全回路の動作が
遅れてしまう等のトラブルが発生するおそれがある。
【００１０】そこで、本発明は、上記した従来の技術の
有する問題点に鑑み提案されたもので、Ｉ／Ｏリフレッ
シュ処理の遅延に基づくトラブルを回避することが可能
な、シーケンス処理方法およびこれに用いるシーケンス
コントローラを提供することを目的とする。
有する問題点に鑑み提案されたもので、Ｉ／Ｏリフレッ
シュ処理の遅延に基づくトラブルを回避することが可能
な、シーケンス処理方法およびこれに用いるシーケンス
コントローラを提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、上記した目的
を達成するため、以下の構成を備えている。 （構成）請求項１記載の発明は、Ｉ／Ｏリフレッシュ処
理で扱う情報に対して優先度を設定する優先度設定工程
と、設定された優先度を記憶する優先度記憶工程と、記
憶された優先度に基づいて、優先度の高い順序でＩ／Ｏ
リフレッシュ処理を行うＩ／Ｏリフレッシュ工程とを行
うことにより、シーケンス処理を行う。
を達成するため、以下の構成を備えている。 （構成）請求項１記載の発明は、Ｉ／Ｏリフレッシュ処
理で扱う情報に対して優先度を設定する優先度設定工程
と、設定された優先度を記憶する優先度記憶工程と、記
憶された優先度に基づいて、優先度の高い順序でＩ／Ｏ
リフレッシュ処理を行うＩ／Ｏリフレッシュ工程とを行
うことにより、シーケンス処理を行う。
【００１２】請求項２記載の発明は、Ｉ／Ｏリフレッシ
ュ処理で扱う情報に対して優先度を設定する優先度設定
手段と、優先度設定手段により設定された優先度を記憶
する優先度記憶手段と、優先度記憶手段に記憶された優
先度に基づいて、優先度の高い順序でＩ／Ｏリフレッシ
ュ処理を行うＩ／Ｏリフレッシュ手段とにより、シーケ
ンスラダー回路処理と、当該シーケンスラダー回路処理
によって得られた出力信号および外部からの入力信号と
を更新するＩ／Ｏリフレッシュ処理とからなるシーケン
ス処理を行うシーケンスコントローラを構成する。
ュ処理で扱う情報に対して優先度を設定する優先度設定
手段と、優先度設定手段により設定された優先度を記憶
する優先度記憶手段と、優先度記憶手段に記憶された優
先度に基づいて、優先度の高い順序でＩ／Ｏリフレッシ
ュ処理を行うＩ／Ｏリフレッシュ手段とにより、シーケ
ンスラダー回路処理と、当該シーケンスラダー回路処理
によって得られた出力信号および外部からの入力信号と
を更新するＩ／Ｏリフレッシュ処理とからなるシーケン
ス処理を行うシーケンスコントローラを構成する。
【００１３】請求項３記載の発明は、上記した請求項２
記載の発明の構成に加えて、Ｉ／Ｏリフレッシュ手段
は、シーケンスラダー回路処理の進行とは無関係に、各
優先度毎の情報に対するＩ／Ｏリフレッシュ処理を行
う。
記載の発明の構成に加えて、Ｉ／Ｏリフレッシュ手段
は、シーケンスラダー回路処理の進行とは無関係に、各
優先度毎の情報に対するＩ／Ｏリフレッシュ処理を行
う。
【００１４】請求項４記載の発明は、上記した請求項２
記載の発明の構成に加えて、Ｉ／Ｏリフレッシュ手段
は、シーケンスラダー回路処理の１サイクルの終了を待
って、各優先度毎の情報に対するＩ／Ｏリフレッシュ処
理を行う。
記載の発明の構成に加えて、Ｉ／Ｏリフレッシュ手段
は、シーケンスラダー回路処理の１サイクルの終了を待
って、各優先度毎の情報に対するＩ／Ｏリフレッシュ処
理を行う。
【００１５】
【発明の効果】本発明は、上記した構成を備えているた
め、以下に説明するような効果を奏することができる。
め、以下に説明するような効果を奏することができる。
【００１６】請求項１および請求項２記載の発明によれ
ば、Ｉ／０リフレッシュ処理で扱う情報に対して優先度
を設定して、当該優先度が高い順序で、Ｉ／Ｏリフレッ
シュ処理を行う。
ば、Ｉ／０リフレッシュ処理で扱う情報に対して優先度
を設定して、当該優先度が高い順序で、Ｉ／Ｏリフレッ
シュ処理を行う。
【００１７】したがって、優先度の高い情報は、シーケ
ンスラダー処理に対して最新のものとなるので、例えば
安全回路の動作が遅れる等のトラブル等のＩ／Ｏリフレ
ッシュ処理の遅れに伴う不都合を解消することができ
る。
ンスラダー処理に対して最新のものとなるので、例えば
安全回路の動作が遅れる等のトラブル等のＩ／Ｏリフレ
ッシュ処理の遅れに伴う不都合を解消することができ
る。
【００１８】特に、暗号化処理を用いて通信を行うネッ
トワークの場合には、扱う情報量が増加するため、Ｉ／
Ｏリフレッシュ処理に時間を要する可能性が高く、本発
明の効果は顕著なものとなる。
トワークの場合には、扱う情報量が増加するため、Ｉ／
Ｏリフレッシュ処理に時間を要する可能性が高く、本発
明の効果は顕著なものとなる。
【００１９】請求項３記載の発明によれば、非同期モー
ドのシーケンス処理において、優先度が高い順序で、Ｉ
／Ｏリフレッシュ処理を行う。したがって、非同期モー
ドのシーケンス処理において、Ｉ／Ｏリフレッシュ処理
の遅れに伴う不都合を解消することができる。
ドのシーケンス処理において、優先度が高い順序で、Ｉ
／Ｏリフレッシュ処理を行う。したがって、非同期モー
ドのシーケンス処理において、Ｉ／Ｏリフレッシュ処理
の遅れに伴う不都合を解消することができる。
【００２０】請求項４記載の発明によれば、同期モード
のシーケンス処理において、優先度が高い順序で、Ｉ／
Ｏリフレッシュ処理を行う。したがって、同期モードの
シーケンス処理において、Ｉ／Ｏリフレッシュ処理の遅
れに伴う不都合を解消することができる。
のシーケンス処理において、優先度が高い順序で、Ｉ／
Ｏリフレッシュ処理を行う。したがって、同期モードの
シーケンス処理において、Ｉ／Ｏリフレッシュ処理の遅
れに伴う不都合を解消することができる。
【００２１】
【発明の実施の形態】以下、図面に基づいて、本発明の
実施の形態の一例を説明する。図１は、本発明に係るシ
ーケンスコントローラを用いたシステムの概略構成を示
したブロック図、図２は、本発明に係るシーケンスコン
トローラの概略構成を示したブロック図である。
実施の形態の一例を説明する。図１は、本発明に係るシ
ーケンスコントローラを用いたシステムの概略構成を示
したブロック図、図２は、本発明に係るシーケンスコン
トローラの概略構成を示したブロック図である。
【００２２】（シーケンスコントローラを用いたシステ
ム）本発明に係るシーケンスコントローラ１０は、図１
に示すように、リーモートＩ／Ｏマスタ局１２を介し
て、第１リモートＩ／Ｏスレーブ局２１，第２リモート
Ｉ／Ｏスレーブ局２２，第３リモートＩ／Ｏスレーブ局
２３に接続されている。
ム）本発明に係るシーケンスコントローラ１０は、図１
に示すように、リーモートＩ／Ｏマスタ局１２を介し
て、第１リモートＩ／Ｏスレーブ局２１，第２リモート
Ｉ／Ｏスレーブ局２２，第３リモートＩ／Ｏスレーブ局
２３に接続されている。
【００２３】また、第１リモートＩ／Ｏスレーブ局２１
は、Ｉ／Ｏ機器２４を介してＣＲＴ２７に接続され、第
２リモートＩ／Ｏスレーブ局２２は，Ｉ／Ｏ機器２５を
介してインバータ２８に接続され、第３リモートＩ／Ｏ
スレーブ局２３は、Ｉ／Ｏ機器２６を介してモータ２９
に接続されている。したがって、シーケンスコントロー
ラ１０は、予め定められた手順にしたがって、ＣＲＴ２
７、インバータ２８、モータ２９を制御することができ
る。
は、Ｉ／Ｏ機器２４を介してＣＲＴ２７に接続され、第
２リモートＩ／Ｏスレーブ局２２は，Ｉ／Ｏ機器２５を
介してインバータ２８に接続され、第３リモートＩ／Ｏ
スレーブ局２３は、Ｉ／Ｏ機器２６を介してモータ２９
に接続されている。したがって、シーケンスコントロー
ラ１０は、予め定められた手順にしたがって、ＣＲＴ２
７、インバータ２８、モータ２９を制御することができ
る。
【００２４】なお、図１に示した実施の形態では、シー
ケンスコントローラ１０で制御する機器を３つとした
が、制御する機器の数はこれに限られずいくつあっても
よく、例えば４つ以上としてもよい。
ケンスコントローラ１０で制御する機器を３つとした
が、制御する機器の数はこれに限られずいくつあっても
よく、例えば４つ以上としてもよい。
【００２５】（シーケンスコントローラ）上記したシー
ケンスコントローラ１０は、図２に示すように、ＣＰＵ
３０と、ＣＰＵ３０に接続されたＤＭＡ３２と、ＣＰＵ
３０およびＤＭＡ３２に接続されたＲＡＭ３６を備えて
いて、ＤＭＡ３４は、ドライバ／レシーバ３４を介して
外部Ｉ／Ｏ回路に接続されている。
ケンスコントローラ１０は、図２に示すように、ＣＰＵ
３０と、ＣＰＵ３０に接続されたＤＭＡ３２と、ＣＰＵ
３０およびＤＭＡ３２に接続されたＲＡＭ３６を備えて
いて、ＤＭＡ３４は、ドライバ／レシーバ３４を介して
外部Ｉ／Ｏ回路に接続されている。
【００２６】上記したＲＡＭ３６は、ユーザにより設定
されたユーザ設定Ｉ／Ｏを記憶する領域、このユーザ設
定Ｉ／Ｏを優先度順に並び替えた実Ｉ／Ｏを記憶する領
域、各優先度毎の情報に対するリフレッシュが完了した
旨のフラグを記憶する領域、各優先度の情報に対するバ
イト数を記憶する領域等を有している。
されたユーザ設定Ｉ／Ｏを記憶する領域、このユーザ設
定Ｉ／Ｏを優先度順に並び替えた実Ｉ／Ｏを記憶する領
域、各優先度毎の情報に対するリフレッシュが完了した
旨のフラグを記憶する領域、各優先度の情報に対するバ
イト数を記憶する領域等を有している。
【００２７】なお、上記したＣＰＵ３０が、Ｉ／Ｏリフ
レッシュ手段として機能し、ＲＡＭ３６が優先度記憶手
段として機能する。また、図示していないが、ドライバ
／レシーバ３４を介して接続されたキーボード等の入力
手段が、優先度設定手段として機能する。
レッシュ手段として機能し、ＲＡＭ３６が優先度記憶手
段として機能する。また、図示していないが、ドライバ
／レシーバ３４を介して接続されたキーボード等の入力
手段が、優先度設定手段として機能する。
【００２８】（シーケンス処理）つぎに、図３〜図６に
示したフローチャートと、図７に示したタイミングチャ
ートに基づいて、上記したシーケンスコントローラを用
いたシーケンス処理を説明する。
示したフローチャートと、図７に示したタイミングチャ
ートに基づいて、上記したシーケンスコントローラを用
いたシーケンス処理を説明する。
【００２９】図３は、ユーザによるＩ／Ｏおよび各Ｉ／
Ｏの情報に対する優先度の設定手順を示したフローチャ
ート、図４は、Ｉ／Ｏリフレッシュ処理の概略手順を示
したフローチャート、図５，図６は、ＣＰＵにおける処
理の概略手順を示したフローチャート、図７は、Ｉ／Ｏ
リフレッシュ処理のタイミングを示したタイミングチャ
ートである。
Ｏの情報に対する優先度の設定手順を示したフローチャ
ート、図４は、Ｉ／Ｏリフレッシュ処理の概略手順を示
したフローチャート、図５，図６は、ＣＰＵにおける処
理の概略手順を示したフローチャート、図７は、Ｉ／Ｏ
リフレッシュ処理のタイミングを示したタイミングチャ
ートである。
【００３０】Ｉ／Ｏおよび各Ｉ／Ｏの優先度の設定で
は、図３に示すように、まず、ユーザが、キーボード等
の入力手段を用いて、任意の順番で、制御を行うＩ／Ｏ
と、そのＩ／Ｏの情報に対するリフレッシュ優先度を設
定する（Ｓ１）。
は、図３に示すように、まず、ユーザが、キーボード等
の入力手段を用いて、任意の順番で、制御を行うＩ／Ｏ
と、そのＩ／Ｏの情報に対するリフレッシュ優先度を設
定する（Ｓ１）。
【００３１】つぎに、ユーザが設定したユーザ設定Ｉ／
ＯをＲＡＭ３６の該当記憶領域に格納し（Ｓ２）、設定
されたリフレッシュ優先度別に並べ替えを行い、実Ｉ／
ＯとしてＲＡＭ３６の該当記憶領域に格納する（Ｓ
３）。つぎに、各優先度バイト数を算出して、ＲＡＭ３
６の該当記憶領域に格納する（Ｓ４）。
ＯをＲＡＭ３６の該当記憶領域に格納し（Ｓ２）、設定
されたリフレッシュ優先度別に並べ替えを行い、実Ｉ／
ＯとしてＲＡＭ３６の該当記憶領域に格納する（Ｓ
３）。つぎに、各優先度バイト数を算出して、ＲＡＭ３
６の該当記憶領域に格納する（Ｓ４）。
【００３２】設定する優先度は、例えば、安全回路に対
する優先度を最上位の「１」とし、設備入力情報、設備
出力情報に対する優先度を次位の「２」とし、文字情報
に対する優先度をさらに次位の「３」とする。Ｉ／Ｏリ
フレッシュ処理では、図４に示すように、実Ｉ／Ｏとし
て並べられた順序で、Ｉ／Ｏリフレッシュ処理を開始す
る（Ｓ１１）。
する優先度を最上位の「１」とし、設備入力情報、設備
出力情報に対する優先度を次位の「２」とし、文字情報
に対する優先度をさらに次位の「３」とする。Ｉ／Ｏリ
フレッシュ処理では、図４に示すように、実Ｉ／Ｏとし
て並べられた順序で、Ｉ／Ｏリフレッシュ処理を開始す
る（Ｓ１１）。
【００３３】すなわち、優先度が最上位である「１」と
して設定されたＩ／Ｏリフレッシュ処理を行い（Ｓ１
２）、優先度「１」のＩ／Ｏリフレッシュ処理が終了し
たならば（Ｓ１３）、つぎに、優先度が次位である
「２」として設定されたＩ／Ｏリフレッシュ処理を行う
（Ｓ１４）。
して設定されたＩ／Ｏリフレッシュ処理を行い（Ｓ１
２）、優先度「１」のＩ／Ｏリフレッシュ処理が終了し
たならば（Ｓ１３）、つぎに、優先度が次位である
「２」として設定されたＩ／Ｏリフレッシュ処理を行う
（Ｓ１４）。
【００３４】このようにして、優先度が最下位である
「ｎ」として設定されたＩ／Ｏリフレッシュ処理が完了
するまで（Ｓ１５）、順次、下位のＩ／Ｏリフレッシュ
処理を行う。
「ｎ」として設定されたＩ／Ｏリフレッシュ処理が完了
するまで（Ｓ１５）、順次、下位のＩ／Ｏリフレッシュ
処理を行う。
【００３５】ＣＰＵ３０では、図５に示すように、各Ｉ
／Ｏを制御するためのシーケンスラダー回路処理を行い
（Ｓ２１）、制御処理が終了して完了フラグがＯＮとな
っているＩ／Ｏの情報を、ＲＡＭ３６の該当記憶領域に
格納した後（Ｓ２２）、完了フラグをＯＦＦとする（Ｓ
２３）。
／Ｏを制御するためのシーケンスラダー回路処理を行い
（Ｓ２１）、制御処理が終了して完了フラグがＯＮとな
っているＩ／Ｏの情報を、ＲＡＭ３６の該当記憶領域に
格納した後（Ｓ２２）、完了フラグをＯＦＦとする（Ｓ
２３）。
【００３６】またＣＰＵ３０では、図６に示すように、
ＤＭＡ３２に書き込まれたバイト数（入力データの受信
数）を読み取り（Ｓ３１）、前回読み取ったバイト数に
今回読み取ったバイト数を加算して、加算値を前回読取
バイト数とする（Ｓ３２）。
ＤＭＡ３２に書き込まれたバイト数（入力データの受信
数）を読み取り（Ｓ３１）、前回読み取ったバイト数に
今回読み取ったバイト数を加算して、加算値を前回読取
バイト数とする（Ｓ３２）。
【００３７】つぎに、前回読取バイト数に基づいて、制
御処理が完了した優先度別のＩ／Ｏがあるかどうかを判
断する（Ｓ３３）。この判断処理では、前回読取バイト
数が、所定の優先度のバイト数を超えたかどうかを判断
し、前回読取バイト数が、所定の優先度のバイト数を超
えている場合に、当該優先度のＩ／Ｏにおける処理が完
了したと判断する。
御処理が完了した優先度別のＩ／Ｏがあるかどうかを判
断する（Ｓ３３）。この判断処理では、前回読取バイト
数が、所定の優先度のバイト数を超えたかどうかを判断
し、前回読取バイト数が、所定の優先度のバイト数を超
えている場合に、当該優先度のＩ／Ｏにおける処理が完
了したと判断する。
【００３８】ここで、当該優先度のＩ／Ｏにおける処理
が完了している場合には、完了した優先度のＩ／Ｏの情
報をＲＡＭ３６の該当記憶領域に記憶する（Ｓ３４）。
一方、当該優先度のＩ／Ｏにおける処理が完了していな
い場合には、上記した処理（Ｓ３１，Ｓ３２）が繰り返
される。
が完了している場合には、完了した優先度のＩ／Ｏの情
報をＲＡＭ３６の該当記憶領域に記憶する（Ｓ３４）。
一方、当該優先度のＩ／Ｏにおける処理が完了していな
い場合には、上記した処理（Ｓ３１，Ｓ３２）が繰り返
される。
【００３９】なお、非同期処理モードでは、処理が完了
した優先度のＩ／Ｏの情報がＲＡＭ３６の該当記憶エリ
アに記憶されると（Ｓ３４）、当該優先度のＩ／Ｏリフ
レッシュ処理が行われる。また、同期処理モードでは、
処理が完了した優先度のＩ／Ｏの情報がＲＡＭ３６の該
当記憶エリアに記憶されると（Ｓ３４）、処理が完了し
た優先度の完了フラグをＯＮとし、シーケンスラダー回
路処理（Ｓ２１）が終了した後、当該優先度のＩ／Ｏリ
フレッシュ処理が行われる。
した優先度のＩ／Ｏの情報がＲＡＭ３６の該当記憶エリ
アに記憶されると（Ｓ３４）、当該優先度のＩ／Ｏリフ
レッシュ処理が行われる。また、同期処理モードでは、
処理が完了した優先度のＩ／Ｏの情報がＲＡＭ３６の該
当記憶エリアに記憶されると（Ｓ３４）、処理が完了し
た優先度の完了フラグをＯＮとし、シーケンスラダー回
路処理（Ｓ２１）が終了した後、当該優先度のＩ／Ｏリ
フレッシュ処理が行われる。
【００４０】このようにして、順次、優先度が低いＩ／
Ｏの情報をＲＡＭ３６に格納し、優先度が最下位の情報
までＩ／Ｏの情報をＲＡＭ３６の該当記憶領域に格納す
ると、（Ｓ３５）、前回読取バイト数を「０」として、
初期の処理（Ｓ３１）へ戻る。
Ｏの情報をＲＡＭ３６に格納し、優先度が最下位の情報
までＩ／Ｏの情報をＲＡＭ３６の該当記憶領域に格納す
ると、（Ｓ３５）、前回読取バイト数を「０」として、
初期の処理（Ｓ３１）へ戻る。
【００４１】（リフレッシュ処理）つぎに、図７に基づ
いて、シーケンスラダー回路処理に要する時間よりも、
Ｉ／Ｏリフレッシュ処理に要する時間が長くなった場合
におけるＩ／Ｏリフレッシュ処理を説明する。
いて、シーケンスラダー回路処理に要する時間よりも、
Ｉ／Ｏリフレッシュ処理に要する時間が長くなった場合
におけるＩ／Ｏリフレッシュ処理を説明する。
【００４２】非同期モードのシーケンス処理では、図７
の上段に示すように、各優先度「１」，「２」，「３」
のＩ／Ｏからの出力信号（ｉ１，ｉ２，ｉ３）に対する
Ｉ／Ｏリフレッシュ処理（ｒ１），（ｒ２），（ｒ３）
は、それぞれＩ／Ｏからの出力信号（ｉ１），（ｉ
２），（ｉ３）を受信次第行われる。すなわち、非同期
モードのシーケンス処理では、優先度の高い情報の順序
で、直ちにＩ／Ｏリフレッシュ処理が行われる。
の上段に示すように、各優先度「１」，「２」，「３」
のＩ／Ｏからの出力信号（ｉ１，ｉ２，ｉ３）に対する
Ｉ／Ｏリフレッシュ処理（ｒ１），（ｒ２），（ｒ３）
は、それぞれＩ／Ｏからの出力信号（ｉ１），（ｉ
２），（ｉ３）を受信次第行われる。すなわち、非同期
モードのシーケンス処理では、優先度の高い情報の順序
で、直ちにＩ／Ｏリフレッシュ処理が行われる。
【００４３】一方、同期モードのシーケンス処理では、
図７の下段に示すように、優先度「１」のＩ／Ｏからの
出力信号（ｉ１）に対するＩ／Ｏリフレッシュ処理（ｒ
１）は、シーケンスラダー回路処理（Ｓ１）の終了を待
って行われ、優先度「２」，「３」のＩ／Ｏからの出力
信号（Ｓ２，Ｓ３）に対するＩ／Ｏリフレッシュ処理
（ｒ２，ｒ３）は、シーケンスラダー回路処理（Ｓ２）
の終了を待って行われる。すなわち、同期モードのシー
ケンス処理では、優先度の高い情報に対しては、優先し
てＩ／Ｏリフレッシュ処理が行われる。
図７の下段に示すように、優先度「１」のＩ／Ｏからの
出力信号（ｉ１）に対するＩ／Ｏリフレッシュ処理（ｒ
１）は、シーケンスラダー回路処理（Ｓ１）の終了を待
って行われ、優先度「２」，「３」のＩ／Ｏからの出力
信号（Ｓ２，Ｓ３）に対するＩ／Ｏリフレッシュ処理
（ｒ２，ｒ３）は、シーケンスラダー回路処理（Ｓ２）
の終了を待って行われる。すなわち、同期モードのシー
ケンス処理では、優先度の高い情報に対しては、優先し
てＩ／Ｏリフレッシュ処理が行われる。
【図１】 本発明に係るシーケンスコントローラを用い
たシステムの概略構成を示したブロック図である。
たシステムの概略構成を示したブロック図である。
【図２】 本発明に係るシーケンスコントローラの概略
構成を示したブロック図である。
構成を示したブロック図である。
【図３】 ユーザによるＩ／Ｏおよび各Ｉ／Ｏの情報に
対する優先度の設定手順を示したフローチャートであ
る。
対する優先度の設定手順を示したフローチャートであ
る。
【図４】 Ｉ／Ｏリフレッシュ処理の概略手順を示した
フローチャートである。
フローチャートである。
【図５】 ＣＰＵにおける処理の概略手順を示したフロ
ーチャートである。
ーチャートである。
【図６】 ＣＰＵにおける処理の概略手順を示したフロ
ーチャートである。
ーチャートである。
【図７】 Ｉ／Ｏリフレッシュ処理のタイミングを示し
たタイミングチャートである。
たタイミングチャートである。
【図８】 従来のＩ／Ｏリフレッシュ処理のタイミング
を示したタイミングチャートである。
を示したタイミングチャートである。
１０…シーケンスコントローラ、 １２…リモートＩ／Ｏマスタ局、 ２１…第１リモートＩ／Ｏスレーブ局、 ２２…第２リモートＩ／Ｏスレーブ局、 ２３…第３リモートＩ／Ｏスレーブ局、 ２４，２５，２６…Ｉ／Ｏ機器、 ２７…ＣＲＴ、 ２８…インバータ、 ２９…モータ、 ３０…ＣＰＵ、 ３２…ＤＭＡ、 ３４…ドライバ／レシーバ、 ３６…ＲＡＭ。
Claims (4)
- 【請求項１】 シーケンスラダー回路処理と、当該シー
ケンスラダー回路処理によって得られた出力信号および
外部からの入力信号とを更新するＩ／Ｏリフレッシュ処
理とかならるシーケンス処理方法であって、 Ｉ／Ｏリフレッシュ処理で扱う情報に対して優先度を設
定する優先度設定工程と、 設定された優先度を記憶する優先度記憶工程と、 記憶された優先度に基づいて、優先度の高い順序でＩ／
Ｏリフレッシュ処理を行うＩ／Ｏリフレッシュ工程と、
からなることを特徴とするシーケンス処理方法。 - 【請求項２】 シーケンスラダー回路処理と、当該シー
ケンスラダー回路処理によって得られた出力信号および
外部からの入力信号とを更新するＩ／Ｏリフレッシュ処
理とからなるシーケンス処理を行うシーケンスコントロ
ーラであって、 前記Ｉ／Ｏリフレッシュ処理で扱う情報に対して優先度
を設定する優先度設定手段と、 前記優先度設定手段により設定された優先度を記憶する
優先度記憶手段と、 前記優先度記憶手段に記憶された優先度に基づいて、優
先度の高い順序でＩ／Ｏリフレッシュ処理を行うＩ／Ｏ
リフレッシュ手段と、を備えたことを特徴とするシーケ
ンスコントローラ。 - 【請求項３】 前記Ｉ／Ｏリフレッシュ手段は、 シーケンスラダー回路処理の進行とは無関係に、各優先
度毎の情報に対するＩ／Ｏリフレッシュ処理を行うこと
を特徴とする請求項２記載のシーケンスコントローラ。 - 【請求項４】 前記Ｉ／Ｏリフレッシュ手段は、 シーケンスラダー回路処理の１サイクルの終了を待っ
て、各優先度毎の情報に対するＩ／Ｏリフレッシュ処理
を行うことを特徴とする請求項２記載のシーケンスコン
トローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26373297A JPH11102208A (ja) | 1997-09-29 | 1997-09-29 | シーケンス処理方法およびこれに用いるシーケンスコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26373297A JPH11102208A (ja) | 1997-09-29 | 1997-09-29 | シーケンス処理方法およびこれに用いるシーケンスコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11102208A true JPH11102208A (ja) | 1999-04-13 |
Family
ID=17393534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26373297A Withdrawn JPH11102208A (ja) | 1997-09-29 | 1997-09-29 | シーケンス処理方法およびこれに用いるシーケンスコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11102208A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105573128A (zh) * | 2014-11-05 | 2016-05-11 | 三星电子株式会社 | 用户装置及其驱动方法、提供服务的设备及其驱动方法 |
-
1997
- 1997-09-29 JP JP26373297A patent/JPH11102208A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105573128A (zh) * | 2014-11-05 | 2016-05-11 | 三星电子株式会社 | 用户装置及其驱动方法、提供服务的设备及其驱动方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100309026B1 (ko) | 전송및수신버퍼레지스터의갯수가감소된자동차용직렬인터페이스 | |
| JPH0146892B2 (ja) | ||
| US6122280A (en) | Packet output device and packet output method | |
| JPS5987569A (ja) | デ−タ自動連続処理回路 | |
| JPH11102208A (ja) | シーケンス処理方法およびこれに用いるシーケンスコントローラ | |
| JPH09331370A (ja) | データ通信装置 | |
| JP3007923B2 (ja) | データ転送方法およびシステム | |
| JP3230339B2 (ja) | 通信制御装置 | |
| JPS6332298B2 (ja) | ||
| JPS6294042A (ja) | 通信制御装置 | |
| JPS63116541A (ja) | 受信処理方式 | |
| JP2639377B2 (ja) | 電子機器の操作装置 | |
| JP2748718B2 (ja) | 同期端局装置制御システム | |
| JPH0736819A (ja) | Ｄｍａデータ転送装置 | |
| JPH05266685A (ja) | 記憶装置 | |
| JPH0659901A (ja) | プログラム・ローディング方式 | |
| JP3215934B2 (ja) | マイクロプロセッサ開発支援装置 | |
| JPH0554316B2 (ja) | ||
| JPS6335989B2 (ja) | ||
| JPH04360251A (ja) | コンピュータシステム | |
| KR19990058930A (ko) | 디앰에이 컨트롤러 및 이를 이용한 디앰에이 요구신호 우선순위 변경방법 | |
| JPS63278113A (ja) | タイマ制御装置 | |
| JPH0533861B2 (ja) | ||
| JPS62274815A (ja) | タイマ装置 | |
| JP2002297209A (ja) | シーケンス制御装置におけるシーケンスプログラム格納方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |