JPH1098141A - セラミック端子板及び半導体気密封止容器並びに複合半導体デバイス - Google Patents
セラミック端子板及び半導体気密封止容器並びに複合半導体デバイスInfo
- Publication number
- JPH1098141A JPH1098141A JP8274228A JP27422896A JPH1098141A JP H1098141 A JPH1098141 A JP H1098141A JP 8274228 A JP8274228 A JP 8274228A JP 27422896 A JP27422896 A JP 27422896A JP H1098141 A JPH1098141 A JP H1098141A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- wiring
- ceramic
- inward
- terminal plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 レ−ザチップとペルチエ素子を内蔵するセラ
ミックパッケージにおいてセラミックパッケージの配線
パターンにペルチエ素子のリードを半田付けする作業を
容易単純にし未熟練者でも短時間で行えるようにする
事。 【解決手段】 ペルチエ素子のリードを取り付けるべき
パッケージ配線パターンにパターンに平行に伸びる溝を
切りこれに短いリードを固定する。ペルチエ素子のリー
ドは、この内向きリードに半田付けするようにする。
ミックパッケージにおいてセラミックパッケージの配線
パターンにペルチエ素子のリードを半田付けする作業を
容易単純にし未熟練者でも短時間で行えるようにする
事。 【解決手段】 ペルチエ素子のリードを取り付けるべき
パッケージ配線パターンにパターンに平行に伸びる溝を
切りこれに短いリードを固定する。ペルチエ素子のリー
ドは、この内向きリードに半田付けするようにする。
Description
【０００１】
【発明の属する技術分野】この発明は、複合半導体デバ
イス用パッケージと、パッケージに使用されるセラミッ
ク端子板の構造に関する。ここで複合半導体デバイスと
いうのは２つ以上のデバイスを組み合わせて同じ半導体
容器に収容したものである。特にその一方の半導体デバ
イスはすでにリードを接続端子として持っているものを
意味する。いくつもの種類があるが、ここではペルチエ
素子と半導体レ−ザを同一のパッケージに収容した半導
体容器を例にして説明する。
イス用パッケージと、パッケージに使用されるセラミッ
ク端子板の構造に関する。ここで複合半導体デバイスと
いうのは２つ以上のデバイスを組み合わせて同じ半導体
容器に収容したものである。特にその一方の半導体デバ
イスはすでにリードを接続端子として持っているものを
意味する。いくつもの種類があるが、ここではペルチエ
素子と半導体レ−ザを同一のパッケージに収容した半導
体容器を例にして説明する。
【０００２】半導体レ−ザや発光ダイオードは電流を流
すことによって光を発するものであるから強く発熱す
る。温度が上がり過ぎると発光の効率が低下する。効率
低下を防ぐために、あるいは大パワーの光を発生させる
ためには素子を冷却しなければならないということがあ
る。
すことによって光を発するものであるから強く発熱す
る。温度が上がり過ぎると発光の効率が低下する。効率
低下を防ぐために、あるいは大パワーの光を発生させる
ためには素子を冷却しなければならないということがあ
る。
【０００３】単に冷却するならヒートシンクを使えば良
い場合もある。しかし発熱が著しい場合は自然放熱に依
存するヒートシンクでは不十分である。また温度を一定
に保持して性能を安定化させなければならないというこ
ともある。さらに受光素子の場合でもアバランシェフォ
トダイオードの様に高発熱体となる場合は、冷却機構を
必要とするほか、多重量子井戸構造（ＭＱＷ）の受光層
を有して、サイドモード間遷移等を利用した感度の高い
波長選択性を持たせた受光素子では厳密な温度制御を必
要とする。
い場合もある。しかし発熱が著しい場合は自然放熱に依
存するヒートシンクでは不十分である。また温度を一定
に保持して性能を安定化させなければならないというこ
ともある。さらに受光素子の場合でもアバランシェフォ
トダイオードの様に高発熱体となる場合は、冷却機構を
必要とするほか、多重量子井戸構造（ＭＱＷ）の受光層
を有して、サイドモード間遷移等を利用した感度の高い
波長選択性を持たせた受光素子では厳密な温度制御を必
要とする。
【０００４】温度制御又は冷却のために素子の全体を恒
温槽に入れるということも考えられよう。しかし、そう
すると光学系などの設計の自由度が少なくなるし、コス
トも著しく高くなる。非現実的な方法である。
温槽に入れるということも考えられよう。しかし、そう
すると光学系などの設計の自由度が少なくなるし、コス
トも著しく高くなる。非現実的な方法である。
【０００５】より現実的な方法として、ペルチエ素子を
パッケージに入れてしまいペルチエ素子の上にレ−ザ、
発光ダイオード、受光素子、各種回路素子など温度制御
の必要な素子を載せるという手段が可能である。ペルチ
エ素子自体半導体素子の１種であって十分に小さく、半
導体用のパッケージに収容できる。ペルチエ素子は金
属、ｐ型半導体、金属、ｎ型半導体、金属を繋いだもの
で、電流の向きを変える事によって、中間の金属の部分
の温度を変えることができる。ある方向に電流を流す
と、中間の電極は発熱し、反対方向に電流を流すと中間
電極は吸熱する。
パッケージに入れてしまいペルチエ素子の上にレ−ザ、
発光ダイオード、受光素子、各種回路素子など温度制御
の必要な素子を載せるという手段が可能である。ペルチ
エ素子自体半導体素子の１種であって十分に小さく、半
導体用のパッケージに収容できる。ペルチエ素子は金
属、ｐ型半導体、金属、ｎ型半導体、金属を繋いだもの
で、電流の向きを変える事によって、中間の金属の部分
の温度を変えることができる。ある方向に電流を流す
と、中間の電極は発熱し、反対方向に電流を流すと中間
電極は吸熱する。
【０００６】電流の向きと電流量を調整して、中間電極
の温度を制御できる。対象となる素子を絶縁体を介し中
間電極に張り付ける事によって素子を加熱冷却すること
ができる。素子の温度をチップサーミスタによって監視
するようにすれば対象素子を任意の温度に維持する事が
できる。
の温度を制御できる。対象となる素子を絶縁体を介し中
間電極に張り付ける事によって素子を加熱冷却すること
ができる。素子の温度をチップサーミスタによって監視
するようにすれば対象素子を任意の温度に維持する事が
できる。
【０００７】
【従来の技術】そのような複合デバイスは、パッケージ
の内部にペルチエ素子と半導体レ−ザを一緒に収容す
る。いくつかのものが提案されている。 実開平３−３９８６７号「半導体レ−ザモジュール」
はパッケージにペルチエ素子を取り付けその上に半導体
レ−ザを取り付け半導体レ−ザの温度を制御しようとす
るものである。半導体レ−ザの電極パッドとパッケージ
の配線をリボン上リードによって接続している。
の内部にペルチエ素子と半導体レ−ザを一緒に収容す
る。いくつかのものが提案されている。 実開平３−３９８６７号「半導体レ−ザモジュール」
はパッケージにペルチエ素子を取り付けその上に半導体
レ−ザを取り付け半導体レ−ザの温度を制御しようとす
るものである。半導体レ−ザの電極パッドとパッケージ
の配線をリボン上リードによって接続している。
【０００８】実開平５−１５４４０号「光半導体素子
収納用パッケージ」はパッケージの底板にペルチエ素子
を載せ、その上に絶縁体を置き、その上に半導体レ−ザ
を取り付けている。
収納用パッケージ」はパッケージの底板にペルチエ素子
を載せ、その上に絶縁体を置き、その上に半導体レ−ザ
を取り付けている。
【０００９】特開平５−６７８４４号「半導体レ−ザ
モジュール」はパッケージの底板をＡｌＮとしその上に
ペルチエ素子を複数単位載せてその上に半導体レ−ザ、
受光素子などを設けている。半導体レ−ザはヒートシン
クを介してペルチエ素子の上に乗っている。
モジュール」はパッケージの底板をＡｌＮとしその上に
ペルチエ素子を複数単位載せてその上に半導体レ−ザ、
受光素子などを設けている。半導体レ−ザはヒートシン
クを介してペルチエ素子の上に乗っている。
【００１０】ところがパッケージとペルチエ素子の電気
的な接続に問題がある。本発明はこれを問題にする。前
記の〜はいずれもパッケージ配線とペルチエ素子の
接続についてはなにも述べていない。何の工夫をも提案
していない。
的な接続に問題がある。本発明はこれを問題にする。前
記の〜はいずれもパッケージ配線とペルチエ素子の
接続についてはなにも述べていない。何の工夫をも提案
していない。
【００１１】パッケ−ジ内部の電気的接続には、セラミ
ック端子上の導電性のパターン電極と発光素子、受光素
子、増幅回路、論理回路等のＩＣチップ表面に形成され
た電極パッドを、金等のワイヤを使用してボンディング
されてなされる。この場合にはボンディング用の電極パ
ッドや、セラミック端子上のパターン電極がほぼ同一面
内にあること、つまりボンディングの機構から両電極間
に高低差が少ないことが要求されている。これはボンデ
ィングのツールであるニードル部の長さが有限なことに
起因している。
ック端子上の導電性のパターン電極と発光素子、受光素
子、増幅回路、論理回路等のＩＣチップ表面に形成され
た電極パッドを、金等のワイヤを使用してボンディング
されてなされる。この場合にはボンディング用の電極パ
ッドや、セラミック端子上のパターン電極がほぼ同一面
内にあること、つまりボンディングの機構から両電極間
に高低差が少ないことが要求されている。これはボンデ
ィングのツールであるニードル部の長さが有限なことに
起因している。
【００１２】ところが、ペルチエ素子の場合は一般的
に、発熱体である発光素子、受光素子、増幅回路、論理
回路等のＩＣチップとパッケージ底面との間に位置す
る。そのために、ペルチエ素子の電極と端子上のパター
ン電極とは高低差がついてしまうことが多い。そのため
に、金等のワイヤを使用してボンディングが困難なこと
から、ペルチエ素子は独自のパッケージに収容されリー
ドピンを備えたより独立性の高い形態で使用される。
に、発熱体である発光素子、受光素子、増幅回路、論理
回路等のＩＣチップとパッケージ底面との間に位置す
る。そのために、ペルチエ素子の電極と端子上のパター
ン電極とは高低差がついてしまうことが多い。そのため
に、金等のワイヤを使用してボンディングが困難なこと
から、ペルチエ素子は独自のパッケージに収容されリー
ドピンを備えたより独立性の高い形態で使用される。
【００１３】しかるにパッケージとペルチエ素子の電気
的導通を取るために、ペルチェ素子のリードと端子板上
のパターン電極が半田付けされている。
的導通を取るために、ペルチェ素子のリードと端子板上
のパターン電極が半田付けされている。
【００１４】パッケージのセラミック端子板の導電部
（配線パターン）にペルチエ素子のリードを半田付けし
ようとする場合にいくつかの問題がある。半田づけとい
う観点からはパッケージ全体を加熱することが望まし
い。しかし電子冷却素子（ペルチエ素子）は耐熱性に乏
しい。耐熱性が不十分な電子デバイスでは、全体を加熱
すると、熱により電子デバイス（ペルチエ素子）が破壊
される。全体加熱によるリード・配線の半田づけは不可
能である。
（配線パターン）にペルチエ素子のリードを半田付けし
ようとする場合にいくつかの問題がある。半田づけとい
う観点からはパッケージ全体を加熱することが望まし
い。しかし電子冷却素子（ペルチエ素子）は耐熱性に乏
しい。耐熱性が不十分な電子デバイスでは、全体を加熱
すると、熱により電子デバイス（ペルチエ素子）が破壊
される。全体加熱によるリード・配線の半田づけは不可
能である。
【００１５】そこで現在は、ペルチエ素子のピンの先を
適当に曲げて配線パターンの上に載せ半田ゴテを当てて
ピンと配線の両方を局所加熱しリードピンとメタライズ
配線を半田付けしている。
適当に曲げて配線パターンの上に載せ半田ゴテを当てて
ピンと配線の両方を局所加熱しリードピンとメタライズ
配線を半田付けしている。
【００１６】このように手作業による半田付けを行うの
であるが、これには欠点がある。一つは時間が掛かると
いうことである。ペルチエ素子のリードを折り曲げて丁
度該当する配線の上に接触させペンチなどでリードを抑
えながら半田ゴテを当てて加熱しついで半田を付けて半
田を溶かし半田をメタライズ配線上に広がらせる。半田
が固まるのを待ってペンチの先をリードから離す。メタ
ライズ配線は幾つもあるし、リードを付けるべき配線の
面積は狭い。配線部は平坦であってリードを仮止めする
ものがないから、ペンチやピンセットで抑えながら半田
付けする必要がある。リードの位置決め、抑えなどに時
間と熟練を要する。現在のところ１本のリードづけに数
分掛かっている。
であるが、これには欠点がある。一つは時間が掛かると
いうことである。ペルチエ素子のリードを折り曲げて丁
度該当する配線の上に接触させペンチなどでリードを抑
えながら半田ゴテを当てて加熱しついで半田を付けて半
田を溶かし半田をメタライズ配線上に広がらせる。半田
が固まるのを待ってペンチの先をリードから離す。メタ
ライズ配線は幾つもあるし、リードを付けるべき配線の
面積は狭い。配線部は平坦であってリードを仮止めする
ものがないから、ペンチやピンセットで抑えながら半田
付けする必要がある。リードの位置決め、抑えなどに時
間と熟練を要する。現在のところ１本のリードづけに数
分掛かっている。
【００１７】また平坦な配線に硬く太いリードを半田づ
けするので半田づけ不良が起こり易い。一見付いている
ように見えて導通していない場合もある。この場合導通
試験をしなければ分からない。さらに配線パターンは数
多くあり見分けが付きにくい。ペルチエ素子の端子を付
ける配線として指定されるのはその番号だけである。だ
から間違った配線パターンにリードを半田付けする可能
性もある。
けするので半田づけ不良が起こり易い。一見付いている
ように見えて導通していない場合もある。この場合導通
試験をしなければ分からない。さらに配線パターンは数
多くあり見分けが付きにくい。ペルチエ素子の端子を付
ける配線として指定されるのはその番号だけである。だ
から間違った配線パターンにリードを半田付けする可能
性もある。
【００１８】１このような難点は、結局パッケージのメ
タライズ配線が、リードのような硬質のものを接続する
には適していないというところに由来する。もともとメ
タライズ配線はワイヤボンデイングのためのものであ
る。半田付けのためのものではないのである。
タライズ配線が、リードのような硬質のものを接続する
には適していないというところに由来する。もともとメ
タライズ配線はワイヤボンデイングのためのものであ
る。半田付けのためのものではないのである。
【００１９】図１は少し工夫された先行例にかかるパッ
ケージのセラミック板上の端子構造をしめす。これは 特開平８−３７２４７号「光半導体素子収納用パッケ
ージ」に提案されたものである。パッケージの一部をな
すセラミック端子板のそのまた一部を示す説明図であ
る。通常はメタライズ配線１が、セラミック端子板２の
上に印刷されてあり上面の一部がセラミック板３によっ
て押さえられている。端子板２の上面６は平坦で、端面
４も平坦である。
ケージのセラミック板上の端子構造をしめす。これは 特開平８−３７２４７号「光半導体素子収納用パッケ
ージ」に提案されたものである。パッケージの一部をな
すセラミック端子板のそのまた一部を示す説明図であ
る。通常はメタライズ配線１が、セラミック端子板２の
上に印刷されてあり上面の一部がセラミック板３によっ
て押さえられている。端子板２の上面６は平坦で、端面
４も平坦である。
【００２０】この例では、位置決めを容易にするため
に、端面４に半円筒溝５が切り欠かれている。ペルチエ
素子のリード８をこの半円柱溝５に垂直にあてがい半田
７によって配線１とリード８を半田付けする。他の配線
にはこのような溝はないから、リードを付ける配線パタ
ーンとそうでない配線の区別が一目であきらかになる。
に、端面４に半円筒溝５が切り欠かれている。ペルチエ
素子のリード８をこの半円柱溝５に垂直にあてがい半田
７によって配線１とリード８を半田付けする。他の配線
にはこのような溝はないから、リードを付ける配線パタ
ーンとそうでない配線の区別が一目であきらかになる。
【００２１】図２は、ペルチエ素子素子のリード８を所
定の配線１に半田付けした状態を示す。配線の間違いを
防ぐことができ、また溝５で仮止めできるからペンチや
ピンセットでリードを持っていなくても半田付けでき
る。
定の配線１に半田付けした状態を示す。配線の間違いを
防ぐことができ、また溝５で仮止めできるからペンチや
ピンセットでリードを持っていなくても半田付けでき
る。
【００２２】
【発明が解決しようとする課題】端子上のメタライズ電
極は本来ワイヤボンデイングによって、リードを持たな
いＩＣチップのパッドと接続されるためのものである。
熱容量も半田付けに適したものではない。ペルチエ素子
のリードを折り曲げて配線に接触するようにするが、巧
く曲げて置かないと丁度該当配線の上に接触しない。
極は本来ワイヤボンデイングによって、リードを持たな
いＩＣチップのパッドと接続されるためのものである。
熱容量も半田付けに適したものではない。ペルチエ素子
のリードを折り曲げて配線に接触するようにするが、巧
く曲げて置かないと丁度該当配線の上に接触しない。
【００２３】無理に接触させるためにピンセットやペン
チでリードを持った状態で半田ゴテを当てなければいけ
ない。メタライズ配線自体は薄いものであるが実効的な
熱容量は小さくない。配線にコテ先を当て、配線を半田
の融点以上になるようコテによって加熱しなければなら
ない。セラミックは熱伝導率が高いから熱は配線から逃
げる。配線はなかなか温度が上がらない。つまり実効的
な熱容量が大きい。配線部を半田融点以上に加熱するに
はある程度の時間が掛かる。これが半田付けに時間のか
かる一つの原因である。時間がかかるだけでない。ある
程度の習熟度が必要である。さらに同じ寸法形状の配線
が並んでいるので区別が付きにくい。間違ってとなりの
配線パターンにつけてしまう恐れもある。
チでリードを持った状態で半田ゴテを当てなければいけ
ない。メタライズ配線自体は薄いものであるが実効的な
熱容量は小さくない。配線にコテ先を当て、配線を半田
の融点以上になるようコテによって加熱しなければなら
ない。セラミックは熱伝導率が高いから熱は配線から逃
げる。配線はなかなか温度が上がらない。つまり実効的
な熱容量が大きい。配線部を半田融点以上に加熱するに
はある程度の時間が掛かる。これが半田付けに時間のか
かる一つの原因である。時間がかかるだけでない。ある
程度の習熟度が必要である。さらに同じ寸法形状の配線
が並んでいるので区別が付きにくい。間違ってとなりの
配線パターンにつけてしまう恐れもある。
【００２４】前記の（特開平８−３７２４７）はペル
チエ素子のリードを付けるべき配線パターンに縦溝を付
けて置くから、配線を間違える恐れは少ない。また溝に
よって位置決めされるから半田付けも容易になる、とい
う長所がある。しかしそれとてリードを配線に直付けす
ることによる欠点から免れることができない。実質的な
熱容量の大きい配線を半田コテで加熱するのに時間がか
かる。さらに図２を見れば分かるが、配線とリードが直
角になって半田付けされるから半田の利いている面積が
狭い。だから半田の接合力が弱い。温度サイクルや振動
によって半田が外れる恐れがある。
チエ素子のリードを付けるべき配線パターンに縦溝を付
けて置くから、配線を間違える恐れは少ない。また溝に
よって位置決めされるから半田付けも容易になる、とい
う長所がある。しかしそれとてリードを配線に直付けす
ることによる欠点から免れることができない。実質的な
熱容量の大きい配線を半田コテで加熱するのに時間がか
かる。さらに図２を見れば分かるが、配線とリードが直
角になって半田付けされるから半田の利いている面積が
狭い。だから半田の接合力が弱い。温度サイクルや振動
によって半田が外れる恐れがある。
【００２５】半田ゴテによってペルチエ素子のリードを
配線に接続する場合より操作の簡単なパッケージ構造と
端子板構造を提供することが本発明の第１の目的であ
る。ペルチエ素子リードが繰り返し使用によって外れな
いようにしたパッケージ構造と端子板構造を提供するこ
とが本発明の第２の目的である。
配線に接続する場合より操作の簡単なパッケージ構造と
端子板構造を提供することが本発明の第１の目的であ
る。ペルチエ素子リードが繰り返し使用によって外れな
いようにしたパッケージ構造と端子板構造を提供するこ
とが本発明の第２の目的である。
【００２６】
【課題を解決するための手段】電子デバイスのリードを
半田付けするために、予め半導体気密封止容器の端子の
配線部に半田付け用の金属でできたリードを予め取り付
け、内側に突出するようにする。つまり配線に内向きリ
ードを予め付けておくのである。ペルチエ素子のリード
は、この内向きリードに半田付けする。つまりペルチエ
素子のリードを端子板の配線に直付けしないで、内向き
リードを介して間接接続するのである。
半田付けするために、予め半導体気密封止容器の端子の
配線部に半田付け用の金属でできたリードを予め取り付
け、内側に突出するようにする。つまり配線に内向きリ
ードを予め付けておくのである。ペルチエ素子のリード
は、この内向きリードに半田付けする。つまりペルチエ
素子のリードを端子板の配線に直付けしないで、内向き
リードを介して間接接続するのである。
【００２７】
【発明の実施の形態】本発明は、パッケージの端子板そ
のものを工夫し配線から内向きリードを延ばして置く。
ペルチエ素子のリードをこの内向きリードに半田付けす
る。リードの付いている配線とそうでない配線は一目で
区別できるから、ペルチエ素子リードを接続すべき配線
パターンを間違えることはない。
のものを工夫し配線から内向きリードを延ばして置く。
ペルチエ素子のリードをこの内向きリードに半田付けす
る。リードの付いている配線とそうでない配線は一目で
区別できるから、ペルチエ素子リードを接続すべき配線
パターンを間違えることはない。
【００２８】セラミックの基体から離れているから内向
きリードの先端部は実効的熱容量が小さい。熱容量が低
いから半田ゴテの先で触れることによってすぐに加熱で
きる。リードとリードの半田付けであるからから相性が
良い。リードの先をペンチやピンセットで保持しなくて
も弾性によってペルチエ素子リードが内向きリードに接
触するように癖を付けることができる。半田付け操作に
熟練がいらない。加熱時間が少なくて済むので半田に要
する時間を短縮できる。
きリードの先端部は実効的熱容量が小さい。熱容量が低
いから半田ゴテの先で触れることによってすぐに加熱で
きる。リードとリードの半田付けであるからから相性が
良い。リードの先をペンチやピンセットで保持しなくて
も弾性によってペルチエ素子リードが内向きリードに接
触するように癖を付けることができる。半田付け操作に
熟練がいらない。加熱時間が少なくて済むので半田に要
する時間を短縮できる。
【００２９】また同じようなリード同士の半田付けであ
るから振動など外力にたいして同様の変形をするので半
田が外れにくい。図３、図４に本発明によるパッケージ
への電子部品（電子冷却素子）の実装構造図を示す。セ
ラミック端子板２、３はパッケージの側壁において内外
に突出するように固定される。パッケージは底板９とそ
の上に固定される。長方形状の枠体１０、１１と、蓋と
よりなる。ここでは蓋の図示を略している。
るから振動など外力にたいして同様の変形をするので半
田が外れにくい。図３、図４に本発明によるパッケージ
への電子部品（電子冷却素子）の実装構造図を示す。セ
ラミック端子板２、３はパッケージの側壁において内外
に突出するように固定される。パッケージは底板９とそ
の上に固定される。長方形状の枠体１０、１１と、蓋と
よりなる。ここでは蓋の図示を略している。
【００３０】セラミック端子板２の上に多数の平行なメ
タライズ配線パターン１、１…が設けられる。配線パタ
ーンは枠体１０の内側の部分１と外側の部分１７を有す
る。これらは一体に印刷されている。外配線１７には外
部のリード１８が接続している。ここでは外配線１７と
外部リード１８は一体のものとして図示している。リー
ドフレーム枠１９、外部リード１８、外配線１７、内配
線１が全部一体のものである。
タライズ配線パターン１、１…が設けられる。配線パタ
ーンは枠体１０の内側の部分１と外側の部分１７を有す
る。これらは一体に印刷されている。外配線１７には外
部のリード１８が接続している。ここでは外配線１７と
外部リード１８は一体のものとして図示している。リー
ドフレーム枠１９、外部リード１８、外配線１７、内配
線１が全部一体のものである。
【００３１】全体に打点してあるが、これは電気的導通
があることを示す。図の面積の制限のため短く書いてい
るが、実際には外部リード１８はもっと長い。途中で切
断しリードフレーム枠１９を除くと外部リード１８のそ
れぞれが独立のリードピンになる。 金属板を打ち抜い
てこのような形状を作り、セラミック端子板２に接着し
てこのような配線パターンを得る事ができる。あるいは
セラミック端子板にメタライズ配線１、１７を印刷して
おき、細い外部リードを外配線１７にロウ付けすること
もできる。いずれにしても外部リード１８は、対応する
内部配線１と電気的に接続される。
があることを示す。図の面積の制限のため短く書いてい
るが、実際には外部リード１８はもっと長い。途中で切
断しリードフレーム枠１９を除くと外部リード１８のそ
れぞれが独立のリードピンになる。 金属板を打ち抜い
てこのような形状を作り、セラミック端子板２に接着し
てこのような配線パターンを得る事ができる。あるいは
セラミック端子板にメタライズ配線１、１７を印刷して
おき、細い外部リードを外配線１７にロウ付けすること
もできる。いずれにしても外部リード１８は、対応する
内部配線１と電気的に接続される。
【００３２】底板９の上にペルチエ素子１２（電子冷却
素子）が固定される。電子冷却素子のリード１３は二つ
あり側方に突出している。ペルチエ素子１２の上に半導
体レ−ザ、受光素子、増幅回路などが搭載される。図
３、４はそれら素子を載せる前の状態を示す。メタライ
ズ配線１は左右に幾つもあるが、多くは半導体レ−ザ、
受光素子、増幅回路などとワイヤボンデイングによって
接続されるべき配線である。端の１対の配線のみがペル
チエ素子のリード１３と接続されるべきものである。こ
の配線に短い線分状の内向きリード１４が固定される。
実際にはその配線の部分に配線方向に溝を彫って溝にリ
ード端を埋め込んで固定する。固定手段１５は鑞付けが
適する。
素子）が固定される。電子冷却素子のリード１３は二つ
あり側方に突出している。ペルチエ素子１２の上に半導
体レ−ザ、受光素子、増幅回路などが搭載される。図
３、４はそれら素子を載せる前の状態を示す。メタライ
ズ配線１は左右に幾つもあるが、多くは半導体レ−ザ、
受光素子、増幅回路などとワイヤボンデイングによって
接続されるべき配線である。端の１対の配線のみがペル
チエ素子のリード１３と接続されるべきものである。こ
の配線に短い線分状の内向きリード１４が固定される。
実際にはその配線の部分に配線方向に溝を彫って溝にリ
ード端を埋め込んで固定する。固定手段１５は鑞付けが
適する。
【００３３】ペルチエ素子のリード１３は適当に折り曲
げて内向きリード１４と接触させる。その状態で半田ゴ
テの先を当て半田を溶かしコテを引いて冷却し半田２２
を硬化させる。リード同士で熱容量が小さいのですぐに
加熱できる。だから半田時間も短くて良い。ペルチエ素
子は電子冷却素子リード１３、内向きリード１４を経て
内部配線１に接続される。
げて内向きリード１４と接触させる。その状態で半田ゴ
テの先を当て半田を溶かしコテを引いて冷却し半田２２
を硬化させる。リード同士で熱容量が小さいのですぐに
加熱できる。だから半田時間も短くて良い。ペルチエ素
子は電子冷却素子リード１３、内向きリード１４を経て
内部配線１に接続される。
【００３４】パッケージ側壁１０の一方の端面には光フ
ァイバなどを導入するためのソケット２０がある。底板
９の四隅にはネジ取り付け穴２１がある。この後半導体
レ−ザとモニタ用の受光素子を（増幅回路を含む事もあ
る）載せたモジュールをペルチエ素子の上に固定する。
半導体レ−ザ、受光素子、その他の回路素子チップの電
極パッドと、残りの内部配線１とをワイヤボンデイング
する。そしてセラミックの蓋を枠体１１の頂部に接着す
る。
ァイバなどを導入するためのソケット２０がある。底板
９の四隅にはネジ取り付け穴２１がある。この後半導体
レ−ザとモニタ用の受光素子を（増幅回路を含む事もあ
る）載せたモジュールをペルチエ素子の上に固定する。
半導体レ−ザ、受光素子、その他の回路素子チップの電
極パッドと、残りの内部配線１とをワイヤボンデイング
する。そしてセラミックの蓋を枠体１１の頂部に接着す
る。
【００３５】図５は内向きリードを設けるべき配線の一
部の拡大斜視図である。図３や図４に現れる多数のメタ
ライズ配線の内その一つだけを示している。セラミック
端子板２は図３に現れるように幅のある長いセラミック
平板である。その上に多数のメタライズ配線１、１７が
平行（或いは放射状）に形成される。その上には封止の
ために少し幅の小さいセラミック端子板３が接着されて
いる。図５は細長いセラミック端子板の一部を部分拡大
したものである。
部の拡大斜視図である。図３や図４に現れる多数のメタ
ライズ配線の内その一つだけを示している。セラミック
端子板２は図３に現れるように幅のある長いセラミック
平板である。その上に多数のメタライズ配線１、１７が
平行（或いは放射状）に形成される。その上には封止の
ために少し幅の小さいセラミック端子板３が接着されて
いる。図５は細長いセラミック端子板の一部を部分拡大
したものである。
【００３６】配線１の中央部を配線に平行に切り欠いて
溝２３を形成している。溝２３の端面２５は上端子板３
の端面２４と面一である。セラミック端子板２の前端面
４から端子板３の端面２４の間に形成された矩形断面の
溝２３である。溝２３を切るのは内向きリードを安定に
支持するためである。
溝２３を形成している。溝２３の端面２５は上端子板３
の端面２４と面一である。セラミック端子板２の前端面
４から端子板３の端面２４の間に形成された矩形断面の
溝２３である。溝２３を切るのは内向きリードを安定に
支持するためである。
【００３７】図６は溝２３において内向きリード１４を
固定しこれにペルチエ素子リード１３を半田付けした状
態を示す。リード１４はまっすぐな短いリードであって
溝２３に差し込まれ銀鑞１５によって配線１に対して固
定される。銀鑞１５で固定するからリード１４と配線１
は電気的に導通する。ここでリード１４は導電性に優れ
たＣｕ線でＮｉメッキしたものである。図３の例では内
向きリードを必要とする配線が左右同じ列にあるから、
両方の配線にまたがるような長さの１本のリードを両方
の溝に入れて両端を配線に鑞付けする。そして不要な中
間部を切りとり、二つのリードとする。
固定しこれにペルチエ素子リード１３を半田付けした状
態を示す。リード１４はまっすぐな短いリードであって
溝２３に差し込まれ銀鑞１５によって配線１に対して固
定される。銀鑞１５で固定するからリード１４と配線１
は電気的に導通する。ここでリード１４は導電性に優れ
たＣｕ線でＮｉメッキしたものである。図３の例では内
向きリードを必要とする配線が左右同じ列にあるから、
両方の配線にまたがるような長さの１本のリードを両方
の溝に入れて両端を配線に鑞付けする。そして不要な中
間部を切りとり、二つのリードとする。
【００３８】このような状態のパッケージにペルチエ素
子を取り付け、そのリードを折り曲げて内向きリード１
４の先端に半田付けする。リードフレーム１８がメタラ
イズ配線１７とが別体である場合は、銀鑞付けはパッケ
ージの金属部（外部配線１７）とリードフレーム１８に
ついても行う必要がある。同じ銀鑞付けであるから、リ
ード１４の形成時に同時に行った。さらに半田の濡れ性
と電気伝導度を良くするために、金メッキ処理をメタラ
イズ部に施してリード付き端子を作製した。
子を取り付け、そのリードを折り曲げて内向きリード１
４の先端に半田付けする。リードフレーム１８がメタラ
イズ配線１７とが別体である場合は、銀鑞付けはパッケ
ージの金属部（外部配線１７）とリードフレーム１８に
ついても行う必要がある。同じ銀鑞付けであるから、リ
ード１４の形成時に同時に行った。さらに半田の濡れ性
と電気伝導度を良くするために、金メッキ処理をメタラ
イズ部に施してリード付き端子を作製した。
【００３９】図７、図８、図９は他の実施例を示す。こ
れは溝をさらに延長し、セラミック端子板２に延長穴２
６を設けたものである。穴の端面２７が上端子板３の端
面２４より後ろに位置する。リード１４を溝２３に差し
込むと穴２６のためにリード１４がその状態を維持でき
る。この状態で内向きリードを配線１に対して銀鑞付け
することができる。このように溝２３にリード保持機能
があると、短いリードを片持ち支持できる。図３の例で
は二つのリードが同じ列にあるが、そうでなくて違う列
にリードを付ける必要がある場合もある。そのようなと
き長いリードを架橋して両端を溝で仮に支持するわけに
はゆかない。単独で短いリードを溝によって仮に支持で
きる方がよい。そのために図７〜図９の穴２６のある溝
２３がより便利である。
れは溝をさらに延長し、セラミック端子板２に延長穴２
６を設けたものである。穴の端面２７が上端子板３の端
面２４より後ろに位置する。リード１４を溝２３に差し
込むと穴２６のためにリード１４がその状態を維持でき
る。この状態で内向きリードを配線１に対して銀鑞付け
することができる。このように溝２３にリード保持機能
があると、短いリードを片持ち支持できる。図３の例で
は二つのリードが同じ列にあるが、そうでなくて違う列
にリードを付ける必要がある場合もある。そのようなと
き長いリードを架橋して両端を溝で仮に支持するわけに
はゆかない。単独で短いリードを溝によって仮に支持で
きる方がよい。そのために図７〜図９の穴２６のある溝
２３がより便利である。
【００４０】図１０、図１１、図１２は第３の実施例を
示す。これは前例の仮止め機能をよりいっそう強化した
ものである。溝２３の底に垂直方向の穴２８を穿ってい
る。リード１４の方も単純な直線ではない。水平部３
０、直角部３１、垂下部３２よりなるＬ字型一体構造に
なっている。垂下部３２の先を穴２８に差し入れて水平
部３０を溝２３に沿わせる。これだけでリードが片持ち
仮支持できる。リードを付けるべき配線が対称の位置に
ない場合にこのような仮止めは有効である。そのような
状態で水平部３０と直角部３１の部分を銀鑞１５によっ
て固定する。配線１とＬ字型のリード１４が電気的に導
通する。ペルチエ素子のリード１３を半田ゴテによって
リード１４に半田付けするのはこれまでの例と同様であ
る。
示す。これは前例の仮止め機能をよりいっそう強化した
ものである。溝２３の底に垂直方向の穴２８を穿ってい
る。リード１４の方も単純な直線ではない。水平部３
０、直角部３１、垂下部３２よりなるＬ字型一体構造に
なっている。垂下部３２の先を穴２８に差し入れて水平
部３０を溝２３に沿わせる。これだけでリードが片持ち
仮支持できる。リードを付けるべき配線が対称の位置に
ない場合にこのような仮止めは有効である。そのような
状態で水平部３０と直角部３１の部分を銀鑞１５によっ
て固定する。配線１とＬ字型のリード１４が電気的に導
通する。ペルチエ素子のリード１３を半田ゴテによって
リード１４に半田付けするのはこれまでの例と同様であ
る。
【００４１】
【実施例】従来のようにパッケージのメタライズ配線に
折り曲げたリードを直接半田付けするのはかなりの熟練
が必要であった。熟練者であっても１本のリードを付け
るのに約２分必要であった。本発明によれば、予め横向
きに内向きリードがとりつけてあるので、間違わない
し、半田操作が簡単である。未熟練者でも容易に半田付
けすることができる。リードの半田付けに要する時間は
約３０秒に減った。もちろん横向きにリードを取り付け
る準備の作業が新たに必要になる。これはしかしパッケ
ージ製作時に短時間でできる単純な作業にすぎない。さ
らに半田付けが完全であるから、振動や衝撃によっても
半田が取れない。その後のスクリーニングでの半田付け
不良を０％にすることができた。
折り曲げたリードを直接半田付けするのはかなりの熟練
が必要であった。熟練者であっても１本のリードを付け
るのに約２分必要であった。本発明によれば、予め横向
きに内向きリードがとりつけてあるので、間違わない
し、半田操作が簡単である。未熟練者でも容易に半田付
けすることができる。リードの半田付けに要する時間は
約３０秒に減った。もちろん横向きにリードを取り付け
る準備の作業が新たに必要になる。これはしかしパッケ
ージ製作時に短時間でできる単純な作業にすぎない。さ
らに半田付けが完全であるから、振動や衝撃によっても
半田が取れない。その後のスクリーニングでの半田付け
不良を０％にすることができた。
【００４２】
【発明の効果】内向きリードとメタライズ配線の接続に
おいて溝を切って水平にリードを取り付けるからリード
の保持がより完全になる。図２のように縦に配線につけ
たものは取れ易い。水平なメタライズ配線に折り曲げた
リードを半田付けしたものも外れ易い。内向きリードと
配線の接続においてより信頼性が高い。リードを付ける
べき配線の位置を間違わない。
おいて溝を切って水平にリードを取り付けるからリード
の保持がより完全になる。図２のように縦に配線につけ
たものは取れ易い。水平なメタライズ配線に折り曲げた
リードを半田付けしたものも外れ易い。内向きリードと
配線の接続においてより信頼性が高い。リードを付ける
べき配線の位置を間違わない。
【００４３】さらに熱容量の小さい内向きリードにペル
チエ素子などのリードを半田付けするから加熱に要する
時間が短い。半田付けに必要な時間を短縮できる。さら
に弾性変形するリード同士を半田付けしているから振動
や衝撃によって半田が外れにくい。信頼性の高い半田付
けを行う事ができる。
チエ素子などのリードを半田付けするから加熱に要する
時間が短い。半田付けに必要な時間を短縮できる。さら
に弾性変形するリード同士を半田付けしているから振動
や衝撃によって半田が外れにくい。信頼性の高い半田付
けを行う事ができる。
【図１】特開平８−３７２４７号によって提案されたペ
ルチエ素子のリードを取り付ける構造を示すパッケージ
の一部斜視図。
ルチエ素子のリードを取り付ける構造を示すパッケージ
の一部斜視図。
【図２】図１のパッケージにおいてペルチエ素子のリー
ドを半田付けした状態を示すパッケージの一部斜視図。
ドを半田付けした状態を示すパッケージの一部斜視図。
【図３】本発明の実施例にかかる半導体素子用パッケー
ジの蓋を除いた状態の平面図。
ジの蓋を除いた状態の平面図。
【図４】本発明の実施例にかかる半導体素子用パッケー
ジの縦断側面図。
ジの縦断側面図。
【図５】本発明の第１の実施例にかかるセラミック端子
板の一部の斜視図。
板の一部の斜視図。
【図６】図５のセラミック端子板にリードを内向きに取
り付けさらにペルチエ素子のリードをリードに半田付け
した状態の斜視図。
り付けさらにペルチエ素子のリードをリードに半田付け
した状態の斜視図。
【図７】本発明の第２の実施例にかかるセラミック端子
板の一部の斜視図。
板の一部の斜視図。
【図８】図７のセラミック端子板の一部の平面図。
【図９】図７の実施例にかかるセラミック端子板に内向
きリードを付けさらにペルチエ素子のリードを半田付け
した状態の斜視図。
きリードを付けさらにペルチエ素子のリードを半田付け
した状態の斜視図。
【図１０】本発明の第３の実施例にかかるセラミック端
子板の一部の斜視図。
子板の一部の斜視図。
【図１１】図１０のセラミック端子板の一部の平面図。
【図１２】図１０のセラミック端子板に内向きリードを
取り付けさらにペルチエ素子のリードを半田付けした状
態の斜視図。
取り付けさらにペルチエ素子のリードを半田付けした状
態の斜視図。
１ メタライズ配線 ２ セラミック端子板（下板） ３ セラミック端子板（上板） ４ セラミック端子板（下板）の前端面 ５ 前端面に縦に彫った溝 ６ セラミック端子板（下板）の上面 ７ 半田 ８ ペルチエ素子のリード ９ パッケージの底板 １０ パッケージの枠体 １１ パッケージの枠体（上辺） １２ ペルチエ素子 １３ ペルチエ素子リード １４ 内向きリード １５ 銀鑞 １７ 配線のパッケージの外側 １８ リードフレーム １９ リードフレームの枠
Claims (8)
- 【請求項１】 半導体気密封止容器の気密性を保持しつ
つ半導体気密封止容器の外側と内側を電気的に接続する
ための部品であって、容器側面を貫いて設けられ、絶縁
性のセラミックの板とその上もしくは内部に設けられた
内外に続く導電性配線を有し、容器内側の導電性配線の
適数個の配線よりさらに内側に延びる金属製の内向きリ
ードを設けてあることを特徴とするセラミック端子板。 - 【請求項２】 内向きリードの少なくとも中心部は銅で
あることを特徴とする請求項１に記載のセラミック端子
板。 - 【請求項３】 導電性配線と内向きリードは銀鑞によっ
て接着していることを特徴とする請求項１又は２に記載
のセラミック端子板。 - 【請求項４】 内向きリードは、配線に平行に配線部の
セラミックの一部を切り欠いた溝の中に固定され導電性
配線と電気的に接続されていることを特徴とする請求項
１〜３のいずれかに記載のセラミック端子板。 - 【請求項５】 内向きリードはＬ字型に曲がっており、
配線部においてセラミック板に対して配線と直角に穿孔
した穴によって固定され導電性配線と電気的に接続され
ていることを特徴とする請求項１〜３の何れかに記載の
セラミック端子板。 - 【請求項６】 内向きリードはＬ字型に曲がっており、
配線に平行に配線部のセラミックの一部を切り欠いた溝
と、溝の一部に穿孔した穴とによって固定され導電性配
線と電気的に接続されていることを特徴とする請求項１
〜３の何れかに記載のセラミック端子板。 - 【請求項７】 底板と、底板の上に固定されるセラミッ
ク枠体と、枠体の上に取り付けられる蓋と、容器内部の
気密性を保持しつつ容器の外側と内側の端子を電気的に
接続するための導電性配線を有するセラミック端子板と
よりなり、セラミック端子板はセラミック枠体側面を貫
いて設けられ、絶縁性のセラミックの板とその上に設け
られた内外に続く導電性配線を有し、容器内側の導電性
配線の適数個の配線よりさらに内側に延びる金属製の内
向きリードを設けてあることを特徴とする半導体気密封
止容器。 - 【請求項８】 底板と、底板の上に固定されるセラミッ
ク枠体と、枠体の上に取り付けられる蓋と、容器内部の
気密性を保持しつつ容器の外側と内側の端子を電気的に
接続するための導電性配線を有するセラミック端子板
と、底板の上に固定されるペルチエ素子と、ペルチエ素
子の上に固定され温度制御されるべき半導体素子とより
なり、セラミック端子板はセラミック枠体側面を貫いて
設けられ、絶縁性のセラミックの板とその上に設けられ
た内外に続く導電性配線を有し、容器内側の導電性配線
の適数個の配線よりさらに内側に延びる金属製の内向き
リードを設けてあり、ペルチエ素子のリードは前記内向
きリードに半田付けされていることを特徴とする複合半
導体デバイス。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8274228A JP2848359B2 (ja) | 1996-09-24 | 1996-09-24 | セラミック端子板及び半導体気密封止容器並びに複合半導体デバイス |
| US08/934,889 US5907185A (en) | 1996-09-24 | 1997-09-22 | Ceramic terminal block, hermetic sealed package, and complex semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8274228A JP2848359B2 (ja) | 1996-09-24 | 1996-09-24 | セラミック端子板及び半導体気密封止容器並びに複合半導体デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1098141A true JPH1098141A (ja) | 1998-04-14 |
| JP2848359B2 JP2848359B2 (ja) | 1999-01-20 |
Family
ID=17538808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8274228A Expired - Fee Related JP2848359B2 (ja) | 1996-09-24 | 1996-09-24 | セラミック端子板及び半導体気密封止容器並びに複合半導体デバイス |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5907185A (ja) |
| JP (1) | JP2848359B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6506624B2 (en) | 2000-09-05 | 2003-01-14 | Sumitomo Electric Industries, Ltd. | Method of manufacturing an optical semiconductor module |
| JP2003037247A (ja) * | 2001-07-25 | 2003-02-07 | Kyocera Corp | 光半導体素子収納用パッケージおよび光半導体装置 |
| CN112071814A (zh) * | 2020-09-09 | 2020-12-11 | 深圳市明锐信息科技有限公司 | 一种芯片封装系统及其芯片封装工艺 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697399B2 (en) * | 2000-05-26 | 2004-02-24 | The Furukawa Electric Co., Ltd. | Semiconductor laser module with peltier module for regulating a temperature of a semiconductor laser chip |
| EP1220391A1 (en) * | 2000-12-28 | 2002-07-03 | Corning O.T.I. S.p.A. | Package with thermoelectric cooler |
| JP2003007882A (ja) | 2001-06-27 | 2003-01-10 | Sumitomo Electric Ind Ltd | 光半導体気密封止容器及びそれを用いた光半導体モジュール |
| US6846117B2 (en) * | 2002-10-08 | 2005-01-25 | Intel Corporation | Optical module package |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161351A (ja) * | 1982-03-18 | 1983-09-24 | Fujitsu Ltd | ガラス封止半導体装置 |
| JPS6022345A (ja) * | 1983-07-19 | 1985-02-04 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| JPS6153746A (ja) * | 1984-08-24 | 1986-03-17 | Hitachi Ltd | 半導体装置 |
| JPH0727989B2 (ja) * | 1985-11-22 | 1995-03-29 | 日本電気株式会社 | セラミックパッケージ型半導体装置の製造方法 |
| JP2604235B2 (ja) * | 1989-07-04 | 1997-04-30 | タジマエンジニアリング株式会社 | ジェットエゼクタ式冷凍装置 |
| JPH04256203A (ja) * | 1991-02-07 | 1992-09-10 | Mitsubishi Electric Corp | マイクロ波帯ｉｃ用パッケージ |
| JPH0567844A (ja) * | 1991-02-28 | 1993-03-19 | Oki Electric Ind Co Ltd | 半導体レーザモジユール |
| JP3055224B2 (ja) * | 1991-07-08 | 2000-06-26 | 松下電器産業株式会社 | 炊飯器の制御回路 |
| DE4422322C1 (de) * | 1994-06-27 | 1995-09-14 | Ant Nachrichtentech | Lasermodul |
| JP3426717B2 (ja) * | 1994-07-22 | 2003-07-14 | 京セラ株式会社 | 光半導体素子収納用パッケージ |
-
1996
- 1996-09-24 JP JP8274228A patent/JP2848359B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-22 US US08/934,889 patent/US5907185A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6506624B2 (en) | 2000-09-05 | 2003-01-14 | Sumitomo Electric Industries, Ltd. | Method of manufacturing an optical semiconductor module |
| JP2003037247A (ja) * | 2001-07-25 | 2003-02-07 | Kyocera Corp | 光半導体素子収納用パッケージおよび光半導体装置 |
| JP4497762B2 (ja) * | 2001-07-25 | 2010-07-07 | 京セラ株式会社 | 光半導体素子収納用パッケージおよび光半導体装置 |
| CN112071814A (zh) * | 2020-09-09 | 2020-12-11 | 深圳市明锐信息科技有限公司 | 一种芯片封装系统及其芯片封装工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5907185A (en) | 1999-05-25 |
| JP2848359B2 (ja) | 1999-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6354831B2 (ja) | 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール | |
| EP2160771B1 (en) | Solderless integrated package connector and heat sink for led | |
| KR101388328B1 (ko) | 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법 | |
| EP0117111B1 (en) | Semiconductor device assembly | |
| KR101157530B1 (ko) | 발광다이오드 패키지 및 그 제조방법 | |
| JPS63239832A (ja) | Ｉｃチップ用パッケージおよびその製造方法 | |
| US20020158320A1 (en) | Light-emitting diode and a method for its manufacture | |
| JP2848359B2 (ja) | セラミック端子板及び半導体気密封止容器並びに複合半導体デバイス | |
| JP2007096004A (ja) | 半導体装置 | |
| JP2000349353A (ja) | ペルチェモジュールおよびそれを備えた光通信用モジュール | |
| JP2019016783A (ja) | 発光素子搭載用パッケージ | |
| JP3082170B2 (ja) | ワイヤボンド対応ペルチェ素子 | |
| JP2015106663A (ja) | 配線基板の接続方法、および配線基板の実装構造 | |
| JP2002270906A (ja) | 熱電モジュール | |
| JP4010679B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JP3555304B2 (ja) | 電子装置 | |
| JPS63229842A (ja) | 表面実装用パツケ−ジ | |
| JPH01207961A (ja) | 半導体装置 | |
| JPH0951051A (ja) | 半導体装置 | |
| JPH0864712A (ja) | 光半導体素子収納用パッケージ | |
| JPH05211247A (ja) | 半導体装置 | |
| JP2001176997A (ja) | 半導体素子収納用パッケージ | |
| JP2004031653A (ja) | パッケージおよび光半導体素子固定モジュール | |
| CN114450783A (zh) | 功率半导体器件和制造功率半导体器件的方法 | |
| JP2000106415A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |