JPH1098058A - 超高周波半導体装置の製造方法 - Google Patents
超高周波半導体装置の製造方法Info
- Publication number
- JPH1098058A JPH1098058A JP9178943A JP17894397A JPH1098058A JP H1098058 A JPH1098058 A JP H1098058A JP 9178943 A JP9178943 A JP 9178943A JP 17894397 A JP17894397 A JP 17894397A JP H1098058 A JPH1098058 A JP H1098058A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- substrate
- gate
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000000463 material Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims description 28
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 24
- 150000001875 compounds Chemical class 0.000 claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract 2
- 238000004891 communication Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
0.25μm以下の長さを持つT型ゲートを形成する。 【解決手段】 半導体基板上に第1膜、絶縁膜、第2膜
を形成し、第2膜上にゲート用マスクパターンを形成す
る。第2膜及び絶縁膜をエッチングし、エッチングされ
た絶縁膜を側面エッチングして絶縁膜の長さを所定長さ
に調整する。第2膜の表面のみが露出されるように基板
全面に第2膜の高さまで感光膜を形成し、感光膜をマス
クとして第2膜、絶縁膜、第1膜を除去して基板の所定
部分を露出させる。露出された基板を所定厚さだけエッ
チングしてT型の型を形成し、これに埋め込まれるよう
に感光膜上にゲート物質膜を形成する。ゲート物質膜上
にゲート用マスクパターンを形成し、ゲート物質膜をエ
ッチングしてT型ゲートをパターニングする。
Description
法にかかり、特に微細線幅のT型ゲートを有する超高周
波半導体装置の製造方法に関する。
100GHzの周波数帯域の超高周波領域は現在の通信
システムにおいて、だんだんその重要性が大きくなりつ
つある。
aAsを基礎とする金属−半導体FET(Metal-Semicon
ductor Field Effect Transistor;以下、「MESFE
T」という) が用いられる。このGaAsは電子移動度
がSiより高いだけでなく、遷移時間が短いので、高周
波能力が大きく、且つ高い温度でも高性能に保たれる。
GaAsはエネルギーキャップが大きいので、常温で動
作する低電力GaAs増幅素子は熱生成量が非常に少な
く且つ漏洩電流も低い。このため、雑音に強い特性を有
する。
ドーピングされたFET(Modulation Doped FET;M
ODFET) ともいう異種接合を利用したHEMT(Hig
h Electron Mobility Transistor) はドーピングされて
いないGaAsをチャネル領域として用いて、不純物の
散乱を除き、移動度を増加させることにより、前記ME
SFETと共に超高周波集積回路装置の製造に用いられ
る。
MTにとって高周波特性を改善するためにFETのゲー
ト長さを縮めることが重要な要素として提示されてい
る。
m以上のマスクパターンを形成するI−ラインフォトリ
ソグラフィを利用して0.25μm以下のゲートパター
ンを形成することは非常に難しい。このため、0.25
μm以下のゲートパターンを形成するためには電子ビー
ムリソグラフィ方法を利用するが、これは工程費用を増
加させるだけでなく、工程時間が長いので生産性を低下
させる。
リソグラフィ技術を利用して0.25μm以下の長さを
持つT型ゲートを形成することにより、生産性を向上さ
せることのできる超高周波半導体装置の製造方法を提供
することにある。
に、本発明による半導体装置の製造方法は、半導体基板
上に第1膜、絶縁膜、第2膜を順次形成する工程と、第
2膜上にゲート用マスクパターンを形成する工程と、マ
スクパターンをエッチングマスクとして第2膜及び絶縁
膜をエッチングする工程と、マスクパターンをエッチン
グマスクとしてエッチングされた絶縁膜を側面エッチン
グして絶縁膜の長さを所定長さに調整する工程と、マス
クパターンを除去する工程と、第2膜の表面のみが露出
されるように基板全面に第2膜の高さまで感光膜を形成
する工程と、感光膜をエッチングマスクとして第2膜、
絶縁膜、第1膜を除去して基板の所定部分を露出させる
工程と、露出された基板を所定厚さだけエッチングして
T型の型を形成する工程と、T型の型に埋め込まれるよ
うに感光膜上にゲート物質膜を形成する工程と、ゲート
物質膜上にゲート用マスクパターンを形成する工程と、
ゲート用マスクパターンをエッチングマスクとしてゲー
ト物質膜をエッチングしてT型ゲートをパターニングす
る工程と、マスクパターン、感光膜、及び第1膜を除去
する工程とを含む。
る。
絶縁膜は前記第1及び第2膜に対して優秀なエッチング
選択比を持つ膜である。
ンによって絶縁膜が側面エッチングされ、この側面エッ
チングされた絶縁膜の長さが以後T型ゲートの長さとな
る。これにより、0.25μm以下の長さを持つT型ゲ
ートが形成することができる。
の実施例を説明する。
高周波半導体装置の製造方法を説明するための断面図で
あり、図11及び図12は図1の基板構造を示す断面図
である。
0上に第1膜2、絶縁膜3、及び第2膜4が順次積層さ
れる。
EMT基板やMESFET基板である。P−HEMT基
板の場合、図11に示すように、化合物半導体基板10
0は半絶縁性GaAs基板111上にGaAsバッファ
層112、絶縁性InGaAs活性層113、絶縁性A
lGaAsスペーサ層114、n−AlGaAsキャリ
ア供給層115、及びn−GaAsオーム層116が順
次積層された構造を有する。また、MESFET基板の
場合、図12に示すように、化合物半導体基板100は
半絶縁性GaAs基板121上に絶縁性GaAsバッフ
ァ層122、n−GaAs活性層123、及びn+ −G
aAsオーム層124が順次積層された構造を有する。
に対して優秀なエッチング選択比を持つ膜であって、好
ましくはSiN膜或いはSiO2 が膜が用いられ、第1
膜2及び第2膜4はNi膜が用いられる。
よって第2膜4上にゲート用マスクパターン5が形成さ
れる。この際、マスクパターン5の幅の長さは約1μm
程度に形成される。そして、マスクパターン5を利用し
たエッチング工程によって下部の第2膜4及び絶縁膜3
がマスクパターン5の形態のようにエッチングされる。
用したエッチング工程、好ましくは反応性イオンエッチ
ング(RIE)によって絶縁膜3の側面(side)がエッチ
ングされる。この側面エッチングは絶縁膜3の長さ
(L)が0.25μm以下になるように進行し、この絶
縁膜3の長さ(L)は側面エッチングの程度によって調
節することができる。即ち、側面エッチング後の絶縁膜
3の長さ(L)が以後形成されるT型ゲートの長さとな
り、第2膜4は前記T型ゲートの上部幅を決定する。ま
た、第1膜2はRIEによる絶縁膜3のエッチング時に
基板100の損傷を防止する。
去されて基板100上にT型の構造物T1 が残る。
め込まれるように図4の構造上に感光膜7が塗布され
る。
4の表面が露出されるまで感光膜7がエッチングされ
る。
下部の絶縁膜3、及び第1膜2がエッチングされて基板
100が露出される。露出された基板100が所定厚さ
にエッチングされてリセス(recess)される。これによ
り、基板100上に0.25μm以下の長さ(L)を持
つT型構造の型T2 が形成される。
填されるように図7の構造上にゲート物質膜8が蒸着さ
れる。そして、ゲート物質8上にゲート用マスクパター
ン9が形成される。
用したエッチング工程によって下部のゲート物質8が感
光膜7が露出されるようにエッチングされる。その後、
マスクパターン9が除去される。
が順次除去されて0.25μm以下の長さ(L)を持つ
T型ゲート8’が形成される。
トリソグラフィを利用したゲート用マスクパターンによ
って絶縁膜3が側面エッチングされ、この側面エッチン
グされた絶縁膜3の長さが以後T型ゲートの長さとな
る。これにより、0.25μm以下の長さを持つT型ゲ
ートが形成することができる。従って、一般的なフォト
リソグラフィによってゲートの幅(width) が広がると共
に、ゲートの長さ(length)が短くなった微細線幅のゲー
トパターンが形成することにより、向上した高周波特性
を得ることができ、且つ半導体装置の生産性が増大する
のみならず、工程費用が節減される。
の技術的な要旨から外れない範囲内で多様に変形させて
実施することができる。
造方法を説明するための工程断面図である。
造方法を説明するための工程断面図である。
造方法を説明するための工程断面図である。
造方法を説明するための工程断面図である。
造方法を説明するための工程断面図である。
造方法を説明するための工程断面図である。
造方法を説明するための工程断面図である。
造方法を説明するための工程断面図である。
造方法を説明するための工程断面図である。
製造方法を説明するための工程断面図である。
る。
る。
Claims (9)
- 【請求項1】 半導体基板上に第1膜、絶縁膜、第2膜
を順次形成する工程と、 前記第2膜上にゲート用マスクパターンを形成する工程
と、 前記マスクパターンをエッチングマスクとして前記第2
膜及び絶縁膜をエッチングする工程と、 前記マスクパターンをエッチングマスクとして前記エッ
チングされた絶縁膜を側面エッチングして前記絶縁膜の
長さを所定長さに調整する工程と、 前記マスクパターンを除去する工程と、 前記第2膜の表面のみが露出されるように前記基板全面
に前記第2膜の高さまで感光膜を形成する工程と、 前記感光膜をエッチングマスクとして前記第2膜、絶縁
膜、第1膜を除去して前記基板の所定部分を露出させる
工程と、 前記露出された基板を所定厚さだけエッチングしてT型
の型を形成する工程と、 前記T型の型に埋め込まれるように前記感光膜上にゲー
ト物質膜を形成する工程と、 前記ゲート物質膜上にゲート用マスクパターンを形成す
る工程と、 前記ゲート用マスクパターンをエッチングマスクとして
前記ゲート物質膜をエッチングしてT型ゲートをパター
ニングする工程と、 前記マスクパターン、感光膜、及び第1膜を除去する工
程とを含むことを特徴とする超高周波半導体装置の製造
方法。 - 【請求項2】 前記半導体基板は化合物半導体基板であ
ることを特徴とする請求項1記載の超高周波半導体装置
の製造方法。 - 【請求項3】 前記化合物半導体基板はGaAs基板上
にGaAsバッファ層、InGaAs活性層、AlGa
Asスペーサ層、n−AlGaAsキャリア供給層、及
びn−GaAsオーム層が順次積層された構造であるこ
とを特徴とする請求項2記載の超高周波半導体装置の製
造方法。 - 【請求項4】 前記合物半導体基板はGaAs基板上に
GaAsバッファ層、n−GaAs活性層、及びn+ −
GaAsオーム層が順次積層された構造であることを特
徴とする請求項2記載の超高周波半導体装置の製造方
法。 - 【請求項5】 前記第1及び第2膜は同一の膜であり、
前記絶縁膜は前記第1及び第2膜に対してエッチング選
択比を持つ膜であることを特徴とする請求項1記載の超
高周波半導体装置の製造方法。 - 【請求項6】 前記絶縁膜はSiN膜或いはSiO2 膜
のいずれかが選択された膜であることを特徴とする請求
項5記載の超高周波半導体装置の製造方法。 - 【請求項7】 前記第1及び第2膜はNi膜であること
を特徴とする請求項6記載の超高周波半導体装置の製造
方法。 - 【請求項8】 前記側面エッチングは反応性イオンエッ
チングで実施することを特徴とする請求項1記載の超高
周波半導体装置の製造方法。 - 【請求項9】 前記感光膜を形成する工程は、 前記絶縁膜及び第2膜が埋め込まれるように前記基板全
面に感光膜を塗布する工程と、 前記第2膜の表面が露出されるまで前記感光膜を除去す
る工程とを含むことを特徴とする請求項1記載の超高周
波半導体装置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960026304A KR100230744B1 (ko) | 1996-06-29 | 1996-06-29 | 반도체 소자의 제조방법 |
KR1996P26304 | 1996-06-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1098058A true JPH1098058A (ja) | 1998-04-14 |
JP3020198B2 JP3020198B2 (ja) | 2000-03-15 |
Family
ID=19465057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9178943A Expired - Lifetime JP3020198B2 (ja) | 1996-06-29 | 1997-06-19 | 超高周波半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6051506A (ja) |
JP (1) | JP3020198B2 (ja) |
KR (1) | KR100230744B1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050269644A1 (en) * | 2004-06-08 | 2005-12-08 | Brask Justin K | Forming integrated circuits with replacement metal gate electrodes |
US7749911B2 (en) * | 2004-11-30 | 2010-07-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming an improved T-shaped gate structure |
CN102054674B (zh) * | 2009-10-29 | 2012-09-26 | 中芯国际集成电路制造(上海)有限公司 | 金属栅电极和金属栅电极的制作方法 |
US9960038B2 (en) | 2010-12-27 | 2018-05-01 | Brewer Science, Inc. | Processes to pattern small features for advanced patterning needs |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55163860A (en) * | 1979-06-06 | 1980-12-20 | Toshiba Corp | Manufacture of semiconductor device |
JPS6112080A (ja) * | 1984-06-27 | 1986-01-20 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
US4959326A (en) * | 1988-12-22 | 1990-09-25 | Siemens Aktiengesellschaft | Fabricating T-gate MESFETS employing double exposure, double develop techniques |
JPH0319241A (ja) * | 1989-06-15 | 1991-01-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH03147337A (ja) * | 1989-11-02 | 1991-06-24 | New Japan Radio Co Ltd | ショットキーバリアゲート型fetの製造方法 |
US5648294A (en) * | 1989-11-29 | 1997-07-15 | Texas Instruments Incorp. | Integrated circuit and method |
US5160408A (en) * | 1990-04-27 | 1992-11-03 | Micron Technology, Inc. | Method of isotropically dry etching a polysilicon containing runner with pulsed power |
JPH04340231A (ja) * | 1991-01-10 | 1992-11-26 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JPH0677205A (ja) * | 1992-08-26 | 1994-03-18 | Matsushita Electric Ind Co Ltd | 化合物半導体の微細構造形成方法 |
JPH06333956A (ja) * | 1992-08-26 | 1994-12-02 | Sanyo Electric Co Ltd | 電界効果型半導体装置 |
JPH06132317A (ja) * | 1992-10-14 | 1994-05-13 | Murata Mfg Co Ltd | 半導体装置の製造方法 |
JPH06216209A (ja) * | 1993-01-14 | 1994-08-05 | Toshiba Corp | エピタキシャルウエハの検査方法 |
JPH0774100A (ja) * | 1993-08-31 | 1995-03-17 | Nec Corp | 半導体装置の製造方法 |
KR0137581B1 (ko) * | 1994-11-30 | 1998-06-01 | 양승택 | 갈륨비소 hemt 소자의 티(t)형 게이트 형성방법 |
-
1996
- 1996-06-29 KR KR1019960026304A patent/KR100230744B1/ko not_active IP Right Cessation
-
1997
- 1997-06-19 JP JP9178943A patent/JP3020198B2/ja not_active Expired - Lifetime
- 1997-06-26 US US08/883,201 patent/US6051506A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3020198B2 (ja) | 2000-03-15 |
KR980006522A (ko) | 1998-03-30 |
KR100230744B1 (ko) | 1999-11-15 |
US6051506A (en) | 2000-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100631051B1 (ko) | 부정형 고 전자 이동도 트랜지스터의 제조 방법 | |
US5155053A (en) | Method of forming t-gate structure on microelectronic device substrate | |
US6372594B2 (en) | Fabrication method of submicron gate using anisotropic etching | |
JP3020198B2 (ja) | 超高周波半導体装置の製造方法 | |
KR101596079B1 (ko) | 전계효과 트랜지스터 및 그 제조 방법 | |
JP3200917B2 (ja) | 半導体装置及びその製造方法 | |
KR100342443B1 (ko) | 전계효과 트랜지스터의 서브미크론 티이형 게이트형성방법 | |
Ren et al. | Dry etching bilayer and trilevel resist systems for submicron gate length GaAs based high electron mobility transistors for power and digital applications | |
US6232159B1 (en) | Method for fabricating compound semiconductor device | |
KR100849926B1 (ko) | 부정형 고 전자 이동도 트랜지스터 제조방법 | |
JP2837036B2 (ja) | ゲート電極の形成方法 | |
JP2790104B2 (ja) | 電界効果トランジスタの製造方法 | |
JP2002270821A (ja) | 電界効果型半導体装置の製造方法 | |
JP3123445B2 (ja) | 半導体装置の製造方法 | |
JPH01194475A (ja) | 電界効果トランジスタ及びその製造方法 | |
KR100554967B1 (ko) | 음성미분저항 억제용 부정합 고전자이동도 트랜지스터 및제조 방법 | |
KR100488475B1 (ko) | 초고주파반도체소자의제조방법 | |
JP2001308110A (ja) | 半導体装置 | |
KR950008255B1 (ko) | 고전자 이동도 트랜지스터의 제조방법 | |
KR100239902B1 (ko) | 갈륨비소 메스펫의 평탄화방법 | |
JPH10270463A (ja) | 電界効果トランジスタ | |
Sugiura et al. | Novel low-cost process for 0.1-/spl mu/m T-shaped gate of InGaP/InGaAs pseudomorphic HEMT | |
US7842591B2 (en) | Method of fabricating short-gate-length electrodes for integrated III-V compound semiconductor devices | |
JPH04372130A (ja) | 半導体装置の製造方法 | |
JPH0997801A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 13 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |