JPH1096958A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JPH1096958A JPH1096958A JP8271614A JP27161496A JPH1096958A JP H1096958 A JPH1096958 A JP H1096958A JP 8271614 A JP8271614 A JP 8271614A JP 27161496 A JP27161496 A JP 27161496A JP H1096958 A JPH1096958 A JP H1096958A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- active matrix
- display device
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
Abstract
(57)【要約】
【課題】 入力信号振幅が小さく、外付けレベルシフト
回路を必要としないアクティブマトリクス型液晶表示装
置を提供する。 【解決手段】 アクティブマトリクスを駆動する周辺駆
動回路に、制御信号、クロック信号、スタートパルス信
号等の入力信号を増幅して入力するためのレベルシフト
回路を、ポリシリコンＴＦＴでなる差動増幅器で構成
し、アナログ動作とする。そして、このレベルシフト回
路をアクティブマトリクス、周辺駆動回路と同一基板上
に形成する。その結果、入力信号の振幅が小さくても良
好なレベルシフトを行うことができる。また、外付けの
レベルシフト回路が不要となり、低コスト化を図ること
ができる。
回路を必要としないアクティブマトリクス型液晶表示装
置を提供する。 【解決手段】 アクティブマトリクスを駆動する周辺駆
動回路に、制御信号、クロック信号、スタートパルス信
号等の入力信号を増幅して入力するためのレベルシフト
回路を、ポリシリコンＴＦＴでなる差動増幅器で構成
し、アナログ動作とする。そして、このレベルシフト回
路をアクティブマトリクス、周辺駆動回路と同一基板上
に形成する。その結果、入力信号の振幅が小さくても良
好なレベルシフトを行うことができる。また、外付けの
レベルシフト回路が不要となり、低コスト化を図ること
ができる。
Description
【０００１】
【発明の属する技術分野】本発明はアクティブマトリク
ス型液晶表示装置に関し、特にアテクィブマトリクス回
路が設けられた基板に駆動回路を内蔵したモノリシック
型のアクティブマトリクス型液晶表示装置に関する。
ス型液晶表示装置に関し、特にアテクィブマトリクス回
路が設けられた基板に駆動回路を内蔵したモノリシック
型のアクティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】アクティブマトリクス型表示装置とは、
図２に示すように、走査線２０１と信号線２０２の各交
差部に画素として液晶２０４が配置され、すべての画素
にはスイッチング素子２０３が設けられており、画素情
報はスイッチング素子のオン／オフによって制御される
ものをいう。このような表示装置の表示媒体としては、
例えば液晶を用いる。本明細書では、スイッチング素子
として、特に三端子素子、すなわち、ゲート、ソース、
ドレインを有する薄膜トランジスタを用いる。
図２に示すように、走査線２０１と信号線２０２の各交
差部に画素として液晶２０４が配置され、すべての画素
にはスイッチング素子２０３が設けられており、画素情
報はスイッチング素子のオン／オフによって制御される
ものをいう。このような表示装置の表示媒体としては、
例えば液晶を用いる。本明細書では、スイッチング素子
として、特に三端子素子、すなわち、ゲート、ソース、
ドレインを有する薄膜トランジスタを用いる。
【０００３】また本明細書の記述においては、マトリク
スにおける行とは、当該行に平行に配置された走査線
（ゲート線）が当該行の薄膜トランジスタのゲート電極
に接続されているものを言い、列とは当該行に平行に配
置れた信号線（ソース線）が当該列の薄膜トランジスタ
のソース（もしくはドレイン）電極に接続されているも
のをいう。さらに、走査線を駆動する回路を走査線駆動
回路、信号線を駆動する回路を信号線駆動回路と称す
る。また、薄膜トランジスタをＴＦＴと称する。
スにおける行とは、当該行に平行に配置された走査線
（ゲート線）が当該行の薄膜トランジスタのゲート電極
に接続されているものを言い、列とは当該行に平行に配
置れた信号線（ソース線）が当該列の薄膜トランジスタ
のソース（もしくはドレイン）電極に接続されているも
のをいう。さらに、走査線を駆動する回路を走査線駆動
回路、信号線を駆動する回路を信号線駆動回路と称す
る。また、薄膜トランジスタをＴＦＴと称する。
【０００４】図３に示すのは、アクティブマトリクス型
液晶表示装置の第１の従来例である。この例のアクティ
ブマトリクス型液晶表示装置は、アクティブマトリクス
回路を構成するＴＦＴとしてアモルファスシリコンを用
いたものを使用し、走査線駆動回路、信号線駆動回路を
単結晶シリコン基板を用いた集積回路で構成している。
代表的には、単結晶シリコン駆動回路ＩＣ３０１をアモ
ルファスシリコンＴＦＴで構成されるアクティブマリト
クス回路３０２の周囲にタブを用いて装着する（図３
（ａ））、もしくは単結晶シリコン駆動回路ＩＣチップ
３０３をＣＯＧ（チップオングラス）技術で装着してい
る（図３（ｂ））。
液晶表示装置の第１の従来例である。この例のアクティ
ブマトリクス型液晶表示装置は、アクティブマトリクス
回路を構成するＴＦＴとしてアモルファスシリコンを用
いたものを使用し、走査線駆動回路、信号線駆動回路を
単結晶シリコン基板を用いた集積回路で構成している。
代表的には、単結晶シリコン駆動回路ＩＣ３０１をアモ
ルファスシリコンＴＦＴで構成されるアクティブマリト
クス回路３０２の周囲にタブを用いて装着する（図３
（ａ））、もしくは単結晶シリコン駆動回路ＩＣチップ
３０３をＣＯＧ（チップオングラス）技術で装着してい
る（図３（ｂ））。
【０００５】このような液晶表示装置の場合、以下のよ
うな問題点があった。問題点の一つは、走査線駆動回
路、信号線駆動回路と、アクティブマトリクス回路の走
査線、信号線をタブまたはボンディングワイヤを介して
接続を行うため、信頼性上問題になることがあった。
うな問題点があった。問題点の一つは、走査線駆動回
路、信号線駆動回路と、アクティブマトリクス回路の走
査線、信号線をタブまたはボンディングワイヤを介して
接続を行うため、信頼性上問題になることがあった。
【０００６】たとえば表示装置の規格がＶＧＡ（ビデオ
グラフィクアレイ）の場合、信号線の数は１９２０本、
走査線は４８０本あり、その本数は解像度の向上ととも
に年々増加していく傾向がある。またビデオカメラに用
いるビューファインダや液晶を用いたプロジェクタを作
る場合、表示装置はコンパクトにまとめる必要があり、
これはタブを用いた液晶表示装置ではスペースの面から
不利になっていた。
グラフィクアレイ）の場合、信号線の数は１９２０本、
走査線は４８０本あり、その本数は解像度の向上ととも
に年々増加していく傾向がある。またビデオカメラに用
いるビューファインダや液晶を用いたプロジェクタを作
る場合、表示装置はコンパクトにまとめる必要があり、
これはタブを用いた液晶表示装置ではスペースの面から
不利になっていた。
【０００７】これらの問題点を解決するアクティブマト
リクス型液晶表示装置として、ＴＦＴをポリシリコンで
構成したものが開発されている。その一例を図４に示
す。
リクス型液晶表示装置として、ＴＦＴをポリシリコンで
構成したものが開発されている。その一例を図４に示
す。
【０００８】この例にあるように、ガラス等の絶縁基板
４００上に、信号線駆動回路４０１、走査線駆動回路４
０２をポリシリコンＴＦＴを用いて、アテクィブマトリ
クス回路４０３を構成するＴＦＴと同時に形成されてい
る。ポリシリコンＴＦＴの形成は１０００℃以上のプロ
セスを用いて石英基板上に素子形成する高温ポリシリコ
ンプロセスと、６５０℃以下のプロセスを用いてガラス
基板上に素子形成する低温ポリシリコンプロセスがあ
る。
４００上に、信号線駆動回路４０１、走査線駆動回路４
０２をポリシリコンＴＦＴを用いて、アテクィブマトリ
クス回路４０３を構成するＴＦＴと同時に形成されてい
る。ポリシリコンＴＦＴの形成は１０００℃以上のプロ
セスを用いて石英基板上に素子形成する高温ポリシリコ
ンプロセスと、６５０℃以下のプロセスを用いてガラス
基板上に素子形成する低温ポリシリコンプロセスがあ
る。
【０００９】ポリシリコンＴＦＴは、アモルファスシリ
コンＴＦＴの移動度が０．５ｃｍ2／Ｖｓｅｃ程度であ
るのに対して、その移動度を３０ｃｍ2 ／Ｖｓｅｃ以上
にすることが可能であり、数ＭＨｚ程度の信号であれば
動作可能である。
コンＴＦＴの移動度が０．５ｃｍ2／Ｖｓｅｃ程度であ
るのに対して、その移動度を３０ｃｍ2 ／Ｖｓｅｃ以上
にすることが可能であり、数ＭＨｚ程度の信号であれば
動作可能である。
【００１０】また、アクティブマトリクス型液晶表示装
置を駆動する駆動回路はデジタル方式とアナログ方式が
ある。ただし、デジタル方式では回路の素子数がアナロ
グ方式にくらべて著しく大きくなるため、ポリシリコン
ＴＦＴを用いた駆動回路では、アナログ方式が一般的で
ある。また、走査線駆動回路、信号線駆動回路の回路構
成では、シフトレジスタを用いたものとデコーダを用い
たものの二通りがある。
置を駆動する駆動回路はデジタル方式とアナログ方式が
ある。ただし、デジタル方式では回路の素子数がアナロ
グ方式にくらべて著しく大きくなるため、ポリシリコン
ＴＦＴを用いた駆動回路では、アナログ方式が一般的で
ある。また、走査線駆動回路、信号線駆動回路の回路構
成では、シフトレジスタを用いたものとデコーダを用い
たものの二通りがある。
【００１１】
【発明が解決しようとする課題】以上説明したような低
温ポリシリコンＴＦＴを使用した駆動回路には以下のよ
うな問題点があった。
温ポリシリコンＴＦＴを使用した駆動回路には以下のよ
うな問題点があった。
【００１２】低温ポリシリコンＴＦＴプロセスで作製し
たＴＦＴには単結晶シリコントランジスタに比べて、移
動度が小さい、しきい値が大きいなどの特徴がある。よ
って、入力されたビデオ信号をサンプリングするため、
１ＭＨｚ以上の駆動を考えると、電源電圧を例えば１５
Ｖから１８Ｖくらいに設定する必要があった。
たＴＦＴには単結晶シリコントランジスタに比べて、移
動度が小さい、しきい値が大きいなどの特徴がある。よ
って、入力されたビデオ信号をサンプリングするため、
１ＭＨｚ以上の駆動を考えると、電源電圧を例えば１５
Ｖから１８Ｖくらいに設定する必要があった。
【００１３】ところが、液晶表示装置の駆動回路を制御
するコントロール回路は、通常単結晶シリコンを用いた
集積回路で構成され、その動作電圧は５Ｖ程度である。
よって、その出力信号もおよそ５Ｖであり、そのままで
は低温ポリシリコンＴＦＴで構成される駆動回路を制御
することは困難であった。
するコントロール回路は、通常単結晶シリコンを用いた
集積回路で構成され、その動作電圧は５Ｖ程度である。
よって、その出力信号もおよそ５Ｖであり、そのままで
は低温ポリシリコンＴＦＴで構成される駆動回路を制御
することは困難であった。
【００１４】また、近年、単結晶シリコンで構成される
ＩＣの電源電圧はさらに低下の方向に向かっている。コ
ントロール回路の電源電圧が５Ｖであれば、しきい値を
２Ｖ程度に低く抑える制御をする事により、図５に示す
様な、Ｎチャネル型ＴＦＴ５０１、５０２とＰチャネル
型ＴＦＴ５０３、５０４で構成される、一般的なＣＭＯ
Ｓ回路で使用されるデジタル動作のレベルシフト回路を
ポリシリコンＴＦＴで作製し、使用すれば周波数の低い
回路に関しては対応が可能である。しかし、ＩＣの電源
電圧が３Ｖになった場合、しきい値を１Ｖ以下にしない
と前記のレベルシフト回路では、周波数を低くしても動
作が困難となる。
ＩＣの電源電圧はさらに低下の方向に向かっている。コ
ントロール回路の電源電圧が５Ｖであれば、しきい値を
２Ｖ程度に低く抑える制御をする事により、図５に示す
様な、Ｎチャネル型ＴＦＴ５０１、５０２とＰチャネル
型ＴＦＴ５０３、５０４で構成される、一般的なＣＭＯ
Ｓ回路で使用されるデジタル動作のレベルシフト回路を
ポリシリコンＴＦＴで作製し、使用すれば周波数の低い
回路に関しては対応が可能である。しかし、ＩＣの電源
電圧が３Ｖになった場合、しきい値を１Ｖ以下にしない
と前記のレベルシフト回路では、周波数を低くしても動
作が困難となる。
【００１５】したがって、図６に示すように、ガラス等
の絶縁基板６００上に設けられたアクティブマトリクス
回路６０３を駆動するために、単結晶シリコンで構成さ
れるコントロール回路６０５と、基板６００上にて低温
ポリシリコンＴＦＴで構成される信号線駆動回路６０
１、走査線駆動回路６０２の間に、外付けトランジスタ
もしくは、単結晶の専用ＩＣでつくられたレベルシフト
回路６０４を入れるのが一般的である。
の絶縁基板６００上に設けられたアクティブマトリクス
回路６０３を駆動するために、単結晶シリコンで構成さ
れるコントロール回路６０５と、基板６００上にて低温
ポリシリコンＴＦＴで構成される信号線駆動回路６０
１、走査線駆動回路６０２の間に、外付けトランジスタ
もしくは、単結晶の専用ＩＣでつくられたレベルシフト
回路６０４を入れるのが一般的である。
【００１６】しかし、このようなレベルシフト回路を外
付けすることは、扱う信号数が多くなった場合に、その
数だけ外付けするレベルシフト回路の数も多くなり、コ
ストアップにつながっていた。
付けすることは、扱う信号数が多くなった場合に、その
数だけ外付けするレベルシフト回路の数も多くなり、コ
ストアップにつながっていた。
【００１７】
【課題を解決するための手段】上記問題点を解決するた
め、本明細書で開示する発明の主要な構成は、絶縁基板
上に、薄膜トランジスタをスイッチング素子としたアク
ティブマトリクス回路と、前記アクティブマトリクス回
路を駆動する信号線駆動回路および走査線駆動回路と、
少なくとも１つの差動増幅器とが設けられ、前記差動増
幅器は、薄膜トランジスタで構成され、１組の入力端子
対から入力される入力信号および該入力信号の逆相信号
の増幅を行い、該増幅された信号を前記信号線駆動回路
または前記走査線駆動回路に出力するものであることを
特徴とするアクティブマトリクス型液晶表示装置であ
る。
め、本明細書で開示する発明の主要な構成は、絶縁基板
上に、薄膜トランジスタをスイッチング素子としたアク
ティブマトリクス回路と、前記アクティブマトリクス回
路を駆動する信号線駆動回路および走査線駆動回路と、
少なくとも１つの差動増幅器とが設けられ、前記差動増
幅器は、薄膜トランジスタで構成され、１組の入力端子
対から入力される入力信号および該入力信号の逆相信号
の増幅を行い、該増幅された信号を前記信号線駆動回路
または前記走査線駆動回路に出力するものであることを
特徴とするアクティブマトリクス型液晶表示装置であ
る。
【００１８】上記構成において、前記入力信号の振幅は
５Ｖ未満であることを他の特徴とする。
５Ｖ未満であることを他の特徴とする。
【００１９】また、上記構成において、前記差動増幅器
は、差動回路を構成する複数の薄膜トランジスタが、ソ
ースが共通接続されかつ定電流源が接続された構成を有
することを他の特徴とする。
は、差動回路を構成する複数の薄膜トランジスタが、ソ
ースが共通接続されかつ定電流源が接続された構成を有
することを他の特徴とする。
【００２０】また、上記構成において、前記差動増幅器
は、差動回路を構成する複数の薄膜トランジスタが、ソ
ースが共通接続されかつ定電流源が接続されており、前
記差動増幅器の出力をソース接地増幅回路で増幅する構
成を有するアナログ増幅器であることを他の特徴とす
る。
は、差動回路を構成する複数の薄膜トランジスタが、ソ
ースが共通接続されかつ定電流源が接続されており、前
記差動増幅器の出力をソース接地増幅回路で増幅する構
成を有するアナログ増幅器であることを他の特徴とす
る。
【００２１】また、上記構成において、前記差動増幅器
は、その作製プロセスの最高温度が６５０℃以下の低温
ポリシリコン薄膜トランジスタで構成されたことを他の
特徴とする。
は、その作製プロセスの最高温度が６５０℃以下の低温
ポリシリコン薄膜トランジスタで構成されたことを他の
特徴とする。
【００２２】上記構成において、入力信号は、走査線駆
動回路や信号線駆動回路を制御するための制御信号や、
クロック信号等を指す。
動回路や信号線駆動回路を制御するための制御信号や、
クロック信号等を指す。
【００２３】また、走査線駆動回路、信号線駆動回路
は、シフトレジスタまたはデコーダを主な構成要素とし
て有する。
は、シフトレジスタまたはデコーダを主な構成要素とし
て有する。
【００２４】本発明は、アクティブマトリクス回路を駆
動する周辺駆動回路に、制御信号、クロック信号、スタ
ートパルス信号等の入力信号を増幅して入力するための
レベルシフト回路を、ポリシリコン（結晶性）ＴＦＴで
なる差動増幅器で構成するものである。このレベルシフ
ト回路は、従来のデジタル動作ではなく、アナログ動作
を行う。そして、このレベルシフト回路をアクティブマ
トリクス回路、周辺駆動回路と同一基板上に形成する。
動する周辺駆動回路に、制御信号、クロック信号、スタ
ートパルス信号等の入力信号を増幅して入力するための
レベルシフト回路を、ポリシリコン（結晶性）ＴＦＴで
なる差動増幅器で構成するものである。このレベルシフ
ト回路は、従来のデジタル動作ではなく、アナログ動作
を行う。そして、このレベルシフト回路をアクティブマ
トリクス回路、周辺駆動回路と同一基板上に形成する。
【００２５】その結果、液晶表示装置に入力される信号
の振幅が小さい場合、具体的にはコントロール回路の電
源電圧が５Ｖまたはそれ以下であっても、良好なレベル
シフトを行うことができる。そして、外付けのレベルシ
フト回路が不要となり、低コスト化を図ることができ
る。
の振幅が小さい場合、具体的にはコントロール回路の電
源電圧が５Ｖまたはそれ以下であっても、良好なレベル
シフトを行うことができる。そして、外付けのレベルシ
フト回路が不要となり、低コスト化を図ることができ
る。
【００２６】
〔実施例１〕以下に、本発明の実施例について説明す
る。図１は実施例で示す駆動回路を有する液晶表示装置
のブロック図である。絶縁基板１００上に、アクティブ
マトリクス回路１０３を駆動する信号線駆動回路１０１
及び走査線駆動回路１０２の間に、信号線側差動増器１
０４、走査線側差動増幅器１０５が、それぞれ配置され
ている。
る。図１は実施例で示す駆動回路を有する液晶表示装置
のブロック図である。絶縁基板１００上に、アクティブ
マトリクス回路１０３を駆動する信号線駆動回路１０１
及び走査線駆動回路１０２の間に、信号線側差動増器１
０４、走査線側差動増幅器１０５が、それぞれ配置され
ている。
【００２７】単結晶シリコンＩＣで構成される外部のコ
ントロール回路１０６は、信号線駆動回路１０１および
走査線駆動回路１０２を駆動する信号を発生し、表示装
置に入力される。このとき、その信号振幅は通常、液晶
表示装置内の電源電圧より低く、通常は３Ｖから５．５
Ｖ程度である。
ントロール回路１０６は、信号線駆動回路１０１および
走査線駆動回路１０２を駆動する信号を発生し、表示装
置に入力される。このとき、その信号振幅は通常、液晶
表示装置内の電源電圧より低く、通常は３Ｖから５．５
Ｖ程度である。
【００２８】図７に実施例における差動増幅器の例を示
す。この差動増幅器は薄膜トランジスタのソースを共通
接続して差動回路を構成し、その差動回路を定電流で駆
動している。このため、差動回路は常時、どちらか、も
しくは両方がオンになり、アナログ動作を行っている。
アナログ動作をさせることにより、従来よりさらに入力
信号の小さな場合、例えば入力信号の振幅が３Ｖ程度の
場合でも、対応することが可能である。この差動増幅器
の動作について、以下に説明する。
す。この差動増幅器は薄膜トランジスタのソースを共通
接続して差動回路を構成し、その差動回路を定電流で駆
動している。このため、差動回路は常時、どちらか、も
しくは両方がオンになり、アナログ動作を行っている。
アナログ動作をさせることにより、従来よりさらに入力
信号の小さな場合、例えば入力信号の振幅が３Ｖ程度の
場合でも、対応することが可能である。この差動増幅器
の動作について、以下に説明する。
【００２９】図７において、Ｎチャネル型ＴＦＴ７０
２、７０３で構成された差動回路の、入力１、入力２に
は、駆動信号、クロック信号、スタートパルス信号など
の入力信号の正相、逆相の信号がそれぞれ入力される入
力端子対である。
２、７０３で構成された差動回路の、入力１、入力２に
は、駆動信号、クロック信号、スタートパルス信号など
の入力信号の正相、逆相の信号がそれぞれ入力される入
力端子対である。
【００３０】図７において、ＴＦＴ７０２のゲート（入
力１）に正相、ＴＦＴ７０３のゲート（入力２）に逆相
の信号が入力されると、ＴＦＴ７０２のゲート・ソース
間電圧は大きくなり、ＴＦＴ７０３のゲート・ソース間
電圧は小さくなる。
力１）に正相、ＴＦＴ７０３のゲート（入力２）に逆相
の信号が入力されると、ＴＦＴ７０２のゲート・ソース
間電圧は大きくなり、ＴＦＴ７０３のゲート・ソース間
電圧は小さくなる。
【００３１】ここでＴＦＴ７０２とＴＦＴ７０３のソー
スは共通接続され、定電流源７０１によって駆動されて
いるため、ＴＦＴ７０２の電流増加分だけＴＦＴ７０３
の電流は減少する。
スは共通接続され、定電流源７０１によって駆動されて
いるため、ＴＦＴ７０２の電流増加分だけＴＦＴ７０３
の電流は減少する。
【００３２】ＴＦＴ７０２のドレインとＴＦＴ７０３の
ドレインはそれぞれカレントミラー回路７０５、７０６
に接続され、それぞれの電流は同じ大きさで反転され
る。カレントミラー回路７０６の出力はカレントミラー
回路７０７につながり、同様に反転される。
ドレインはそれぞれカレントミラー回路７０５、７０６
に接続され、それぞれの電流は同じ大きさで反転され
る。カレントミラー回路７０６の出力はカレントミラー
回路７０７につながり、同様に反転される。
【００３３】カレントミラー回路７０５とカレントミラ
ー回路７０７の出力は接続され、出力として直接または
バッファを介して、信号線駆動回路または走査線駆動回
路の入力に接続される。ここでＴＦＴ７０２の電流が増
加すると、カレントミラー回路７０５の電流が増加し、
カレントミラー回路７０６の電流は減少する。よって、
カレントミラー回路７０７の電流は減少する。
ー回路７０７の出力は接続され、出力として直接または
バッファを介して、信号線駆動回路または走査線駆動回
路の入力に接続される。ここでＴＦＴ７０２の電流が増
加すると、カレントミラー回路７０５の電流が増加し、
カレントミラー回路７０６の電流は減少する。よって、
カレントミラー回路７０７の電流は減少する。
【００３４】よってカレントミラー回路７０５とカレン
トミラー回路７０７の出力に接続される駆動回路の入力
端子もしくはバッファ回路の入力端子はそこに着く容量
がカレントミラー回路７０５とカレントミラー回路７０
６の差分に電流によって充電されハイ電位、すなわち＋
電源電位に達する。ＴＦＴ７０２とＴＦＴ７０３に入力
される信号が逆の場合にはこの逆の動作が発生し、駆動
回路信号入力端子またはバッファ回路の入力端子の電位
がロウとなり、−電源電位となる。
トミラー回路７０７の出力に接続される駆動回路の入力
端子もしくはバッファ回路の入力端子はそこに着く容量
がカレントミラー回路７０５とカレントミラー回路７０
６の差分に電流によって充電されハイ電位、すなわち＋
電源電位に達する。ＴＦＴ７０２とＴＦＴ７０３に入力
される信号が逆の場合にはこの逆の動作が発生し、駆動
回路信号入力端子またはバッファ回路の入力端子の電位
がロウとなり、−電源電位となる。
【００３５】このように、本発明を用いることにより小
さい入力振幅で大振幅の駆動回路入力信号をつくること
ができる。
さい入力振幅で大振幅の駆動回路入力信号をつくること
ができる。
【００３６】ここでは、Ｎチャネル型ＴＦＴで差動回路
を構成したが、Ｐチャネル型ＴＦＴを用いて、差動回路
を構成しても、実現は可能である。
を構成したが、Ｐチャネル型ＴＦＴを用いて、差動回路
を構成しても、実現は可能である。
【００３７】〔実施例２〕図８に、実施例における差動
増幅器の他の例を示す。この例は差動増幅器は、定電流
源８０１、ＴＦＴ８０３、８０４、カレントミラー回路
８０５で構成される差動回路だけでなく、差動回路と、
定電流源８０２、Ｐチャネル型ＴＦＴ８０６によりソー
ス接地増幅回路を組み合わせたものである。この回路で
は、周波数特性は差動回路単独のものより悪くなるが、
増幅率が大きくとれるため、入力振幅が小さい場合に対
して、有利になる。
増幅器の他の例を示す。この例は差動増幅器は、定電流
源８０１、ＴＦＴ８０３、８０４、カレントミラー回路
８０５で構成される差動回路だけでなく、差動回路と、
定電流源８０２、Ｐチャネル型ＴＦＴ８０６によりソー
ス接地増幅回路を組み合わせたものである。この回路で
は、周波数特性は差動回路単独のものより悪くなるが、
増幅率が大きくとれるため、入力振幅が小さい場合に対
して、有利になる。
【００３８】〔実施例３〕実施例３では、アクティブマ
トリクス回路を用いた液晶表示装置の基板の作製方法を
示す。
トリクス回路を用いた液晶表示装置の基板の作製方法を
示す。
【００３９】以下、本実施例のモノリシック型アクティ
ブマトリクス回路を得る作製工程について、図９、図１
０を用いて説明する。この工程は低温ポリシリコンプロ
セスのものである。
ブマトリクス回路を得る作製工程について、図９、図１
０を用いて説明する。この工程は低温ポリシリコンプロ
セスのものである。
【００４０】図９の左側に差動増幅器や周辺駆動回路を
構成するＴＦＴの作製工程を、右側にアクティブマトリ
クス回路を構成する画素ＴＦＴの作製工程を、それぞれ
示す。
構成するＴＦＴの作製工程を、右側にアクティブマトリ
クス回路を構成する画素ＴＦＴの作製工程を、それぞれ
示す。
【００４１】まず、ガラス基板９０１上に、下地膜９０
２として１０００〜３０００Åの酸化珪素膜を形成し
た。この酸化珪素膜の形成方法としては、酸素雰囲気中
でのスパッタ法やプラズマＣＶＤ法を用いれば良い。
２として１０００〜３０００Åの酸化珪素膜を形成し
た。この酸化珪素膜の形成方法としては、酸素雰囲気中
でのスパッタ法やプラズマＣＶＤ法を用いれば良い。
【００４２】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によってアモルファスのシリコン膜を３００〜１５００
Å、好ましくは５００〜１０００Å形成した。そして、
５００℃以上、好ましくは、５００〜６００℃の温度で
熱アニールを行い、シリコン膜を結晶化させた、もしく
は結晶性を高めた。熱アニールによる結晶化の後、光
（レーザーなど）アニールをおこなって、さらに結晶化
を高めてもよい。また、熱アニールによる結晶化の際
に、特開平６−２４４１０３、同６−２４４１０４に記
述されているように、ニッケル等のシリコンの結晶化を
促進させる元素（触媒元素）を添加しても良い。
によってアモルファスのシリコン膜を３００〜１５００
Å、好ましくは５００〜１０００Å形成した。そして、
５００℃以上、好ましくは、５００〜６００℃の温度で
熱アニールを行い、シリコン膜を結晶化させた、もしく
は結晶性を高めた。熱アニールによる結晶化の後、光
（レーザーなど）アニールをおこなって、さらに結晶化
を高めてもよい。また、熱アニールによる結晶化の際
に、特開平６−２４４１０３、同６−２４４１０４に記
述されているように、ニッケル等のシリコンの結晶化を
促進させる元素（触媒元素）を添加しても良い。
【００４３】次にシリコン膜をエッチングして、島状の
駆動回路のＴＦＴの活性層９０３（Ｐチャネル型ＴＦＴ
用）、９０４（Ｎチャネル型ＴＦＴ用）とマトリクス回
路のＴＦＴ（画素ＴＦＴ）の活性層９０５を形成した。
駆動回路のＴＦＴの活性層９０３（Ｐチャネル型ＴＦＴ
用）、９０４（Ｎチャネル型ＴＦＴ用）とマトリクス回
路のＴＦＴ（画素ＴＦＴ）の活性層９０５を形成した。
【００４４】さらに、酸素雰囲気中でのスパッタ法によ
って厚さ５００〜２０００Åの酸化珪素のゲート絶縁膜
９０６を形成した。ゲート絶縁膜の形成方法としては、
プラズマＣＶＤ法を用いてもよい。プラズマＣＶＤ法に
よって酸化珪素膜を形成する場合には、原料ガスとし
て、一酸化二窒素（Ｎ2 Ｏ）もしくは酸素（Ｏ2 ）とモ
ノシラン（ＳｉＨ4 ）を用いることが好ましかった。ゲ
ート絶縁膜形成後、６５０℃以下の温度で熱処理を加え
ても良い。
って厚さ５００〜２０００Åの酸化珪素のゲート絶縁膜
９０６を形成した。ゲート絶縁膜の形成方法としては、
プラズマＣＶＤ法を用いてもよい。プラズマＣＶＤ法に
よって酸化珪素膜を形成する場合には、原料ガスとし
て、一酸化二窒素（Ｎ2 Ｏ）もしくは酸素（Ｏ2 ）とモ
ノシラン（ＳｉＨ4 ）を用いることが好ましかった。ゲ
ート絶縁膜形成後、６５０℃以下の温度で熱処理を加え
ても良い。
【００４５】その後、厚さ２０００〜６０００Åのアル
ミニウムをスパッタ法によって基板全面に形成した。こ
こでアルミニウムはその後の熱プロセスによってヒロッ
クが発生するのを防止するため、シリコンまたはスカン
ジウム、パラジウム等を含有するものを用いても良い。
そしてこれをエッチングしてアルミニウムでなるゲート
電極９０７、９０８、９０９を形成する。（図９
（Ａ））。
ミニウムをスパッタ法によって基板全面に形成した。こ
こでアルミニウムはその後の熱プロセスによってヒロッ
クが発生するのを防止するため、シリコンまたはスカン
ジウム、パラジウム等を含有するものを用いても良い。
そしてこれをエッチングしてアルミニウムでなるゲート
電極９０７、９０８、９０９を形成する。（図９
（Ａ））。
【００４６】次にこれらのアルミニウムのゲート電極を
陽極酸化する。陽極酸化によってアルミニウムの表面は
陽極酸化膜（酸化アルミニウム）９１０、９１１、９１
２となり、絶縁物としての効果を有する様になる。（図
９（Ｂ））
陽極酸化する。陽極酸化によってアルミニウムの表面は
陽極酸化膜（酸化アルミニウム）９１０、９１１、９１
２となり、絶縁物としての効果を有する様になる。（図
９（Ｂ））
【００４７】次に、Ｐチャネル型ＴＦＴの活性層を覆う
フォトレジストのマスク９１３を形成する。そしてイオ
ンドーピング法によってフォスフィンをドーピングガス
として燐を注入する。ドーズ量は１×１０12〜５×１０
13原子／ｃｍ2 とする。この結果として、強いＮ型領域
（ソース、ドレイン）９１４、９１５が形成される。
（図９（Ｃ））
フォトレジストのマスク９１３を形成する。そしてイオ
ンドーピング法によってフォスフィンをドーピングガス
として燐を注入する。ドーズ量は１×１０12〜５×１０
13原子／ｃｍ2 とする。この結果として、強いＮ型領域
（ソース、ドレイン）９１４、９１５が形成される。
（図９（Ｃ））
【００４８】次に、Ｎチャネル型ＴＦＴの活性層および
画素ＴＦＴの活性層を覆うフォトレジストのマスク９１
６を形成する。そして再びイオンドーピング法によって
ジボラン（Ｂ2 Ｈ6 ）をドーピングガスとしてホウ素を
注入する。ドーズ量は５×１０14〜８×１０16原子／ｃ
ｍ2 とする。この結果として、Ｐ型領域９１７が形成さ
れる。以上のドーピングにより、強いＮ型領域（ソー
ス、ドレイン）９１４、９１５、強いＰ型領域（ソー
ス、ドレイン）９１７が形成される。（図９（Ｄ））
画素ＴＦＴの活性層を覆うフォトレジストのマスク９１
６を形成する。そして再びイオンドーピング法によって
ジボラン（Ｂ2 Ｈ6 ）をドーピングガスとしてホウ素を
注入する。ドーズ量は５×１０14〜８×１０16原子／ｃ
ｍ2 とする。この結果として、Ｐ型領域９１７が形成さ
れる。以上のドーピングにより、強いＮ型領域（ソー
ス、ドレイン）９１４、９１５、強いＰ型領域（ソー
ス、ドレイン）９１７が形成される。（図９（Ｄ））
【００４９】その後、４５０〜８５０℃で０．５〜３時
間の熱アニールを施すことにより、ドーピングによるダ
メージを回復せしめ、ドーピング不純物を活性化、シリ
コンの結晶性を回復させた。その後、全面に層間絶縁物
９１８として、プラズマＣＶＤ法によって酸化珪素膜を
厚さ３０００〜６０００Å形成した。これは、窒化珪素
膜あるいは酸化珪素膜と窒化珪素膜の多層膜であっても
よい。そして層間絶縁膜９１８をウエットエッチング法
またはドライエッチング法によってエッチングして、ソ
ース／ドレインにコンタクトホールを形成した。
間の熱アニールを施すことにより、ドーピングによるダ
メージを回復せしめ、ドーピング不純物を活性化、シリ
コンの結晶性を回復させた。その後、全面に層間絶縁物
９１８として、プラズマＣＶＤ法によって酸化珪素膜を
厚さ３０００〜６０００Å形成した。これは、窒化珪素
膜あるいは酸化珪素膜と窒化珪素膜の多層膜であっても
よい。そして層間絶縁膜９１８をウエットエッチング法
またはドライエッチング法によってエッチングして、ソ
ース／ドレインにコンタクトホールを形成した。
【００５０】そしてスパッタ法によって厚さ２０００〜
６０００Åのアルミニウム膜、もしくはチタンとアルミ
ニウムの多層膜を形成する。これをエッチングして、周
辺回路の電極・配線９１９、９２０、９２１および画素
ＴＦＴの電極・配線９２２、９２３を形成した。（図１
０（Ａ））
６０００Åのアルミニウム膜、もしくはチタンとアルミ
ニウムの多層膜を形成する。これをエッチングして、周
辺回路の電極・配線９１９、９２０、９２１および画素
ＴＦＴの電極・配線９２２、９２３を形成した。（図１
０（Ａ））
【００５１】さらに、プラズマＣＶＤ法によって、厚さ
１０００〜３０００Åの窒化珪素膜９２４をパッシベー
ション膜として形成し、これをエッチングして、画素Ｔ
ＦＴの電極９２３に達するコンタクトホールを形成し
た。最後に、スパッタ法で成膜した厚さ５００〜１５０
０ÅのＩＴＯ（インジウム錫酸化物）膜をエッチングし
て、画素電極９２５を形成した。このようにして、６５
０℃以下のプロセスで差動増幅回路、周辺駆動回路とア
クティブマトリクス回路を、同一基板上に同時に形成で
きた。（図１０（Ｂ））
１０００〜３０００Åの窒化珪素膜９２４をパッシベー
ション膜として形成し、これをエッチングして、画素Ｔ
ＦＴの電極９２３に達するコンタクトホールを形成し
た。最後に、スパッタ法で成膜した厚さ５００〜１５０
０ÅのＩＴＯ（インジウム錫酸化物）膜をエッチングし
て、画素電極９２５を形成した。このようにして、６５
０℃以下のプロセスで差動増幅回路、周辺駆動回路とア
クティブマトリクス回路を、同一基板上に同時に形成で
きた。（図１０（Ｂ））
【００５２】
【発明の効果】以上述べたように、本発明の液晶表示装
置では、ポリシリコンＴＦＴで構成されるアナログ形式
の差動増幅器を、アクティブマリトクス回路、該回路を
駆動するための周辺駆動回路と共に、同一基板上に設け
る。この構成により、入力信号の振幅が５Ｖまたはそれ
以下といった小さいものであっても、良好なレベルシフ
トを行うことができ、外付けレベルシフト回路の削減が
可能になり、部品点数の削減、コストの低減を図ること
ができる。
置では、ポリシリコンＴＦＴで構成されるアナログ形式
の差動増幅器を、アクティブマリトクス回路、該回路を
駆動するための周辺駆動回路と共に、同一基板上に設け
る。この構成により、入力信号の振幅が５Ｖまたはそれ
以下といった小さいものであっても、良好なレベルシフ
トを行うことができ、外付けレベルシフト回路の削減が
可能になり、部品点数の削減、コストの低減を図ること
ができる。
【図１】 本発明の液晶表示装置のブロック図。
【図２】 ＴＦＴを用いたアクティブマトリクス回路の
一例を示す図。
一例を示す図。
【図３】 アモルファスシリコンＴＦＴを用いたアクテ
ィブマトリクス型液晶表示装置の従来例を示す図。
ィブマトリクス型液晶表示装置の従来例を示す図。
【図４】 ポリシリコンＴＦＴを用いたアクティブマト
リクス型液晶表示装置の従来例を示す図。
リクス型液晶表示装置の従来例を示す図。
【図５】 従来のレベルシフト回路の回路図。
【図６】 従来の液晶表示装置のブロック図。
【図７】 実施例の差動増幅器を示す図。
【図８】 実施例の差動増幅器を示す図。
【図９】 実施例における低温ポリシリコンプロセスの
作製工程を示す図。
作製工程を示す図。
【図１０】 実施例における低温ポリシリコンプロセス
の作製工程を示す図。
の作製工程を示す図。
１００ 基板 １０１ 信号線駆動回路 １０２ 走査線駆動回路 １０３ 画素マトリクス １０４ 信号線側差動増幅回路 １０５ 走査線側差動増幅回路 １０６ コントロール回路 ３０１ 単結晶シリコン駆動回路ＩＣ ３０２ アモルファスシリコンＴＦＴアクティブマトリ
クス回路 ３０３ 単結晶シリコン駆動回路ＩＣチップ ４００ 基板 ４０１ 信号線駆動回路 ４０２ 走査線駆動回路 ４０３ アクティブマトリクス回路 ５０１、５０２ Ｎチャネル型ＴＦＴ ５０３、５０４ Ｐチャネル型ＴＦＴ ６００ 基板 ６０１ 信号線駆動回路 ６０２ 走査線駆動回路 ６０３ アクティブマトリクス回路 ６０４ 外付けレベルシフト回路 ６０５ コントロール回路 ７０１ 定電流源 ７０２、７０３ Ｎチャネル型ＴＦＴ ７０４、７０５、７０６ カレントミラー回路 ８０１、８０２ 定電流源 ８０３、８０４ Ｎチャネル型ＴＦＴ ８０５ カレントミラー回路 ８０６ Ｐチャネル型ＴＦＴ ９０１ ガラス基板 ９０２ 下地膜 ９０３〜９０５ 活性層 ９０６ ゲート絶縁膜 ９０７〜９０９ アルミニウムゲート電極 ９１０〜９１２ 陽極酸化膜 ９１３、９１６ フォトレジスト ９１４、９１５ 強いＮ型領域（ソース、ドレイン） ９１７ 強いＰ型領域（ソース、ドレイン） ９１８、９２４ 層間絶縁膜 ９１９〜９２３ 電極・配線 ９２５ 画素電極
クス回路 ３０３ 単結晶シリコン駆動回路ＩＣチップ ４００ 基板 ４０１ 信号線駆動回路 ４０２ 走査線駆動回路 ４０３ アクティブマトリクス回路 ５０１、５０２ Ｎチャネル型ＴＦＴ ５０３、５０４ Ｐチャネル型ＴＦＴ ６００ 基板 ６０１ 信号線駆動回路 ６０２ 走査線駆動回路 ６０３ アクティブマトリクス回路 ６０４ 外付けレベルシフト回路 ６０５ コントロール回路 ７０１ 定電流源 ７０２、７０３ Ｎチャネル型ＴＦＴ ７０４、７０５、７０６ カレントミラー回路 ８０１、８０２ 定電流源 ８０３、８０４ Ｎチャネル型ＴＦＴ ８０５ カレントミラー回路 ８０６ Ｐチャネル型ＴＦＴ ９０１ ガラス基板 ９０２ 下地膜 ９０３〜９０５ 活性層 ９０６ ゲート絶縁膜 ９０７〜９０９ アルミニウムゲート電極 ９１０〜９１２ 陽極酸化膜 ９１３、９１６ フォトレジスト ９１４、９１５ 強いＮ型領域（ソース、ドレイン） ９１７ 強いＰ型領域（ソース、ドレイン） ９１８、９２４ 層間絶縁膜 ９１９〜９２３ 電極・配線 ９２５ 画素電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小山 潤 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内
Claims (5)
- 【請求項１】 絶縁基板上に、薄膜トランジスタをスイ
ッチング素子としたアクティブマトリクス回路と、 前記アクティブマトリクス回路を駆動する信号線駆動回
路および走査線駆動回路と、 少なくとも１つの差動増幅器とが設けられ、 前記差動増幅器は、薄膜トランジスタで構成され、１組
の入力端子対から入力される入力信号および該入力信号
の逆相信号の増幅を行い、該増幅された信号を前記信号
線駆動回路または前記走査線駆動回路に出力するもので
あることを特徴とするアクティブマトリクス型液晶表示
装置。 - 【請求項２】 請求項１において、前記入力信号の振幅
は５Ｖ未満であることを特徴としたアクティブマトリク
ス型液晶表示装置。 - 【請求項３】 請求項１において、前記差動増幅器は、
差動回路を構成する複数の薄膜トランジスタが、ソース
が共通接続されかつ定電流源が接続された構成を有する
ことを特徴としたアクティブマトリクス型液晶表示装
置。 - 【請求項４】 請求項１において、前記差動増幅器は、
差動回路を構成する複数の薄膜トランジスタが、ソース
が共通接続されかつ定電流源が接続されており、前記差
動増幅器の出力をソース接地増幅回路で増幅する構成を
有するアナログ増幅器であることを特徴とするアクティ
ブマリトクス型液晶表示装置。 - 【請求項５】 請求項１において、前記差動増幅器は、
その作製プロセスの最高温度が６５０℃以下の低温ポリ
シリコン薄膜トランジスタで構成されたことを特徴とす
るアクティブマトリクス型液晶表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27161496A JP3483714B2 (ja) | 1996-09-20 | 1996-09-20 | アクティブマトリクス型液晶表示装置 |
| US08/932,246 US6300927B1 (en) | 1996-09-20 | 1997-09-17 | Display device |
| KR1019970047741A KR100509661B1 (ko) | 1996-09-20 | 1997-09-19 | 표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27161496A JP3483714B2 (ja) | 1996-09-20 | 1996-09-20 | アクティブマトリクス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1096958A true JPH1096958A (ja) | 1998-04-14 |
| JP3483714B2 JP3483714B2 (ja) | 2004-01-06 |
Family
ID=17502534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27161496A Expired - Lifetime JP3483714B2 (ja) | 1996-09-20 | 1996-09-20 | アクティブマトリクス型液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6300927B1 (ja) |
| JP (1) | JP3483714B2 (ja) |
| KR (1) | KR100509661B1 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000075842A (ja) * | 1998-08-31 | 2000-03-14 | Sony Corp | 液晶表示装置およびそのデータ線駆動回路 |
| EP1128356A2 (en) * | 2000-02-28 | 2001-08-29 | Sharp Kabushiki Kaisha | Precharge circuit and image display device using the same |
| EP1211662A1 (en) * | 2000-04-05 | 2002-06-05 | Sony Corporation | Display, method for driving the same, and portable terminal |
| KR100405647B1 (ko) * | 2000-01-19 | 2003-11-14 | 샤프 가부시키가이샤 | 레벨 시프트 회로 및 화상 표시 장치 |
| US6724363B1 (en) | 1999-05-14 | 2004-04-20 | Sharp Kabushiki Kaisha | Two-way shift register and image display device using the same |
| JP2006031032A (ja) * | 1999-01-08 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | 半導体表示装置およびその駆動回路 |
| US7379045B2 (en) | 2001-06-15 | 2008-05-27 | Seiko Epson Corporation | Line drive circuit, electro-optic device, and display device |
| JP2009003436A (ja) * | 2007-05-18 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US7498841B2 (en) | 2004-12-13 | 2009-03-03 | Samsung Electronics Co., Ltd. | Level shifter and display device including the same |
| JPWO2007026446A1 (ja) * | 2005-08-30 | 2009-03-05 | シャープ株式会社 | デバイス基板および液晶パネル |
| JP2010212702A (ja) * | 1998-05-16 | 2010-09-24 | Semiconductor Energy Lab Co Ltd | 半導体表示装置の作製方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3646650B2 (ja) * | 1998-01-09 | 2005-05-11 | 株式会社日立製作所 | 液晶表示装置 |
| US7317438B2 (en) * | 1998-10-30 | 2008-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Field sequential liquid crystal display device and driving method thereof, and head mounted display |
| JP3858486B2 (ja) * | 1998-11-26 | 2006-12-13 | セイコーエプソン株式会社 | シフトレジスタ回路、電気光学装置および電子機器 |
| JP4637315B2 (ja) | 1999-02-24 | 2011-02-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US7193594B1 (en) | 1999-03-18 | 2007-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7145536B1 (en) | 1999-03-26 | 2006-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US6952194B1 (en) * | 1999-03-31 | 2005-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US6771239B1 (en) * | 1999-05-17 | 2004-08-03 | Seiko Epson Corporation | Method for manufacturing an active matrix substrate |
| JP4416901B2 (ja) * | 2000-03-14 | 2010-02-17 | 株式会社半導体エネルギー研究所 | レベルシフタ |
| JP2001356741A (ja) * | 2000-06-14 | 2001-12-26 | Sanyo Electric Co Ltd | レベルシフタ及びそれを用いたアクティブマトリクス型表示装置 |
| TW518642B (en) | 2000-06-27 | 2003-01-21 | Semiconductor Energy Lab | Level shifter |
| US7385579B2 (en) | 2000-09-29 | 2008-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
| TWI351548B (en) | 2003-01-15 | 2011-11-01 | Semiconductor Energy Lab | Manufacturing method of liquid crystal display dev |
| JP4152797B2 (ja) * | 2003-04-14 | 2008-09-17 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
| TW595002B (en) * | 2003-04-16 | 2004-06-21 | Au Optronics Corp | Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor |
| TWI270042B (en) * | 2003-10-24 | 2007-01-01 | Au Optronics Corp | Clock signal amplifying method and driving stage for LCD driving circuit |
| TWI406690B (zh) * | 2004-02-26 | 2013-09-01 | Semiconductor Energy Lab | 運動器具，娛樂工具，和訓練工具 |
| JP4207858B2 (ja) | 2004-07-05 | 2009-01-14 | セイコーエプソン株式会社 | 半導体装置、表示装置及び電子機器 |
| US7443202B2 (en) * | 2006-06-02 | 2008-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic apparatus having the same |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61276484A (ja) * | 1985-05-31 | 1986-12-06 | Citizen Watch Co Ltd | 液晶テレビ受信装置 |
| US5854494A (en) * | 1991-02-16 | 1998-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors |
| JPH0545668A (ja) * | 1991-08-09 | 1993-02-26 | Sanyo Electric Co Ltd | 液晶表示装置 |
| GB9314849D0 (en) * | 1993-07-16 | 1993-09-01 | Philips Electronics Uk Ltd | Electronic devices |
| US5734366A (en) * | 1993-12-09 | 1998-03-31 | Sharp Kabushiki Kaisha | Signal amplifier, signal amplifier circuit, signal line drive circuit and image display device |
| JP3489162B2 (ja) * | 1993-12-16 | 2004-01-19 | セイコーエプソン株式会社 | 薄膜トランジスタ回路及び液晶表示装置 |
| JP3442449B2 (ja) * | 1993-12-25 | 2003-09-02 | 株式会社半導体エネルギー研究所 | 表示装置及びその駆動回路 |
| KR0151195B1 (ko) * | 1994-09-13 | 1998-10-01 | 문정환 | 박막 트랜지스터의 구조 및 제조방법 |
| US5818068A (en) * | 1994-09-22 | 1998-10-06 | Sharp Kabushiki Kaisha | Thin film transistor circuit and an active matrix type display device |
| JPH08114817A (ja) * | 1994-10-14 | 1996-05-07 | Toshiba Corp | 液晶表示装置 |
| JP3537569B2 (ja) * | 1995-02-27 | 2004-06-14 | 松下電器産業株式会社 | 差動増幅装置 |
-
1996
- 1996-09-20 JP JP27161496A patent/JP3483714B2/ja not_active Expired - Lifetime
-
1997
- 1997-09-17 US US08/932,246 patent/US6300927B1/en not_active Expired - Lifetime
- 1997-09-19 KR KR1019970047741A patent/KR100509661B1/ko not_active IP Right Cessation
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010212702A (ja) * | 1998-05-16 | 2010-09-24 | Semiconductor Energy Lab Co Ltd | 半導体表示装置の作製方法 |
| JP2000075842A (ja) * | 1998-08-31 | 2000-03-14 | Sony Corp | 液晶表示装置およびそのデータ線駆動回路 |
| JP2006031032A (ja) * | 1999-01-08 | 2006-02-02 | Semiconductor Energy Lab Co Ltd | 半導体表示装置およびその駆動回路 |
| US6724363B1 (en) | 1999-05-14 | 2004-04-20 | Sharp Kabushiki Kaisha | Two-way shift register and image display device using the same |
| US7365727B2 (en) | 1999-05-14 | 2008-04-29 | Sharp Kabushiki Kaisha | Two-way shift register and image display device using the same |
| KR100405647B1 (ko) * | 2000-01-19 | 2003-11-14 | 샤프 가부시키가이샤 | 레벨 시프트 회로 및 화상 표시 장치 |
| EP1128356A2 (en) * | 2000-02-28 | 2001-08-29 | Sharp Kabushiki Kaisha | Precharge circuit and image display device using the same |
| EP1128356A3 (en) * | 2000-02-28 | 2002-06-19 | Sharp Kabushiki Kaisha | Precharge circuit and image display device using the same |
| US6836269B2 (en) | 2000-02-28 | 2004-12-28 | Sharp Kabushiki Kaisha | Precharge circuit and image display device using the same |
| EP1211662A4 (en) * | 2000-04-05 | 2003-02-05 | Sony Corp | DISPLAY, CONTROL PROCEDURE THEREFOR AND PORTABLE TERMINAL |
| US6791539B2 (en) | 2000-04-05 | 2004-09-14 | Sony Corporation | Display, method for driving the same, and portable terminal |
| EP1211662A1 (en) * | 2000-04-05 | 2002-06-05 | Sony Corporation | Display, method for driving the same, and portable terminal |
| US7379045B2 (en) | 2001-06-15 | 2008-05-27 | Seiko Epson Corporation | Line drive circuit, electro-optic device, and display device |
| US7498841B2 (en) | 2004-12-13 | 2009-03-03 | Samsung Electronics Co., Ltd. | Level shifter and display device including the same |
| JPWO2007026446A1 (ja) * | 2005-08-30 | 2009-03-05 | シャープ株式会社 | デバイス基板および液晶パネル |
| JP2009003436A (ja) * | 2007-05-18 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980024765A (ko) | 1998-07-06 |
| US6300927B1 (en) | 2001-10-09 |
| KR100509661B1 (ko) | 2005-10-28 |
| JP3483714B2 (ja) | 2004-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3483714B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100303899B1 (ko) | 매트릭스형 액정 디스플레이 장치 | |
| US4582395A (en) | Active matrix assembly for a liquid crystal display device including an insulated-gate-transistor | |
| JP5777783B2 (ja) | 半導体装置及び電子機器 | |
| JP5292451B2 (ja) | 半導体表示装置 | |
| JP3402400B2 (ja) | 半導体集積回路の作製方法 | |
| US20150248030A1 (en) | Method for manufacturing an electrooptical device | |
| JP2001056667A (ja) | 画像表示装置 | |
| JP2001051292A (ja) | 半導体装置および半導体表示装置 | |
| JP2014002408A (ja) | 液晶表示装置 | |
| JP2003273228A (ja) | 半導体装置および表示駆動装置 | |
| JPH08263016A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2012164989A (ja) | 半導体装置 | |
| JP2006237624A (ja) | 半導体装置及びインバータ回路 | |
| JP5051942B2 (ja) | 半導体装置 | |
| JP2000269512A (ja) | 半導体装置およびその作製方法 | |
| JP4748884B2 (ja) | レベルシフタ | |
| JP4083493B2 (ja) | 表示装置及び当該表示装置を具備する電子機器 | |
| JPH10240164A (ja) | 駆動回路一体型表示装置 | |
| JP4476391B2 (ja) | 半導体表示装置の駆動方法 | |
| JP3450105B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2001134246A (ja) | 表示装置およびその駆動回路 | |
| JP2004064528A6 (ja) | 半導体装置 | |
| JP2006203241A (ja) | 半導体装置 | |
| JPH08220505A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |