JP2010212702A - 半導体表示装置の作製方法 - Google Patents
半導体表示装置の作製方法 Download PDFInfo
- Publication number
- JP2010212702A JP2010212702A JP2010091109A JP2010091109A JP2010212702A JP 2010212702 A JP2010212702 A JP 2010212702A JP 2010091109 A JP2010091109 A JP 2010091109A JP 2010091109 A JP2010091109 A JP 2010091109A JP 2010212702 A JP2010212702 A JP 2010212702A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- region
- polycrystalline silicon
- display device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】本発明の半導体表示装置は、画素マトリクス回路、データ線駆動回路、および走査線駆動回路を有しており、これらの構成要素が多結晶TFTによって同一基板上に形成される。また、その製造方法における、触媒元素を用いた結晶性の助長化プロセス、および触媒元素のゲッタリングプロセスによって、小型にもかかわらず、高精細・高解像度・高画質の半導体表示装置が提供される。
【選択図】図1
Description
を用いることもできる。
、Vss(−8V電源)がある。
本実施例では、5×1014ions/cm2 のドーズをイオンドーピング装置を用いた。
有機性樹脂膜の利点は、成膜方法が簡単である点、容易に膜厚を厚くできる点、比誘電率が低いので寄生容量を低減できる点、平坦性に優れている点などが挙げられる。なお、上述した以外の有機性樹脂膜を用いることもできる。
また、RTAは本実施例で必要とするエネルギーを充分、活性層に与える能力を持っている。
100−1 画素TFT
100−2 液晶
100−3 補助容量
101 データ線駆動回路
101−1 シフトレジスタ
101−2 レベルシフタ
101−3 バッファ
102 走査線駆動回路(右)
102−1 シフトレジスタ
102−2 レベルシフタ
102−3 バッファ
103 走査線駆動回路(左)
103−1 シフトレジスタ
103−2 レベルシフタ
103−3 バッファ
104 ビデオ入力信号線
105 アナログスイッチ
Claims (7)
- 基板上にマトリクス状に配置された複数の画素TFTを有するアクティブマトリクス回路と、
前記アクティブマトリクス回路を駆動する、複数のTFTを有するデータ線駆動回路および走査線駆動回路と、
を形成する半導体表示装置の作製方法であり、
前記基板上に非晶質珪素膜を形成し、
前記非晶質珪素膜に前記非晶質珪素膜の結晶化を助長する触媒元素を添加し、
加熱処理により、前記非晶質珪素膜を結晶化して多結晶珪素膜を形成し、
前記多結晶珪素膜上に、マスクで覆った第1の領域と、マスクで覆われていない第2の領域とを形成し、
前記マスクを用いて前記第2の領域にリンをドープし、
前記マスクを除去し、前記多結晶珪素膜にレーザ照射を行い、前記リンを活性化し、
前記触媒元素が100μm又はそれ以上の距離を移動することができる温度の加熱処理により、前記第1の領域から前記第2の領域へ前記触媒元素をゲッタリングし、
前記第2の領域が残らないように前記多結晶珪素膜をパターニングして複数の多結晶珪素膜を形成し、
前記パターニングされた複数の多結晶珪素膜上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成し、
前記パターニングされた複数の多結晶珪素膜に一導電性を付与する不純物元素を添加し、不純物領域を形成して前記アクティブマトリクス回路の画素TFTと、前記データ線駆動回路および走査線駆動回路のTFTとを形成する
ことを特徴とする半導体表示装置の作製方法。 - 基板上にマトリクス状に配置された複数の画素TFTを有するアクティブマトリクス回路と、
前記アクティブマトリクス回路を駆動する、複数のTFTを有するデータ線駆動回路および走査線駆動回路と、
を形成する半導体表示装置の作製方法であり、
前記基板上に非晶質珪素膜を形成し、
前記非晶質珪素膜に前記非晶質珪素膜の結晶化を助長する触媒元素を添加し、
加熱処理により、前記非晶質珪素膜を結晶化して多結晶珪素膜を形成し、
前記多結晶珪素膜上に、マスクで覆った第1の領域と、マスクで覆われていない第2の領域とを形成し、
前記マスクを用いて前記第2の領域にリンをドープし、
前記マスクを除去し、前記多結晶珪素膜にRTAによる加熱処理を行い、前記リンを活性化し、
前記触媒元素が100μm又はそれ以上の距離を移動することができる温度の加熱処理により、前記第1の領域から前記第2の領域へ前記触媒元素をゲッタリングし、
前記第2の領域が残らないように前記多結晶珪素膜をパターニングして複数の多結晶珪素膜を形成し、
前記パターニングされた複数の多結晶珪素膜上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成し、
前記パターニングされた複数の多結晶珪素膜に一導電性を付与する不純物元素を添加し、不純物領域を形成して前記アクティブマトリクス回路の画素TFTと、前記データ線駆動回路および走査線駆動回路のTFTとを形成する
ことを特徴とする半導体表示装置の作製方法。 - 基板上にマトリクス状に配置された複数の画素TFTを有するアクティブマトリクス回路と、
前記アクティブマトリクス回路を駆動する、複数のTFTを有するデータ線駆動回路および走査線駆動回路と、
を形成する半導体表示装置の作製方法であり、
前記基板上に非晶質珪素膜を形成し、
前記非晶質珪素膜に前記非晶質珪素膜の結晶化を助長する触媒元素を添加し、
加熱処理により、前記非晶質珪素膜を結晶化して多結晶珪素膜を形成し、
前記多結晶珪素膜をレーザアニールし、
前記多結晶珪素膜上に、マスクで覆った第1の領域と、マスクで覆われていない第2の領域とを形成し、
前記マスクを用いて前記第2の領域にリンをドープし、
前記マスクを除去し、前記多結晶珪素膜にレーザ照射を行い、前記リンを活性化し、
前記触媒元素が100μm又はそれ以上の距離を移動することができる温度の加熱処理により、前記第1の領域から前記第2の領域へ前記触媒元素をゲッタリングし、
前記第2の領域が残らないように前記多結晶珪素膜をパターニングして複数の多結晶珪素膜を形成し、
前記パターニングされた複数の多結晶珪素膜上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成し、
前記パターニングされた複数の多結晶珪素膜に一導電性を付与する不純物元素を添加し、不純物領域を形成して前記アクティブマトリクス回路の画素TFTと、前記データ線駆動回路および走査線駆動回路のTFTとを形成する
ことを特徴とする半導体表示装置の作製方法。 - 基板上にマトリクス状に配置された複数の画素TFTを有するアクティブマトリクス回路と、
前記アクティブマトリクス回路を駆動する、複数のTFTを有するデータ線駆動回路および走査線駆動回路と、
を形成する半導体表示装置の作製方法であり、
前記基板上に非晶質珪素膜を形成し、
前記非晶質珪素膜に前記非晶質珪素膜の結晶化を助長する触媒元素を添加し、
加熱処理により、前記非晶質珪素膜を結晶化して多結晶珪素膜を形成し、
前記多結晶珪素膜をレーザアニールし、
前記多結晶珪素膜上に、マスクで覆った第1の領域と、マスクで覆われていない第2の領域とを形成し、
前記マスクを用いて前記第2の領域にリンをドープし、
前記マスクを除去し、前記多結晶珪素膜にRTAによる加熱処理を行い、前記リンを活性化し、
前記触媒元素が100μm又はそれ以上の距離を移動することができる温度の加熱処理により、前記第1の領域から前記第2の領域へ前記触媒元素をゲッタリングし、
前記第2の領域が残らないように前記多結晶珪素膜をパターニングして複数の多結晶珪素膜を形成し、
前記パターニングされた複数の多結晶珪素膜上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成し、
前記パターニングされた複数の多結晶珪素膜に一導電性を付与する不純物元素を添加し、不純物領域を形成して前記アクティブマトリクス回路の画素TFTと、前記データ線駆動回路および走査線駆動回路のTFTとを形成する
ことを特徴とする半導体表示装置の作製方法。 - 請求項1乃至請求項4のいずれか一項において、
前記触媒元素には、Niが用いられることを特徴とする半導体表示装置の作製方法。 - 請求項1乃至請求項4のいずれか一項において、
前記触媒元素には、Fe、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au、Ge、Pb、In、Snから選ばれた一種または複数種のものが用いられることを特徴とする半導体表示装置の作製方法。 - 請求項1乃至請求項6のいずれか一項において、
前記マスクは、酸化膜を用いることを特徴とする半導体表示装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010091109A JP5106564B2 (ja) | 1998-05-16 | 2010-04-12 | 半導体表示装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15230698 | 1998-05-16 | ||
JP1998152306 | 1998-05-16 | ||
JP2010091109A JP5106564B2 (ja) | 1998-05-16 | 2010-04-12 | 半導体表示装置の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11059595A Division JP2000039628A (ja) | 1998-05-16 | 1999-03-08 | 半導体表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010212702A true JP2010212702A (ja) | 2010-09-24 |
JP5106564B2 JP5106564B2 (ja) | 2012-12-26 |
Family
ID=42972498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010091109A Expired - Fee Related JP5106564B2 (ja) | 1998-05-16 | 2010-04-12 | 半導体表示装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5106564B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0290569A (ja) * | 1988-09-28 | 1990-03-30 | Toshiba Corp | 半導体装置の製造方法 |
JPH05109737A (ja) * | 1991-10-18 | 1993-04-30 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
JPH08264441A (ja) * | 1994-12-16 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | 結晶珪素半導体作製方法 |
JPH08330602A (ja) * | 1995-03-27 | 1996-12-13 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH0945616A (ja) * | 1995-08-02 | 1997-02-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH1096958A (ja) * | 1996-09-20 | 1998-04-14 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置 |
-
2010
- 2010-04-12 JP JP2010091109A patent/JP5106564B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0290569A (ja) * | 1988-09-28 | 1990-03-30 | Toshiba Corp | 半導体装置の製造方法 |
JPH05109737A (ja) * | 1991-10-18 | 1993-04-30 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
JPH08264441A (ja) * | 1994-12-16 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | 結晶珪素半導体作製方法 |
JPH08330602A (ja) * | 1995-03-27 | 1996-12-13 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH0945616A (ja) * | 1995-08-02 | 1997-02-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JPH1096958A (ja) * | 1996-09-20 | 1998-04-14 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5106564B2 (ja) | 2012-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6777273B1 (en) | Semiconductor display device | |
JP3844613B2 (ja) | 薄膜トランジスタ回路およびそれを用いた表示装置 | |
JP4940288B2 (ja) | 液晶表示装置、装置 | |
JP4823494B2 (ja) | 半導体表示装置 | |
US8018412B2 (en) | Display device | |
JP4053136B2 (ja) | 反射型半導体表示装置 | |
US20150248030A1 (en) | Method for manufacturing an electrooptical device | |
JP2001051292A (ja) | 半導体装置および半導体表示装置 | |
JP2012164989A (ja) | 半導体装置 | |
JP2000199886A (ja) | フィ―ルドシ―ケンシャル液晶表示装置およびその駆動方法ならびにヘッドマウントディスプレイ | |
JP4801239B2 (ja) | 液晶表示装置 | |
JP5106564B2 (ja) | 半導体表示装置の作製方法 | |
JP4674939B2 (ja) | 駆動回路、表示装置、電子機器 | |
JP4476391B2 (ja) | 半導体表示装置の駆動方法 | |
JP2001092426A (ja) | 表示装置 | |
JP2001296843A (ja) | 半導体表示装置及び半導体表示装置の駆動方法 | |
JP2007193351A (ja) | 液晶表示装置及び電子機器 | |
JP2001100712A (ja) | 表示装置 | |
JP2003309456A (ja) | 薄膜トランジスタ回路およびそれを用いた半導体表示装置 | |
JP2005129962A (ja) | 液晶表示装置、携帯情報端末、ビデオカメラ、コンピュータ、ヘッドマウントディスプレイ、ディスプレイ、プレーヤー及びデジタルカメラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121002 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |