JPH1084203A - 非可逆回路素子 - Google Patents
非可逆回路素子Info
- Publication number
- JPH1084203A JPH1084203A JP23664896A JP23664896A JPH1084203A JP H1084203 A JPH1084203 A JP H1084203A JP 23664896 A JP23664896 A JP 23664896A JP 23664896 A JP23664896 A JP 23664896A JP H1084203 A JPH1084203 A JP H1084203A
- Authority
- JP
- Japan
- Prior art keywords
- inductance
- spacer member
- input
- port
- reciprocal circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
(57)【要約】
【課題】帯域外での減衰量を大きくして不要輻射の発生
を大幅に低減することができ、よって、小型化、低価格
化に貢献できる非可逆回路素子を提供する。 【解決手段】スペーサ部材４の一方主面にはヘアピン状
の電極パターンからなる２つのインダクタンス電極Ｌｆ
が形成され、他方主面には、各インダクタンス電極Ｌｆ
の両端部に対応する位置に接続電極４１、４２がそれぞ
れ形成され、各インダクタンス電極Ｌｆの両端部と接続
電極４１、４２はスルーホールにより導通している。そ
して、信号入出力側の各中心導体のポート部はそれぞれ
スペーサ部材４に形成されたインダクタンス電極Ｌｆを
介して入出力端子に接続される。
を大幅に低減することができ、よって、小型化、低価格
化に貢献できる非可逆回路素子を提供する。 【解決手段】スペーサ部材４の一方主面にはヘアピン状
の電極パターンからなる２つのインダクタンス電極Ｌｆ
が形成され、他方主面には、各インダクタンス電極Ｌｆ
の両端部に対応する位置に接続電極４１、４２がそれぞ
れ形成され、各インダクタンス電極Ｌｆの両端部と接続
電極４１、４２はスルーホールにより導通している。そ
して、信号入出力側の各中心導体のポート部はそれぞれ
スペーサ部材４に形成されたインダクタンス電極Ｌｆを
介して入出力端子に接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波帯等の
高周波帯域で使用される非可逆回路素子、例えばアイソ
レータ、サーキュレータに関し、特に移動通信機器に使
用する場合の小型化、低価格化に対応できる非可逆回路
素子に関する。
高周波帯域で使用される非可逆回路素子、例えばアイソ
レータ、サーキュレータに関し、特に移動通信機器に使
用する場合の小型化、低価格化に対応できる非可逆回路
素子に関する。
【０００２】
【従来の技術】一般に、集中定数型のアイソレータ、サ
ーキュレータ等の非可逆回路素子は、信号の伝送方向に
は減衰量が極めて小さく、逆方向には極めて大きい特性
を有している。この種のアイソレータとして、従来、例
えば図１０に示すような構造のものがある。
ーキュレータ等の非可逆回路素子は、信号の伝送方向に
は減衰量が極めて小さく、逆方向には極めて大きい特性
を有している。この種のアイソレータとして、従来、例
えば図１０に示すような構造のものがある。
【０００３】このアイソレータは、主として上ヨーク２
と下ヨーク８とで構成される磁気閉回路内に、永久磁石
３、スペーサ部材４、３本の中心導体５１、５２、５３
及びフェライト５４とからなる磁性組立体５、及び樹脂
ケース７を配設した構造のものである。上記中心導体５
１、５２のポート部Ｐ１，Ｐ２は、上記樹脂ケース７に
配設された入出力端子７１、７２及び整合用コンデンサ
Ｃｏ，Ｃｏに接続され、中心導体５３のポート部Ｐ３は
整合用コンデンサＣｏ及び終端抵抗Ｒに接続され、各コ
ンデンサＣｏ及び終端抵抗Ｒの一端はアース端子７３，
７３に接続されている。
と下ヨーク８とで構成される磁気閉回路内に、永久磁石
３、スペーサ部材４、３本の中心導体５１、５２、５３
及びフェライト５４とからなる磁性組立体５、及び樹脂
ケース７を配設した構造のものである。上記中心導体５
１、５２のポート部Ｐ１，Ｐ２は、上記樹脂ケース７に
配設された入出力端子７１、７２及び整合用コンデンサ
Ｃｏ，Ｃｏに接続され、中心導体５３のポート部Ｐ３は
整合用コンデンサＣｏ及び終端抵抗Ｒに接続され、各コ
ンデンサＣｏ及び終端抵抗Ｒの一端はアース端子７３，
７３に接続されている。
【０００４】上記スペーサ部材４は、永久磁石３と磁性
組立体５との間に配設され、下ヨーク８に上ヨーク２を
嵌装した状態で、磁性組立体５及び樹脂ケース７を下ヨ
ーク８に、各整合用コンデンサＣｏ及び終端抵抗Ｒを樹
脂ケース７に押圧固定するとともに、各中心導体５１〜
５３のポート部Ｐ１〜Ｐ３を樹脂ケース７内に配置され
た各整合用コンデンサＣｏ、終端抵抗Ｒ、及び入出力端
子７１、７２に押圧固定している。つまり、スペーサ部
材４は、非可逆回路素子の内部の隙間を埋め、磁性組立
体５，整合用コンデンサＣｏ，終端抵抗Ｒ等の非可逆回
路素子の内部に配設される構成部品の安定な保持固定を
得るために用いられている。
組立体５との間に配設され、下ヨーク８に上ヨーク２を
嵌装した状態で、磁性組立体５及び樹脂ケース７を下ヨ
ーク８に、各整合用コンデンサＣｏ及び終端抵抗Ｒを樹
脂ケース７に押圧固定するとともに、各中心導体５１〜
５３のポート部Ｐ１〜Ｐ３を樹脂ケース７内に配置され
た各整合用コンデンサＣｏ、終端抵抗Ｒ、及び入出力端
子７１、７２に押圧固定している。つまり、スペーサ部
材４は、非可逆回路素子の内部の隙間を埋め、磁性組立
体５，整合用コンデンサＣｏ，終端抵抗Ｒ等の非可逆回
路素子の内部に配設される構成部品の安定な保持固定を
得るために用いられている。
【０００５】図１１はこのアイソレータの等価回路図で
ある。図１１に示すように、従来のアイソレータは、中
心導体５１、５２、５３の先端部にあたるポートＰ１，
Ｐ２，Ｐ３に整合回路としてそれぞれ整合容量Ｃｏが接
続され、１つのポートＰ３に終端抵抗Ｒを接続して構成
されている。なお、各インダクタンスＬはフェライト５
４と中心導体５１、５２、５３とにより形成される等価
的なインダクタンスである。
ある。図１１に示すように、従来のアイソレータは、中
心導体５１、５２、５３の先端部にあたるポートＰ１，
Ｐ２，Ｐ３に整合回路としてそれぞれ整合容量Ｃｏが接
続され、１つのポートＰ３に終端抵抗Ｒを接続して構成
されている。なお、各インダクタンスＬはフェライト５
４と中心導体５１、５２、５３とにより形成される等価
的なインダクタンスである。
【０００６】そして、このアイソレータは、携帯電話、
自動車電話等の移動通信機器のアンテナ共用回路の送受
信回路部に採用され、表面に入出力用の伝送線路及びア
ース電極が形成され、裏面の略全面にアース電極が形成
された実装基板に表面実装されて使用される。
自動車電話等の移動通信機器のアンテナ共用回路の送受
信回路部に採用され、表面に入出力用の伝送線路及びア
ース電極が形成され、裏面の略全面にアース電極が形成
された実装基板に表面実装されて使用される。
【０００７】
【発明が解決しようとする課題】一般的に、このような
通信機器に組み込まれる増幅器には非直線性が存在して
おり、これが不要輻射、つまりスプリアス（基本波の整
数倍、特に２倍波、３倍波）の発生原因となっている。
この不要輻射は、混信や他の通信機器の電力増幅部の異
常動作の要因となることから、一定のレベル以下にする
ことが規格化されている。
通信機器に組み込まれる増幅器には非直線性が存在して
おり、これが不要輻射、つまりスプリアス（基本波の整
数倍、特に２倍波、３倍波）の発生原因となっている。
この不要輻射は、混信や他の通信機器の電力増幅部の異
常動作の要因となることから、一定のレベル以下にする
ことが規格化されている。
【０００８】また、アイソレータはその伝送方向の特性
としてバンドパスフィルタの機能をも有しており、この
ため通過帯域より離れた周波数帯域では伝送方向でも減
衰量が大きいという特性を有している。しかし、アイソ
レータは元来帯域外の減衰を得るためのものではなく、
上記従来のアイソレータでは不要輻射の周波数帯域（特
に、基本波の２倍波、３倍波）で所望の減衰量を得るこ
とはできない。このため、この種の従来の通信機器にお
いては、別途フィルタ等を用いて不要輻射を減衰させる
方法が採用されている。
としてバンドパスフィルタの機能をも有しており、この
ため通過帯域より離れた周波数帯域では伝送方向でも減
衰量が大きいという特性を有している。しかし、アイソ
レータは元来帯域外の減衰を得るためのものではなく、
上記従来のアイソレータでは不要輻射の周波数帯域（特
に、基本波の２倍波、３倍波）で所望の減衰量を得るこ
とはできない。このため、この種の従来の通信機器にお
いては、別途フィルタ等を用いて不要輻射を減衰させる
方法が採用されている。
【０００９】すなわち、上記従来のアイソレータを用い
た場合、上記のように不要輻射防止用のフィルタが必要
であり、このフィルタの分だけ部品コストが上昇すると
ともに大型化するという問題があり、小型化、低価格化
に対する要請に対応できないという問題があった。
た場合、上記のように不要輻射防止用のフィルタが必要
であり、このフィルタの分だけ部品コストが上昇すると
ともに大型化するという問題があり、小型化、低価格化
に対する要請に対応できないという問題があった。
【００１０】そこで、本発明の目的は、帯域外での減衰
量を大きくして不要輻射の発生を大幅に低減することが
でき、よって、小型化、低価格化に貢献できる非可逆回
路素子を提供することにある。
量を大きくして不要輻射の発生を大幅に低減することが
でき、よって、小型化、低価格化に貢献できる非可逆回
路素子を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る発明は、直流磁界が印加される磁性
体に複数の中心導体を互いに交差させて配置してなる磁
性組立体と、前記各中心導体のポート部とアース間に接
続される整合容量と、前記磁性組立体及び前記整合容量
等の構成部品を安定に保持固定するためのスペーサ部材
とを備えてなる非可逆回路素子であって、前記スペーサ
部材に少なくとも１つのインダクタンスが形成され、該
インダクタンスが前記中心導体のポート部のうち少なく
とも１つのポート部と該ポート部に対応する入出力端子
との間に接続されていることを特徴とするものである。
に、請求項１に係る発明は、直流磁界が印加される磁性
体に複数の中心導体を互いに交差させて配置してなる磁
性組立体と、前記各中心導体のポート部とアース間に接
続される整合容量と、前記磁性組立体及び前記整合容量
等の構成部品を安定に保持固定するためのスペーサ部材
とを備えてなる非可逆回路素子であって、前記スペーサ
部材に少なくとも１つのインダクタンスが形成され、該
インダクタンスが前記中心導体のポート部のうち少なく
とも１つのポート部と該ポート部に対応する入出力端子
との間に接続されていることを特徴とするものである。
【００１２】請求項２に係る発明は、直流磁界が印加さ
れる磁性体に複数の中心導体を互いに交差させて配置し
てなる磁性組立体と、前記各中心導体のポート部とアー
ス間に接続される整合容量と、前記磁性組立体及び前記
整合容量等の構成部品を安定に保持固定するためのスペ
ーサ部材とを備えてなる非可逆回路素子であって、前記
スペーサ部材に少なくとも１つのインダクタンスが形成
され、該インダクタンスが前記中心導体のポート部のう
ち少なくとも１つのポート部と該ポート部に対応する入
出力端子との間に接続され、該インダクタンスと前記整
合容量とこの非可逆回路素子が実装される実装基板の入
出力伝送線路の電極分布容量とで低域通過フィルタが形
成されることを特徴とするものである。
れる磁性体に複数の中心導体を互いに交差させて配置し
てなる磁性組立体と、前記各中心導体のポート部とアー
ス間に接続される整合容量と、前記磁性組立体及び前記
整合容量等の構成部品を安定に保持固定するためのスペ
ーサ部材とを備えてなる非可逆回路素子であって、前記
スペーサ部材に少なくとも１つのインダクタンスが形成
され、該インダクタンスが前記中心導体のポート部のう
ち少なくとも１つのポート部と該ポート部に対応する入
出力端子との間に接続され、該インダクタンスと前記整
合容量とこの非可逆回路素子が実装される実装基板の入
出力伝送線路の電極分布容量とで低域通過フィルタが形
成されることを特徴とするものである。
【００１３】請求項３に係る発明は、ヨーク内に永久磁
石を配設して構成される磁気回路内に、磁性体に複数の
中心導体を互いに交差させて配置してなる磁性組立体
と、前記各中心導体のポート部とアース間に接続される
整合容量と、該整合容量及び前記磁性組立体を収納しか
つ入出力端子及びアース端子を有する樹脂ケースと、前
記磁性組立体、前記整合容量、前記樹脂ケース同士を電
気的、機械的に安定に保持固定するためのスペーサ部材
とを配設してなる非可逆回路素子であって、前記スペー
サ部材に少なくとも１つのインダクタンスが形成され、
該インダクタンスが前記中心導体のポート部のうち少な
くとも１つのポート部と該ポート部に対応する前記入出
力端子との間に接続され、該インダクタンスと前記整合
容量とこの非可逆回路素子が実装される実装基板の入出
力伝送線路の電極分布容量とで低域通過フィルタが形成
されることを特徴とするものである。
石を配設して構成される磁気回路内に、磁性体に複数の
中心導体を互いに交差させて配置してなる磁性組立体
と、前記各中心導体のポート部とアース間に接続される
整合容量と、該整合容量及び前記磁性組立体を収納しか
つ入出力端子及びアース端子を有する樹脂ケースと、前
記磁性組立体、前記整合容量、前記樹脂ケース同士を電
気的、機械的に安定に保持固定するためのスペーサ部材
とを配設してなる非可逆回路素子であって、前記スペー
サ部材に少なくとも１つのインダクタンスが形成され、
該インダクタンスが前記中心導体のポート部のうち少な
くとも１つのポート部と該ポート部に対応する前記入出
力端子との間に接続され、該インダクタンスと前記整合
容量とこの非可逆回路素子が実装される実装基板の入出
力伝送線路の電極分布容量とで低域通過フィルタが形成
されることを特徴とするものである。
【００１４】請求項４に係る発明は、請求項１から請求
項３に記載の非可逆回路素子において、前記インダクタ
ンスが前記スペーサ部材の表面または内部に電極パター
ンで形成されていることを特徴とするものである。
項３に記載の非可逆回路素子において、前記インダクタ
ンスが前記スペーサ部材の表面または内部に電極パター
ンで形成されていることを特徴とするものである。
【００１５】上記の構成によれば、スペーサ部材に形成
されたインダクタンスと整合容量と実装基板の入出力伝
送線路の電極分布容量等の外部容量とで低域通過フィル
タを形成することができるので、帯域外における減衰量
を大幅に改善することができる。
されたインダクタンスと整合容量と実装基板の入出力伝
送線路の電極分布容量等の外部容量とで低域通過フィル
タを形成することができるので、帯域外における減衰量
を大幅に改善することができる。
【００１６】すなわち、外形寸法を変えることなく非可
逆回路素子に低域通過フィルタを構成するインダクタン
ス及び容量を形成することができ、これらのインダクタ
ンス及び容量と、実装基板に形成される電極分布容量等
の外部容量とで低域通過フィルタを構成することができ
るので、本発明に係る非可逆回路素子を用いれば、従来
必要であった不要輻射防止用の別のフィルタを用いるこ
となく、不要輻射を大幅に低減することができる。
逆回路素子に低域通過フィルタを構成するインダクタン
ス及び容量を形成することができ、これらのインダクタ
ンス及び容量と、実装基板に形成される電極分布容量等
の外部容量とで低域通過フィルタを構成することができ
るので、本発明に係る非可逆回路素子を用いれば、従来
必要であった不要輻射防止用の別のフィルタを用いるこ
となく、不要輻射を大幅に低減することができる。
【００１７】
【発明の実施の形態】以下、本発明をその実施例を示す
図面に基づいて説明する。
図面に基づいて説明する。
【００１８】本発明の一実施例の係るアイソレータの構
造、構成を図１〜図４に示す。図１はアイソレータの分
解斜視図、図２はスペーサ部材、永久磁石及び上ヨーク
を除いた状態での平面図、図３はスペーサ部材の斜視
図、図４は等価回路図である。なお、図１及び図２に示
す整合用コンデンサ、インダクタンス電極は、それぞれ
図４に示す整合容量、インダクタンスに対応するもので
あり、同一符号を記す。
造、構成を図１〜図４に示す。図１はアイソレータの分
解斜視図、図２はスペーサ部材、永久磁石及び上ヨーク
を除いた状態での平面図、図３はスペーサ部材の斜視
図、図４は等価回路図である。なお、図１及び図２に示
す整合用コンデンサ、インダクタンス電極は、それぞれ
図４に示す整合容量、インダクタンスに対応するもので
あり、同一符号を記す。
【００１９】本実施例のアイソレータは、図１〜図３に
示すように、磁性体金属からなる箱状の上ヨーク２の内
面に永久磁石３を配置するとともに、該上ヨーク２に同
じく磁性体金属からなる概略コ字状の下ヨーク８を装着
して磁気閉回路を形成し、下ヨーク８内の底面８ａ上に
は樹脂ケース７が配設され、該樹脂ケース７内には磁性
組立体５、整合用コンデンサＣ１〜Ｃ３、終端抵抗Ｒが
配設され、永久磁石３と磁性組立体５との間に四角板状
のスペーサ部材４が配設され、磁性組立体５に永久磁石
３により直流磁界が印加されるように構成されている。
示すように、磁性体金属からなる箱状の上ヨーク２の内
面に永久磁石３を配置するとともに、該上ヨーク２に同
じく磁性体金属からなる概略コ字状の下ヨーク８を装着
して磁気閉回路を形成し、下ヨーク８内の底面８ａ上に
は樹脂ケース７が配設され、該樹脂ケース７内には磁性
組立体５、整合用コンデンサＣ１〜Ｃ３、終端抵抗Ｒが
配設され、永久磁石３と磁性組立体５との間に四角板状
のスペーサ部材４が配設され、磁性組立体５に永久磁石
３により直流磁界が印加されるように構成されている。
【００２０】上記スペーサ部材４は、ガラスエポキシ
系、プラスチック系、テフロン系等のプリント基板、あ
るいは液晶ポリマー等の樹脂板にメッキ電極を形成また
は金属板をインサートモールドしたもの等からなり、ア
イソレータの内部の隙間を埋めるあるいはそのバネ性を
利用して、アイソレータの内部に配設される構成部品の
安定な保持固定を得るためのものである。そして、図３
に拡大して示すように、その一方主面（図において上
面）にはヘアピン状の電極パターンからなる２つのイン
ダクタンス電極Ｌｆが形成され、他方主面（図において
下面）には、各インダクタンス電極Ｌｆの両端部に対応
する位置に接続電極４１、４２がそれぞれ形成され、各
インダクタンス電極Ｌｆの両端部と接続電極４１、４２
はスルーホールにより導通している。
系、プラスチック系、テフロン系等のプリント基板、あ
るいは液晶ポリマー等の樹脂板にメッキ電極を形成また
は金属板をインサートモールドしたもの等からなり、ア
イソレータの内部の隙間を埋めるあるいはそのバネ性を
利用して、アイソレータの内部に配設される構成部品の
安定な保持固定を得るためのものである。そして、図３
に拡大して示すように、その一方主面（図において上
面）にはヘアピン状の電極パターンからなる２つのイン
ダクタンス電極Ｌｆが形成され、他方主面（図において
下面）には、各インダクタンス電極Ｌｆの両端部に対応
する位置に接続電極４１、４２がそれぞれ形成され、各
インダクタンス電極Ｌｆの両端部と接続電極４１、４２
はスルーホールにより導通している。
【００２１】上記磁性組立体５は、円板状のフェライト
５４の下面に薄板状の金属板からなる３本の中心導体５
１〜５３のアース部を当接し、フェライト５４の上面に
３本の中心導体５１〜５３を絶縁シート（不図示）を介
在させて互いに１２０度の角度をなすように折り曲げて
配置した構造のものであり、該中心導体５１〜５３の先
端側のポート部Ｐ１〜Ｐ３を外方に突出して構成されて
いる。
５４の下面に薄板状の金属板からなる３本の中心導体５
１〜５３のアース部を当接し、フェライト５４の上面に
３本の中心導体５１〜５３を絶縁シート（不図示）を介
在させて互いに１２０度の角度をなすように折り曲げて
配置した構造のものであり、該中心導体５１〜５３の先
端側のポート部Ｐ１〜Ｐ３を外方に突出して構成されて
いる。
【００２２】上記樹脂ケース７は、電気的絶縁部材から
なり、矩形枠状の側壁７ａに底壁７ｂを一体形成した構
造のもので、入出力端子７１、７２及びアース端子７
３、７３がその一部を樹脂内に埋設して設けられ、底壁
７ｂの略中央部には挿通孔７ｃが形成され、挿通孔７ｃ
の周縁部には所定の箇所に整合用コンデンサＣ１〜Ｃ３
及び終端抵抗Ｒを収納するための凹部が形成されてい
る。入出力端子７１、７２は、樹脂ケース７の一方側両
角部にそれぞれ配置され、それぞれの一端側は底壁７ｂ
の上面に露出するように、他端側は底壁７ｂの下面及び
側壁７ａの外面に露出するように設けられている。ま
た、アース端子７３、７３は樹脂ケース７の他方側に配
置され、それぞれの一端側は底壁７ｂのコンデンサＣ１
〜Ｃ３及び終端抵抗Ｒが配置される凹部の内面に露出す
るように、他端側は底壁７ｂの下面及び側壁７ａの外面
に露出するように設けられている。
なり、矩形枠状の側壁７ａに底壁７ｂを一体形成した構
造のもので、入出力端子７１、７２及びアース端子７
３、７３がその一部を樹脂内に埋設して設けられ、底壁
７ｂの略中央部には挿通孔７ｃが形成され、挿通孔７ｃ
の周縁部には所定の箇所に整合用コンデンサＣ１〜Ｃ３
及び終端抵抗Ｒを収納するための凹部が形成されてい
る。入出力端子７１、７２は、樹脂ケース７の一方側両
角部にそれぞれ配置され、それぞれの一端側は底壁７ｂ
の上面に露出するように、他端側は底壁７ｂの下面及び
側壁７ａの外面に露出するように設けられている。ま
た、アース端子７３、７３は樹脂ケース７の他方側に配
置され、それぞれの一端側は底壁７ｂのコンデンサＣ１
〜Ｃ３及び終端抵抗Ｒが配置される凹部の内面に露出す
るように、他端側は底壁７ｂの下面及び側壁７ａの外面
に露出するように設けられている。
【００２３】上記挿通孔７ｃの周縁に形成された凹部に
は整合用チップコンデンサＣ１〜Ｃ３、チップ終端抵抗
Ｒが配置され、挿通孔７ｃ内には磁性組立体５が挿入配
置され、磁性組立体５の上部全体を覆うようにスペーサ
部材４が配設されている。
は整合用チップコンデンサＣ１〜Ｃ３、チップ終端抵抗
Ｒが配置され、挿通孔７ｃ内には磁性組立体５が挿入配
置され、磁性組立体５の上部全体を覆うようにスペーサ
部材４が配設されている。
【００２４】磁性組立体５の下面の各中心導体５１〜５
３のアース部は下ヨーク８の底面８ａに接続されてい
る。各コンデンサＣ１〜Ｃ３の下面電極、及び終端抵抗
Ｒの一端側の電極はそれぞれアース端子７３、７３に接
続されている。各コンデンサＣ１〜Ｃ３の上面電極には
それぞれ各中心導体５１〜５３のポート部Ｐ１〜Ｐ３が
接続され、終端抵抗Ｒの他端側はポート部Ｐ３に接続さ
れている。
３のアース部は下ヨーク８の底面８ａに接続されてい
る。各コンデンサＣ１〜Ｃ３の下面電極、及び終端抵抗
Ｒの一端側の電極はそれぞれアース端子７３、７３に接
続されている。各コンデンサＣ１〜Ｃ３の上面電極には
それぞれ各中心導体５１〜５３のポート部Ｐ１〜Ｐ３が
接続され、終端抵抗Ｒの他端側はポート部Ｐ３に接続さ
れている。
【００２５】インダクタンス電極Ｌｆの一端に導通する
スペーサ部材４の下面に形成された各接続電極４１は、
それぞれ中心導体５１、５２のポート部Ｐ１，Ｐ２に接
続され、インダクタンス電極Ｌｆの他端に導通する各接
続電極４２は、入出力端子７１、７２の底壁７ｂの上面
に露出する部分にそれぞれ接続されている。
スペーサ部材４の下面に形成された各接続電極４１は、
それぞれ中心導体５１、５２のポート部Ｐ１，Ｐ２に接
続され、インダクタンス電極Ｌｆの他端に導通する各接
続電極４２は、入出力端子７１、７２の底壁７ｂの上面
に露出する部分にそれぞれ接続されている。
【００２６】スペーサ部材４は、下ヨーク８に上ヨーク
２を嵌装した状態で永久磁石３を介して磁性組立体５及
び樹脂ケース７を下ヨーク８に、各整合用コンデンサＣ
１〜Ｃ３及び終端抵抗Ｒを樹脂ケース７の各凹部内に押
圧固定するとともに、各中心導体５１〜５３のポート部
Ｐ１〜Ｐ３を各整合用コンデンサＣ１〜Ｃ３及び終端抵
抗Ｒに押圧固定している。
２を嵌装した状態で永久磁石３を介して磁性組立体５及
び樹脂ケース７を下ヨーク８に、各整合用コンデンサＣ
１〜Ｃ３及び終端抵抗Ｒを樹脂ケース７の各凹部内に押
圧固定するとともに、各中心導体５１〜５３のポート部
Ｐ１〜Ｐ３を各整合用コンデンサＣ１〜Ｃ３及び終端抵
抗Ｒに押圧固定している。
【００２７】上記のように、中心導体５１，５２のポー
ト部Ｐ１，Ｐ２はそれぞれスペーサ部材４に形成された
インダクタンス電極Ｌｆを介して入出力端子７１，７２
に接続されている。すなわち、本実施例のアイソレータ
は、図４の等価回路図に示すように、中心導体５１、５
２、５３の先端部にあたるポートＰ１〜Ｐ３に整合容量
Ｃ１〜Ｃ３が接続され、１つのポートＰ３には終端抵抗
Ｒが接続され、２つのポートＰ１，Ｐ２と入出力端子７
１、７２との間にはそれぞれインダクタンスＬｆが接続
された構成となっている。
ト部Ｐ１，Ｐ２はそれぞれスペーサ部材４に形成された
インダクタンス電極Ｌｆを介して入出力端子７１，７２
に接続されている。すなわち、本実施例のアイソレータ
は、図４の等価回路図に示すように、中心導体５１、５
２、５３の先端部にあたるポートＰ１〜Ｐ３に整合容量
Ｃ１〜Ｃ３が接続され、１つのポートＰ３には終端抵抗
Ｒが接続され、２つのポートＰ１，Ｐ２と入出力端子７
１、７２との間にはそれぞれインダクタンスＬｆが接続
された構成となっている。
【００２８】そして、このアイソレータは、図５に示す
ように、表面に入出力伝送線路１１１２及びアース電極
１３が形成され、裏面の略全面にアース電極が形成され
た実装基板１０に表面実装されて使用される。具体的に
は、アイソレータの入出力端子７１、７２は伝送線路１
１、１２のはんだ付けランド１１ａ，１２ａに、アース
端子７３、７３はアース電極１３、１３にそれぞれはん
だ付けされて実装される。アイソレータの入出力端子７
１、７２がはんだ付けされるはんだ付けランド１１ａ，
１２ａは、十分な実装強度（はんだ付け強度）を得るた
めに他の部位よりも幅の広く形成されており、はんだ付
けランド１１ａ，１２ａと裏面に形成されたアース電極
間にはそれぞれ電極分布容量Ｃｐが必然的に生じてい
る。
ように、表面に入出力伝送線路１１１２及びアース電極
１３が形成され、裏面の略全面にアース電極が形成され
た実装基板１０に表面実装されて使用される。具体的に
は、アイソレータの入出力端子７１、７２は伝送線路１
１、１２のはんだ付けランド１１ａ，１２ａに、アース
端子７３、７３はアース電極１３、１３にそれぞれはん
だ付けされて実装される。アイソレータの入出力端子７
１、７２がはんだ付けされるはんだ付けランド１１ａ，
１２ａは、十分な実装強度（はんだ付け強度）を得るた
めに他の部位よりも幅の広く形成されており、はんだ付
けランド１１ａ，１２ａと裏面に形成されたアース電極
間にはそれぞれ電極分布容量Ｃｐが必然的に生じてい
る。
【００２９】次に、本実施例のアイソレータの作用効果
について説明する。図６及び図７は上記のアイソレータ
が実装基板１０に実装された状態での等価回路図であ
り、図７は実装状態での作用（動作原理）を説明するた
めの等価回路図である。
について説明する。図６及び図７は上記のアイソレータ
が実装基板１０に実装された状態での等価回路図であ
り、図７は実装状態での作用（動作原理）を説明するた
めの等価回路図である。
【００３０】図６に示すように、本実施例のアイソレー
タが実装基板１０に実装された状態（図５参照）では、
実装基板１０の伝送線路１１、１２のはんだ付けランド
１１ａ，１２ａに寄生的に生じる電極分布容量Ｃｐ，Ｃ
ｐがアイソレータの信号入出力端７１ｂ、７２ｂに接続
された構成となる。そして、図７に示すように、アイソ
レータの信号入出力部（ポートＰ１、Ｐ２側）にはイン
ダクタンスＬｆ、整合容量Ｃ１、Ｃ２の一部である容量
Ｃｆ、及び外部容量である実装基板１０の電極分布容量
Ｃｐからなるπ型の低域通過フィルタＬＰＦが形成され
る。
タが実装基板１０に実装された状態（図５参照）では、
実装基板１０の伝送線路１１、１２のはんだ付けランド
１１ａ，１２ａに寄生的に生じる電極分布容量Ｃｐ，Ｃ
ｐがアイソレータの信号入出力端７１ｂ、７２ｂに接続
された構成となる。そして、図７に示すように、アイソ
レータの信号入出力部（ポートＰ１、Ｐ２側）にはイン
ダクタンスＬｆ、整合容量Ｃ１、Ｃ２の一部である容量
Ｃｆ、及び外部容量である実装基板１０の電極分布容量
Ｃｐからなるπ型の低域通過フィルタＬＰＦが形成され
る。
【００３１】つまり、本実施例のアイソレータの整合容
量Ｃ１、Ｃ２は、アイソレータの整合回路として機能す
る容量Ｃｏと上記π型の低域通過フィルタＬＰＦを形成
する容量Ｃｆとの並列容量で構成されている。すなわ
ち、本実施例のアイソレータの整合容量Ｃ１，Ｃ２は、
従来のアイソレータの整合容量Ｃｏに容量Ｃｆを付加し
た値に設定されている。例えば、１．５ＧＨｚ帯におい
ては、容量Ｃｏは約５ｐＦ、容量Ｃｆは約２ｐＦに設定
され、９００ＭＨｚ帯においては、容量Ｃｏは約１０ｐ
Ｆ、容量Ｃｆは約３ｐＦに設定され、インダクタンスＬ
ｆは２ｎＨ〜３ｎＨ程度に設定されている。
量Ｃ１、Ｃ２は、アイソレータの整合回路として機能す
る容量Ｃｏと上記π型の低域通過フィルタＬＰＦを形成
する容量Ｃｆとの並列容量で構成されている。すなわ
ち、本実施例のアイソレータの整合容量Ｃ１，Ｃ２は、
従来のアイソレータの整合容量Ｃｏに容量Ｃｆを付加し
た値に設定されている。例えば、１．５ＧＨｚ帯におい
ては、容量Ｃｏは約５ｐＦ、容量Ｃｆは約２ｐＦに設定
され、９００ＭＨｚ帯においては、容量Ｃｏは約１０ｐ
Ｆ、容量Ｃｆは約３ｐＦに設定され、インダクタンスＬ
ｆは２ｎＨ〜３ｎＨ程度に設定されている。
【００３２】容量Ｃｆは、通常、アイソレータの入出力
インピーダンス（通常、５０Ω）が変化しないように、
電極分布容量Ｃｐの容量値と同じ値になるように設定さ
れるが、容量Ｃｆを電極分布容量Ｃｐと異なる値に設定
することにより、アイソレータの入出力インピーダンス
を変更することも可能である。
インピーダンス（通常、５０Ω）が変化しないように、
電極分布容量Ｃｐの容量値と同じ値になるように設定さ
れるが、容量Ｃｆを電極分布容量Ｃｐと異なる値に設定
することにより、アイソレータの入出力インピーダンス
を変更することも可能である。
【００３３】インダクタンスＬｆは、スペーサ部材４に
形成されたインダクタンス電極Ｌｆの電極パターンの
幅、形状等を変えることにより、所望の値に設定され
る。
形成されたインダクタンス電極Ｌｆの電極パターンの
幅、形状等を変えることにより、所望の値に設定され
る。
【００３４】上記容量Ｃｆ、電極分布容量Ｃｐ及びイン
ダクタンスＬｆの値は、実装基板の厚み、使用周波数
帯、電気的特性、実装強度等を考慮して適宜設定され
る。
ダクタンスＬｆの値は、実装基板の厚み、使用周波数
帯、電気的特性、実装強度等を考慮して適宜設定され
る。
【００３５】図８は、本実施例のアイソレータと従来の
アイソレータを実装基板に実装した状態での周波数特性
を示す図であり、実線は本実施例による特性を示し、破
線は従来の特性を示す。図８に示すように、本実施例の
アイソレータを用いれば、従来のものに比べ、高周波帯
側での減衰量が大幅に大きくなってことがわかる。
アイソレータを実装基板に実装した状態での周波数特性
を示す図であり、実線は本実施例による特性を示し、破
線は従来の特性を示す。図８に示すように、本実施例の
アイソレータを用いれば、従来のものに比べ、高周波帯
側での減衰量が大幅に大きくなってことがわかる。
【００３６】以上のように、本実施例のアイソレータに
おいては、スペーサ部材４にはインダクタンスＬｆ、Ｌ
ｆが形成されており、実装基板１０に実装された状態
で、各信号入出力部には、インダクタンスＬｆと整合容
量Ｃ１（またはＣ２）と実装基板１０の電極分布容量Ｃ
ｐとで低域通過フィルタＬＰＦが形成されるので、図８
に示すように、帯域外における減衰量は従来のものに比
べ大幅に改善されたものとなる。
おいては、スペーサ部材４にはインダクタンスＬｆ、Ｌ
ｆが形成されており、実装基板１０に実装された状態
で、各信号入出力部には、インダクタンスＬｆと整合容
量Ｃ１（またはＣ２）と実装基板１０の電極分布容量Ｃ
ｐとで低域通過フィルタＬＰＦが形成されるので、図８
に示すように、帯域外における減衰量は従来のものに比
べ大幅に改善されたものとなる。
【００３７】すなわち、本実施例のアイソレータには、
外形寸法を変えることなく低域通過フィルタＬＰＦを構
成するインダクタンスＬｆ及び容量Ｃｆが内蔵され、か
つ、実装基板１０には、はんだ付けランド１１ａ，１２
ａに低域通過フィルタＬＰＦを構成する電極分布容量Ｃ
ｐが必然的に形成されており、本実施例のアイソレータ
を用いれば、従来必要であった不要輻射防止用の別のフ
ィルタを用いることなく、不要輻射を大幅に低減するこ
とができ、通信機器の小型化、低価格化に対応すること
ができる。
外形寸法を変えることなく低域通過フィルタＬＰＦを構
成するインダクタンスＬｆ及び容量Ｃｆが内蔵され、か
つ、実装基板１０には、はんだ付けランド１１ａ，１２
ａに低域通過フィルタＬＰＦを構成する電極分布容量Ｃ
ｐが必然的に形成されており、本実施例のアイソレータ
を用いれば、従来必要であった不要輻射防止用の別のフ
ィルタを用いることなく、不要輻射を大幅に低減するこ
とができ、通信機器の小型化、低価格化に対応すること
ができる。
【００３８】なお、スペーサ部材４及びインダクタンス
電極Ｌｆの形状は上記実施例に限るものではなく、イン
ダクタンス電極Ｌｆの形状は、例えば図９に示すように
スパイラル状の電極パターンであってもよく、また、ス
ペーサ部材４は平板状の形状に限るものではなく、構成
部品をより安定に確実に押圧固定するように凹凸部また
は肉抜き孔を形成したものでもよい。またスペーサ部材
４を多層で構成しスペーサ部材の内部にインダクタンス
電極Ｌｆを形成するようにしてもよい。
電極Ｌｆの形状は上記実施例に限るものではなく、イン
ダクタンス電極Ｌｆの形状は、例えば図９に示すように
スパイラル状の電極パターンであってもよく、また、ス
ペーサ部材４は平板状の形状に限るものではなく、構成
部品をより安定に確実に押圧固定するように凹凸部また
は肉抜き孔を形成したものでもよい。またスペーサ部材
４を多層で構成しスペーサ部材の内部にインダクタンス
電極Ｌｆを形成するようにしてもよい。
【００３９】また、上記実施例では、外部容量として実
装基板のはんだ付けランド部に形成される電極分布容量
を利用したもので説明したが、外部容量はこれに限るも
のではなく、外部容量としてチップコンデンサ等を用い
るようにしてもよい。
装基板のはんだ付けランド部に形成される電極分布容量
を利用したもので説明したが、外部容量はこれに限るも
のではなく、外部容量としてチップコンデンサ等を用い
るようにしてもよい。
【００４０】また、上記実施例では、スペーサ部材４に
２つのインダクタンス電極Ｌｆを形成したもので説明し
たが、これに限るものではなく、信号入出力側のいずれ
か一方にのみインダクタンス電極Ｌｆを形成した構成で
あってもよい。
２つのインダクタンス電極Ｌｆを形成したもので説明し
たが、これに限るものではなく、信号入出力側のいずれ
か一方にのみインダクタンス電極Ｌｆを形成した構成で
あってもよい。
【００４１】また、上記実施例では、アイソレータを例
にとって説明したが、ポートＰ３に終端抵抗Ｒを接続す
ることなく、ポートＰ３を第３の入出力部として構成し
たサーキュレータも本発明を適用することができる。
にとって説明したが、ポートＰ３に終端抵抗Ｒを接続す
ることなく、ポートＰ３を第３の入出力部として構成し
たサーキュレータも本発明を適用することができる。
【００４２】また、全体の構造も上記実施例の図１及び
図２に示すものに限るものではなく、本発明は非可逆回
路素子の内部に配置される構成部品を安定に保持固定す
るためのスペーサ部材に低域通過フィルタを構成するイ
ンダクタンスが形成されていることを特徴とするもので
あり、他の構成については特に限定するものではない。
図２に示すものに限るものではなく、本発明は非可逆回
路素子の内部に配置される構成部品を安定に保持固定す
るためのスペーサ部材に低域通過フィルタを構成するイ
ンダクタンスが形成されていることを特徴とするもので
あり、他の構成については特に限定するものではない。
【００４３】
【発明の効果】以上説明したように、本発明に係る非可
逆回路素子によれば、スペーサ部材にインダクタンスが
形成され、このスペーサ部材に形成されたインダクタン
スと、整合容量と、実装基板の電極分布容量等の外部容
量とで低域通過フィルタを形成することができるので、
帯域外における減衰量を大幅に改善することができる。
すなわち、外形寸法を変えることなく非可逆回路素子に
低域通過フィルタを構成するインダクタンス及び容量を
形成することができ、これらのインダクタンス及び容量
と、実装基板に形成される電極分布容量等の外部容量と
で低域通過フィルタを構成することができる。したがっ
て、本発明に係る非可逆回路素子を用いれば、不要輻射
防止用の別のフィルタを不要とすることができ、通信機
器等の小型化、低価格化を図ることができる。
逆回路素子によれば、スペーサ部材にインダクタンスが
形成され、このスペーサ部材に形成されたインダクタン
スと、整合容量と、実装基板の電極分布容量等の外部容
量とで低域通過フィルタを形成することができるので、
帯域外における減衰量を大幅に改善することができる。
すなわち、外形寸法を変えることなく非可逆回路素子に
低域通過フィルタを構成するインダクタンス及び容量を
形成することができ、これらのインダクタンス及び容量
と、実装基板に形成される電極分布容量等の外部容量と
で低域通過フィルタを構成することができる。したがっ
て、本発明に係る非可逆回路素子を用いれば、不要輻射
防止用の別のフィルタを不要とすることができ、通信機
器等の小型化、低価格化を図ることができる。
【図１】本発明の一実施例に係るアイソレータの分解斜
視図である。
視図である。
【図２】本発明の一実施例に係るアイソレータの平面図
である。
である。
【図３】本発明の一実施例に係るスペーサ部材の斜視図
である。
である。
【図４】本発明に係るアイソレータの等価回路図であ
る。
る。
【図５】本発明の一実施例に係るアイソレータの実装状
態を示す斜視図である。
態を示す斜視図である。
【図６】本発明に係るアイソレータの実装状態での等価
回路図である。
回路図である。
【図７】本発明に係るアイソレータの実装状態での作用
を説明するための等価回路図である。
を説明するための等価回路図である。
【図８】本発明と従来のアイソレータの周波数特性図で
ある。
ある。
【図９】本発明の他の実施例に係るスペーサ部材の斜視
図である。
図である。
【図１０】従来のアイソレータの分解斜視図である。
【図１１】従来のアイソレータの等価回路図である。
【符号の説明】 ２ 上ヨーク ３ 永久磁石 ４ スペーサ部材 ５ 磁性組立体 ５１〜５３ 中心導体 ５４ フェライト ７ 樹脂ケース ７１、７２ 入出力端子 ７３ アース端子 ８ 下ヨーク １０ 実装基板 １１、１２ 伝送線路 １１ａ，１２ａ はんだ付けランド Ｃ１〜Ｃ３ 整合容量（コンデンサ） Ｒ 終端抵抗 Ｌｆ インダクタンス（インダクタンス電
極） Ｃｐ 電極分布容量 Ｐ１〜Ｐ３ ポート（ポート部）
極） Ｃｐ 電極分布容量 Ｐ１〜Ｐ３ ポート（ポート部）
Claims (4)
- 【請求項１】 直流磁界が印加される磁性体に複数の中
心導体を互いに交差させて配置してなる磁性組立体と、
前記各中心導体のポート部とアース間に接続される整合
容量と、前記磁性組立体及び前記整合容量等の構成部品
を安定に保持固定するためのスペーサ部材とを備えてな
る非可逆回路素子であって、 前記スペーサ部材に少なくとも１つのインダクタンスが
形成され、該インダクタンスが前記中心導体のポート部
のうち少なくとも１つのポート部と該ポート部に対応す
る入出力端子との間に接続されていることを特徴とする
非可逆回路素子。 - 【請求項２】 直流磁界が印加される磁性体に複数の中
心導体を互いに交差させて配置してなる磁性組立体と、
前記各中心導体のポート部とアース間に接続される整合
容量と、前記磁性組立体及び前記整合容量等の構成部品
を安定に保持固定するためのスペーサ部材とを備えてな
る非可逆回路素子であって、 前記スペーサ部材に少なくとも１つのインダクタンスが
形成され、該インダクタンスが前記中心導体のポート部
のうち少なくとも１つのポート部と該ポート部に対応す
る入出力端子との間に接続され、該インダクタンスと前
記整合容量とこの非可逆回路素子が実装される実装基板
の入出力伝送線路の電極分布容量とで低域通過フィルタ
が形成されることを特徴とする非可逆回路素子。 - 【請求項３】 ヨーク内に永久磁石を配設して構成され
る磁気回路内に、磁性体に複数の中心導体を互いに交差
させて配置してなる磁性組立体と、前記各中心導体のポ
ート部とアース間に接続される整合容量と、該整合容量
及び前記磁性組立体を収納しかつ入出力端子及びアース
端子を有する樹脂ケースと、前記磁性組立体、前記整合
容量、前記樹脂ケース同士を電気的、機械的に安定に保
持固定するためのスペーサ部材とを配設してなる非可逆
回路素子であって、 前記スペーサ部材に少なくとも１つのインダクタンスが
形成され、該インダクタンスが前記中心導体のポート部
のうち少なくとも１つのポート部と該ポート部に対応す
る前記入出力端子との間に接続され、該インダクタンス
と前記整合容量とこの非可逆回路素子が実装される実装
基板の入出力伝送線路の電極分布容量とで低域通過フィ
ルタが形成されることを特徴とする非可逆回路素子。 - 【請求項４】 前記インダクタンスが前記スペーサ部材
の表面または内部に電極パターンで形成されていること
を特徴とする請求項１から請求項３に記載の非可逆回路
素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23664896A JP3278105B2 (ja) | 1996-09-06 | 1996-09-06 | 非可逆回路素子 |
| CA002214617A CA2214617C (en) | 1996-09-06 | 1997-09-04 | Nonreciprocal circuit device |
| US08/924,147 US5923224A (en) | 1996-09-06 | 1997-09-05 | Nonreciprocal circuit device |
| KR1019970046051A KR100316905B1 (ko) | 1996-09-06 | 1997-09-06 | 비가역회로소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23664896A JP3278105B2 (ja) | 1996-09-06 | 1996-09-06 | 非可逆回路素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1084203A true JPH1084203A (ja) | 1998-03-31 |
| JP3278105B2 JP3278105B2 (ja) | 2002-04-30 |
Family
ID=17003738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23664896A Expired - Fee Related JP3278105B2 (ja) | 1996-09-06 | 1996-09-06 | 非可逆回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3278105B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000059065A1 (fr) * | 1999-03-26 | 2000-10-05 | Hitachi Metals, Ltd. | Dispositif non reciproque constant et concentre |
| US6396361B1 (en) * | 1998-09-25 | 2002-05-28 | Matsushita Electric Industrial Co., Ltd. | Non-reciprocal circuit element with ground terminals on one side free of input/output terminals |
| US6535074B2 (en) | 1998-09-25 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Non-reciprocal circuit element, lumped element type isolator, and mobile communication unit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167392A (ja) | 2003-11-28 | 2005-06-23 | Tdk Corp | 非可逆回路素子 |
-
1996
- 1996-09-06 JP JP23664896A patent/JP3278105B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396361B1 (en) * | 1998-09-25 | 2002-05-28 | Matsushita Electric Industrial Co., Ltd. | Non-reciprocal circuit element with ground terminals on one side free of input/output terminals |
| US6531930B2 (en) | 1998-09-25 | 2003-03-11 | Matsushita Electric Industrial Co., Ltd. | Non-reciprocal circuit element having a grounding land between input/output patterns |
| US6535074B2 (en) | 1998-09-25 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Non-reciprocal circuit element, lumped element type isolator, and mobile communication unit |
| WO2000059065A1 (fr) * | 1999-03-26 | 2000-10-05 | Hitachi Metals, Ltd. | Dispositif non reciproque constant et concentre |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3278105B2 (ja) | 2002-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3269409B2 (ja) | 非可逆回路素子 | |
| US6222425B1 (en) | Nonreciprocal circuit device with a dielectric film between the magnet and substrate | |
| JPH10327003A (ja) | 非可逆回路素子及び複合電子部品 | |
| JP3417370B2 (ja) | 非可逆回路素子及び通信機装置 | |
| KR100316905B1 (ko) | 비가역회로소자 | |
| JP3840957B2 (ja) | 非可逆回路素子及び通信装置 | |
| JP3235560B2 (ja) | 非可逆回路素子 | |
| JP3278105B2 (ja) | 非可逆回路素子 | |
| JP3201279B2 (ja) | 非可逆回路素子 | |
| JP3651137B2 (ja) | 非可逆回路素子 | |
| US6396361B1 (en) | Non-reciprocal circuit element with ground terminals on one side free of input/output terminals | |
| JP2000114818A (ja) | 集中定数型非可逆回路素子 | |
| JPH1079606A (ja) | 非可逆回路素子 | |
| US6597253B2 (en) | Nonreciprocal circuit device and communication apparatus including the same | |
| JPH11298205A (ja) | 非可逆回路素子 | |
| JP3951444B2 (ja) | 非可逆回路素子 | |
| US20020089392A1 (en) | Non-reciprocal circuit element, lumped element type isolator, and mobile communication unit | |
| JPH11308013A (ja) | 集中定数型非可逆回路素子 | |
| JP3705275B2 (ja) | 非可逆回路素子の製造方法及び通信機装置 | |
| JP2001203508A (ja) | 非可逆回路素子及び通信機装置 | |
| JPH07212108A (ja) | 非可逆回路素子 | |
| JP2001024405A (ja) | アイソレータ及び通信機装置 | |
| JP2003234605A (ja) | 非可逆回路素子 | |
| JPH11298206A (ja) | 非可逆回路素子 | |
| JP2000101310A (ja) | 非可逆回路素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110215 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110215 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20120215 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |