JP2000101310A - 非可逆回路素子 - Google Patents

Abstract

(57)【要約】 【課題】 主にマイクロ波帯において利用される非可逆
回路素子において、従来からの伝送特性を損なわず高周
波領域において減衰量の大きい非可逆回路素子を提供す
ることを目的とする。 【解決手段】 前記目的を達成するため、本発明は信号
の入出力に関わる端子の間に外部接続用の接地端子１
３、１４、１５を構成するものである。または、素子内
の接地電極１７ａ、１７ｂ、１７ｃに電気的に接続され
た導体部を実装面に配置し、前記導体部の一部分が入出
力端子１１、１２間に構成されるようにするものであ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は主にマイクロ波帯に
おいて使用される自動車電話、携帯電話などの移動体通
信機器に用いられる非可逆回路素子、特にはアイソレー
タ、サーキュレータに関するものである。さらにはそれ
らの非可逆回路素子が実装される基板に関するものであ
る。

【０００２】

【従来の技術】移動体通信機器の端末機に用いられる非
可逆回路素子として、集中定数型のアイソレータは小型
で構成できることから、早くから使用されそのさらなる
小型化と低損失化の取り組みが成されてきた。従来、ア
イソレータは送信段においてパワーアンプとアンテナの
間に配置され、パワーアンプへの不要信号の逆流を防
ぐ、パワーアンプの負荷側のインピーダンスを安定させ
る等の目的で用いられてきた。アイソレータに要求され
る特性としては、前記の役割から要請される逆方向損失
の大きさと、送信段での消費電力を削減し電池寿命を延
ばすための順方向損失の小ささがある。したがって、ア
イソレータの特性改善取り組みは、上記特性を使用周波
数帯でいかに向上させるかに注力されてきた。

【０００３】

【発明が解決しようとする課題】最近の急激な端末機器
の小型化により、使用部品の小型化はもとより多機能部
品により部品点数の削減が図られている。アイソレータ
においてはその単体の小型化が図られるとともに、アイ
ソレータの使用帯域より高い周波数における減衰量を確
保し送信段に用いられるＬＰＦ（ロー・パス・フィルタ
ー）の機能を付加することで、ＬＰＦを削除する試みが
成されている。

【０００４】しかしながら、従来はアイソレータ使用領
域の特性を損なわずにＬＰＦ機能を付加することが困難
であったため、実用化には問題があった。本発明は、前
記従来の課題を解決するため、従来からのアイソレータ
使用周波数帯域の特性を損なうことなくＬＰＦ機能を付
加したアイソレータを提供することを目的とする。

【０００５】

【課題を解決するための手段】前記目的を達成するた
め、本発明は信号の入出力に関わる端子の間に外部接続
用の接地端子を構成するものである。また、前記入出力
端子間に外部接続用接地端子を配置する代わりに素子内
の接地電極に電気的に接続された導体部を実装面に配置
し、前記導体部の一部分が入出力端子間に構成されるよ
うにすることでも同様の効果が得られる。

【０００６】さらに、入出力端子が接続されるランドパ
ターン間に、接地端子が接続されるランドパターンの少
なくとも一部を配置した実装基板を用いることにより、
ＬＰＦ機能が付加された前記素子を使用できる。

【０００７】

【発明の実施の形態】以下に本発明の実施の形態につい
て、いくつかの代表的な構成をあげて説明するが、その
前に本発明に使用される非可逆回路素子の基本的な構成
について説明する。図１７は本発明に使用される非可逆
回路素子の等価回路であり、入出力端子１７１，１７
２，１７３にはそれぞれ並列にコンデンサ１７４，１７
５，１７６が接続され中央部１７０では信号を１７１か
ら１７２へ、１７２から１７３へ、１７３から１７１へ
と非可逆的に伝搬する回路が組まれている。

【０００８】以下図１８〜２０を用いて、前記中央部１
７０の構成の仕方を詳しく説明する。

【０００９】図１８において、図１７の各入出力端１７
１，１７２，１７３から延長された伝送線路１８１，１
８２，１８３がフェライト１８０上で互いに絶縁され略
１２０度で交差される。伝送線路の終端はそれぞれ接地
される。前記フェライトは図１９に示すように前記交差
された伝送線路部の片側に配置しても良いし、図２０の
ように両側に配置することもできる。いずれの場合もフ
ェライトの伝送線路部が近接された面と対向する面はそ
れぞれ接地電極面１９０，２０２，２０３を構成し、フ
ェライトは面に対して垂直方向に永久磁石を用いて回路
定数により決定される適当な強度で磁化される。フェラ
イトを磁化する磁石はフェライトに対して片側のみで構
成することもできるし、フェライトを挟み込むように２
つの永久磁石で構成することもできる。実用上は図２１
の例のようにヨークとなる磁性体のケース２２２，２２
３を図のように配置して磁気回路を構成する。

【００１０】以上説明した非可逆回路素子の入出力端を
そのまま利用するとサーキュレータとして使用すること
ができ、一つの入出力端を図２２のように適当な抵抗値
で終端してやる事によりアイソレータとして使用するこ
とができる。外部接続端子としてはそれぞれの入出力端
子と、図１７〜図２０および図２２で説明した接地端及
び接地電極面から延長された少なくとも１つの接地端子
が実装面に構成される。本発明は前記接地端子の配置に
関するものであり、非可逆回路素子の内部の構成が以上
説明してきた基本的な構成と等価のものである限り、そ
の内部の構成によらず有効である。

【００１１】（実施の形態１）図２に実施の形態１で用
いる９４０ＭＨｚ帯アイソレータの概略構成図を示し
た。図３は図２のフェライトと伝送線路部の構成を展開
図で示している。図１は本実施の形態のアイソレータを
実装面側からみたものである。

【００１２】図３において、入出力端子へと接続される
伝送線路３１，３２，３３は共通の接地電極３０に接続
され、前記接地電極３０上に円板上のフェライト３４が
配置されている。フェライト３４上面へと折り曲げられ
た伝送線路は絶縁シート３５，３６を介して略１２０度
に交差して重ね合わされている。図２において、コンデ
ンサ２１ａ，２１ｂ，２１ｃは誘電体基板２０上にもう
けられた接地電極２２ａ，２２ｂ，２２ｃ上に配置さ
れ、その対向電極には図３の各伝送線路３１，３２，３
３の端部が接続される。さらに前記伝送線路端部のうち
入出力端子に接続される３１と３２の端部は誘電体基板
２０上にもうけられた裏面の外部接続端子（図１中の１
１と１２）とスルーホールで電気的に接続されている電
極２３ａと２３ｂにも接続される。また終端抵抗２５は
接地電極２４と電極２３ｃに接続され、図３の伝送線路
３３の端部は電極２３ｃにも接続される。接地電極２２
ａ，２２ｂ，２２ｃ，２４はスルーホールで図１中の電
極１７ａ，１７ｂ，１７ｃ，１５にそれぞれ接続され、
これらの電極と図３中の接地電極３０は金属磁性体で構
成される下ケース１６を介して電気的に接続される。磁
気回路を構成する磁石２６とケース１６，２８はそれぞ
れ図２のように配置されている。本発明に係る実施の形
態として、図１に示すように実装面に入出力端子１１と
１２を図のように配置し外部接続用接地端子の１つであ
る接地端子１３を図のように前記入出力端子１１と１２
の中央にもうけた。図４には比較例の端子構成を示し
た。

【００１３】図５に実施の形態１の電気的特性を、図６
に比較例の電気的特性を示す。これより実施の形態で
は、アイソレータ特性を損なうことなく高周波領域での
３０ｄＢ以上という高減衰が得られていることがわか
る。

【００１４】なお、本実施の形態のように複数個の外部
接続用接地端子が存在する場合、図１のように入出力端
子を含めて線対称にこれらの端子が配置されることによ
り図５に示したような優れたアイソレータ特性が得られ
る。

【００１５】なお本実施の形態においては、下ケースは
電気伝導度の優れたＡｇまたはＡｕを主成分とする層で
表面を覆われていることが好ましい。

【００１６】（実施の形態２）図７に実施の形態２で用
いる９４０ＭＨｚ帯アイソレータの概略構成図を示し
た。フェライトと伝送線路部の構成は実施の形態１の図
３と同じである。図８は本実施の形態のアイソレータを
実装面側からみたものである。図７において、コンデン
サ２１ａ，２１ｂ，２１ｃは誘電体基板２０上にもうけ
られた接地電極２２ａ，２２ｂ，２２ｃ上に配置され、
その対向電極には図３の各伝送線路３１，３２，３３の
端部が接続される。さらに前記伝送線路端部のうち入出
力端子に接続される３１と３２の端部は誘電体基板２０
上にもうけられた裏面の外部接続端子（図８中の１１，
１２）とスルーホールで電気的に接続されている電極２
３ａと２３ｂにも接続される。また終端抵抗２５は接地
電極２４と電極２３ｃに接続され、図３の伝送線路３３
の端部は電極２３ｃにも接続される。接地電極２２ａ，
２２ｂ，２２ｃ，２４はスルーホールで裏面に配置され
た電極に接続され、これらの電極と図３中の接地電極３
０は接地導体２９を介して電気的に接続される。磁気回
路を構成する磁石２６とケース１６，２８はそれぞれ図
７のように配置されている。本発明に係る実施の形態と
して、図８に示すように誘電体基板裏面に入出力端子１
１と１２を図のように配置し、前記接地導体２９の一部
分を図のように前記入出力端子１１と１２の中央にもう
けた。

【００１７】図９に実施の形態２の電気的特性を示す。
これより実施の形態では、アイソレータ特性を損なうこ
となく高周波領域で３０ｄＢ以上の高減衰が得られてい
ることがわかる。

【００１８】なお、下ケースを図１０に示す形状にする
ことで図７中の接地導体２９の役割を兼ねることもでき
る。この際、下ケースは電気伝導度の優れたＡｇまたは
Ａｕを主成分とする層で表面を覆われていることが好ま
しい。

【００１９】（実施の形態３）図１１に実施の形態３で
用いる９４０ＭＨｚ帯アイソレータの概略構成図を示し
た。中心導体部の構成は実施の形態１の図３と同じであ
る。図１２は本実施の形態のアイソレータを実装面側か
らみたものである。図１１において、コンデンサ２１
ａ，２１ｂ，２１ｃは不連続部のない一体化した接地導
体１１０上に配置され、その対向電極には図３の各伝送
線路３１，３２，３３の端部が接続される。さらに各対
向電極部からは入出力端子１１１ａと１１１ｂ、さらに
は終端抵抗の片側の電極へ延長される導体１１１ｃが接
続される。終端抵抗２５の接地側電極は前記接地導体１
１０に接続される。図３中の接地電極３０も前記接地導
体１１０に接続される。前記接地導体１１０は端子部１
１２，１１３，１１４を有し、外部接続用接地端子とし
て用いられる。磁気回路を構成する磁石２６とケース１
６，２８はそれぞれ図１１のように配置されている。本
発明に係る実施の形態として、図１２に示すように入出
力端子１１１ａと１１１ｂの間に外部接続用接地端子１
１２を図のようにもうけた。

【００２０】図１３に実施の形態３の電気的特性を示
す。これより実施の形態では、アイソレータ特性を損な
うことなく高周波領域で３５ｄＢ近い高減衰が得られて
いることがわかる。また、不連続部のない一体化した接
地導体を用いることにより、実施の形態１，２に比べて
本来のアイソレータ特性の内、順方向損失が非常に向上
していることがわかる。

【００２１】なお、前記接地導体の中央部に図１４のよ
うな孔１４１をもうけ中心導体部の接地電極を下ケース
に直接接続し、下ケースを介して前記接地導体と電気的
に接続する構成とすることにより素子の低背化を図るこ
とができる。この際、下ケースは電気伝導度の優れたＡ
ｇまたはＡｕを主成分とする層で表面を覆われているこ
とが好ましい。

【００２２】さらに、図１５に示すように図１１中の入
出力端子１１１ａ，１１１ｂと導体１１１ｃ及び接地導
体１１０を樹脂によりモールドし一体形成することによ
り、素子全体の構成が容易となり生産性が非常に向上す
る。

【００２３】実施の形態１〜３では、アイソレータの構
成をもとに説明を行ったが、終端抵抗を取り除き、終端
抵抗を接続した端子を外部接続端子として取り出すこと
によりサーキュレータとして使用することができる。そ
の際、少なくとも本発明の構成である、接地用端子のも
うけられた入出力端子間においては、本来の帯域におけ
る伝送特性を損なうことなく高周波領域での高減衰が得
られる。

【００２４】また、実施の形態１〜３では、現在、国内
の携帯電話端末の送信段に広く利用されている９４０Ｍ
Ｈｚ帯という周波数帯を例に挙げて説明したが、本発明
は前記周波数帯に限られるものではなく、１．５ＧＨｚ
帯、１．９ＧＨｚ帯等で設計された非可逆回路素子に対
しても有効である。

【００２５】（実施の形態４）実施の形態４において
は、実施の形態３までに説明してきた本発明に係る非可
逆回路素子を携帯電話等の端末で使う際に必要となる実
装基板の形態について説明する。図１６（ａ）に示すよ
うに前記非可逆回路素子が実装されるランドパターンと
して、入出力端子が接続されるランドパターン１６１ａ
と１６１ｂの間に接地端子もしくは接地導体が接続され
るランドパターン１６３が配置される。前記接地導体が
接続されるランドパターンは図１６（ａ）に限定される
ものではなく、図１６（ｂ）のランドパターン１６３’
のように一部分が入出力端子用ランドパターン１６１ａ
と１６１ｂ間に存在するよう構成してもよい。本発明の
非可逆回路素子が本実施の形態に示す基板に実装されて
用いられることにより、例えば携帯電話の端末機に利用
する際にはＬＰＦ機能付きの非可逆回路素子として使用
することができるので、従来送信段において用いられて
いたＬＰＦが不要となり、基板の小型化ひいては端末機
の小型化に寄与することができる。

【００２６】

【発明の効果】以上述べたことから明らかなように本発
明により、従来からの伝送特性を損なわず高周波領域に
おいて減衰量の大きい非可逆回路素子を得ることができ
る。

【００２７】また、本発明の基板上に本発明の非可逆回
路素子を実装して用いることにより、ＬＰＦ機能付きの
非可逆回路素子として用いることができ、従来使用され
ていたＬＰＦを不要とすることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１におけるアイソレータの
実装面の構成図

【図２】本発明の実施の形態１におけるアイソレータの
概略構成図

【図３】本発明の実施の形態１におけるアイソレータの
フェライトと伝送線路部の展開構成図

【図４】比較例におけるアイソレータの実装面の構成図

【図５】本発明の実施の形態１におけるアイソレータの
電気的特性図

【図６】比較例におけるアイソレータの電気的特性図

【図７】本発明の実施の形態２におけるアイソレータの
概略構成図

【図８】本発明の実施の形態２におけるアイソレータの
実装面の構成図

【図９】本発明の実施の形態２におけるアイソレータの
電気的特性図

【図１０】本発明の実施の形態２における下ケースの構
成図

【図１１】本発明の実施の形態３におけるアイソレータ
の概略構成図

【図１２】本発明の実施の形態３におけるアイソレータ
の実装面の構成図

【図１３】本発明の実施の形態３におけるアイソレータ
の電気的特性図

【図１４】本発明の実施の形態３における孔付き接地導
体の構成図

【図１５】本発明の実施の形態３における樹脂ベースの
構成図

【図１６】本発明の実施の形態４における実装基板の電
極パターンを示す図

【図１７】本発明における非可逆回路素子の等価回路図

【図１８】図１７の中央部の構成説明図

【図１９】図１７の中央部の構成説明図

【図２０】図１７の中央部の構成説明図

【図２１】本発明における非可逆回路素子の磁気回路構
成図

【図２２】本発明における非可逆回路素子をアイソレー
タとして使用する際の等価回路図

【符号の説明】

１１，１２，１１１ａ，１１１ｂ，１７１，１７２，１
７３ 入出力端子 １３，１４，１５，１１２，１１３，１１４ 接地端子 １６，２２３ 下ケース １７ａ，１７ｂ，１７ｃ，２２ａ，２２ｂ，２２ｃ，３
０ 接地電極 ２０ 誘電体基板 ２１ａ，２１ｂ，２１ｃ，１７４，１７５，１７６ コ
ンデンサ ２３ａ，２３ｂ，２３ｃ 電極 ２５ 抵抗 ２６，２１１ 磁石 ２８，２２２ 上ケース ２９，１１０，１１０’ 接地導体 ３１，３２，３３，１８１，１８２，１８３ 伝送線路 ３４，１８０，１９０，２００，２０１ フェライト ３５，３６ 絶縁シート １１１ｃ 導体 １４１ 孔 １５０ 樹脂ベース １５２ａ，１５２ｂ，１５２ｃ コンデンサ用接地電極
部 １５４ 抵抗用接地電極部 １６１ａ，１６１ｂ 入出力端子用ランドパターン １６３，１６４，１６５，１６３’ 接地端子用ランド
パターン １６６ 素子実装部 １７０ 中央部 １７７，１７８，１７９，１８４，１８５，１８６，２
２１ 接地端 １９１，２０２，２０３ 接地電極面 ２１０ フェライト部 ２２０ 終端抵抗

───────────────────────────────────────────────────── フロントページの続き (72)発明者 服部 益三 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 長谷 裕之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5J013 EA01 FA04

Claims (10)

【特許請求の範囲】
1. 【請求項１】信号の入出力に関わる外部接続端子を少な
   くとも２つと外部接続用接地端子を少なくとも１つ備え
   た非可逆回路素子であって、 前記接地端子のうち少なくとも１つが、少なくとも１組
   の前記入出力端子間に構成されていることを特徴とする
   非可逆回路素子。
2. 【請求項２】複数個の外部接続用接地端子を備えた請求
   項１記載の非可逆回路素子であって、 前記複数個の接地端子が素子内の回路で電気的に接続さ
   れ、かつ前記１組の入出力端子を含めて線対称に配置さ
   れていることを特徴とする非可逆回路素子。
3. 【請求項３】信号の入出力に関わる外部接続端子を少な
   くとも２つと素子内の接地電極に電気的に接続された導
   体部を実装面に備えた非可逆回路素子であって、 前記導体部の一部分が少なくとも１組の前記入出力端子
   間に構成されていることを特徴とする非可逆回路素子。
4. 【請求項４】実装面に配置された導体部が軟磁性体で構
   成されていることを特徴とする請求項３記載の非可逆回
   路素子。
5. 【請求項５】導体部の表面にＡｇまたはＡｕを主成分と
   する層が形成されていることを特徴とする請求項４記載
   の非可逆回路素子。
6. 【請求項６】入出力端子に並列に配置されるコンデンサ
   の接地側電極が不連続部のない一体化した接地導体にす
   べて接続され、前記接地導体が少なくとも１つの外部接
   続接地端子もしくは実装面に配置された導体部と接続さ
   れていることを特徴とする請求項１〜５のいずれかに記
   載の非可逆回路素子。
7. 【請求項７】信号の終端に用いられる抵抗器の接地側電
   極が接地導体に接続されていることを特徴とする請求項
   ６記載の非可逆回路素子。
8. 【請求項８】接地導体が中央部に孔を有することを特徴
   とする請求項６または７記載の非可逆回路素子。
9. 【請求項９】入出力端子と接地用端子及び接地導体が樹
   脂によりモールドされ一体形成されていることを特徴と
   する請求項６〜８のいずれかに記載の非可逆回路素子。
10. 【請求項１０】請求項１〜９記載の非可逆回路素子が実
    装される基板であって、前記非可逆回路素子が実装され
    るランドパターンとして、信号の入出力に関わる端子が
    接続されるランドパターンを少なくとも２つと接地端子
    もしくは接地用導体部が接続されるランドパターンを少
    なくとも１つ備えており、 前記接地用ランドパターンのうち少なくとも１つが、少
    なくとも１組の前記入出力端子用ランドパターン間にラ
    ンドパターンの一部を有するよう構成されていることを
    特徴とする実装基板。