JPH1079725A - ディジタル信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 ディジタル信号処理回路を多重系に構成した
と同様に正当性の判定ができるようになる。 【解決手段】 入力信号に種類の異なる既知のチェック
信号を交互に付加するテェック信号付加手段と、チェッ
ク信号の種類毎にそのチェック信号の付加された入力信
号をディジタル処理するディジタル処理手段と、チェッ
ク信号の種類毎にディジタル処理された出力信号を比較
する比較手段と、出力信号の比較値が前記チェック信号
の種類の差に基づく場合は前記ディジタル処理手段を正
常と判定し、その比較値がそのチェック信号の種類の差
に基づかない場合はそのディジタル処理手段を異常と判
定する判定手段とからなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はディジタル信号処理
装置に係り、特に出力信号の正当性の判定を行うことの
できるものに関する。

【０００２】

【従来の技術】従来、例えば列車制御用信号処理装置に
用いられるディジタル信号処理装置は、安全性確保の面
から、多重系に、かつフェールセーフに構成されてい
る。

【０００３】図２は、その従来の多重系フェールセーフ
型のディジタル信号処理装置を示していて、アナログ信
号からなる入力信号（Ｉ（ｔ））は、アナログディジタ
ル（Ａ／Ｄ）変換回路１０に入力されてディジタル信号
に変換され、多重系に構成された（図２の例では２重系
に構成されている。）一対のＡ系のディジタル信号処理
回路１１Ａ及びＢ系のディジタル信号処理回路１１Ｂに
それぞれ入力されるように構成されている。

【０００４】両系のディジタル信号処理回路１１Ａ，１
１Ｂは、周知のディジタル信号処理回路と同様に、ディ
ジタルフィルタからなり、両者は同一に構成されてい
る。

【０００５】両系のディジタル信号処理回路１１Ａ，１
１Ｂからそれぞれ出力されるディジタル信号（ＯＡ
（ｔ）），（ＯＢ（ｔ））は、ＣＰＵから構成されるチ
ェック回路１２に入力されて同一性が判定される。

【０００６】すなわち、両系のディジタル信号処理回路
１１Ａ，１１Ｂは、共に同一構成であるので、両者が正
常であれば、上述の両出力信号（ＯＡ（ｔ）），（ＯＢ
（ｔ））の値は同一であり、いずれか一方が異常であれ
ば、その値は異なって来るので、ほぼ同一と認められる
範囲の両信号（ＯＡ（ｔ）），（ＯＢ（ｔ））の場合、
テェック回路１２からは、両系のディジタル信号処理回
路１１Ａ，１１Ｂは正常である旨の出力がなされる。

【０００７】したがって、テェック回路１２から正常で
ある旨の出力信号が出力されたときは、いずれか一方の
ディジタルン信号処理回路１１Ａ（又は１１Ｂ）の出力
信号が他の機器の制御用信号等として用いられる。もち
ろん、両信号（ＯＡ（ｔ）），（ＯＢ（ｔ））に相違が
あるときは、ディジタル信号発生回路１１Ａ，１１Ｂに
異常が発生したとしてディジタル信号発生回路１１Ａ，
１１Ｂの出力信号は用いられず、フェールセーフが図ら
れる。

【０００８】

【発明が解決しようとする課題】しかしながら、上記従
来の多重系フェールセーフ型のディジタル信号処理装置
は、ディジタル信号処理回路を複数個（図２の例では２
個）必要としているため、コスト高になる欠点があっ
た。

【０００９】そこで、本発明は、上記欠点を解決するた
めになされたものであって、その目的は、ディジタル処
理回路を１重系にしても正当性の判定ができるようにし
たディジタル信号処理装置を提供することにある。

【００１０】

【課題を解決するための手段】本発明に係るディジタル
信号処理装置は、上記目的を達成するために、入力信号
に種類の異なる既知のチェック信号を交互に付加するテ
ェック信号付加手段と、チェック信号の種類毎にそのチ
ェック信号の付加された入力信号をディジタル処理する
ディジタル処理手段と、チェック信号の種類毎にディジ
タル処理された出力信号を比較する比較手段と、出力信
号の比較値が前記チェック信号の種類の差に基づく場合
は前記ディジタル処理手段を正常と判定し、その比較値
がそのチェック信号の種類の差に基づかない場合はその
ディジタル処理手段を異常と判定する判定手段と、を有
することを特徴としている。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、一実施の形態に係るディ
ジタル信号処理装置の概略構成図である。

【００１２】アナログ信号からなる入力信号（Ｉ
（ｔ））は、一対の加算回路１Ａ，１Ｂにそれぞれ入力
されるように構成されている。これら一対の加算回路１
Ａ，１Ｂには、テェック信号であるＡ系チェック信号
（Ｃ（Ａ）），Ｂ系チェック信号（Ｃ（Ｂ））がそれぞ
れ入力されるように構成されている。

【００１３】両加算回路１Ａ，１Ｂからの出力信号は、
後述のチェック回路５からの切替制御信号で切替えられ
るスイッチ回路２で択一的に選択されてＡ／Ｄ変換回路
３に入力されて、ここでディジタル信号に変換されるよ
うに構成されている。

【００１４】ディジタル信号処理回路４は、上記図２の
ディジタル信号処理回路１１Ａ，１１Ｂと同様にディジ
タルフィルタからなり、Ａ／Ｄ変換回路３から入力した
信号を処理するように構成されている。

【００１５】チェック回路５はＣＰＵから構成されてい
て、ディジタル信号処理回路４から入力した信号を記憶
し、その記憶された信号の正当性の判定ができるように
構成されているとともに、上記スイッチ回路２に切替制
御信号を出力できるように構成されている。

【００１６】上記構成において、スイッチ回路２が入力
信号（Ｉ（ｔ））に対してＡ系チェック信号（Ｃ
（Ａ））が加算されるように切替わっているとき、ディ
ジタル信号処理回路４からは、そのＡ系チェック信号
（Ｃ（Ａ））の付加されたディジタル信号（ＯＡ（ｔ）
・Ｃ（ｔ））がチェック回路５の図示しないメモリに記
憶される。その後、チェック回路５からスイッチ回路２
に切替制御信号が送出されてスイッチ回路２の切替が行
われる。

【００１７】スイッチ回路２の切替により、入力信号
（Ｉ（ｔ））に対してＢ系チェック信号（Ｃ（Ｂ））が
加算された信号がディジタル信号処理回路４で処理さ
れ、そして、そのディジタル信号処理回路４からは、そ
のＢ系チェック信号（Ｃ（Ｂ））の付加されたディジタ
ル信号（ＯＢ（ｔ）・Ｃ（ｔ））がチェック回路５の図
示しないメモリに記憶される。

【００１８】両出力信号（ＯＡ（ｔ）・Ｃ（Ａ）），
（ＯＢ（ｔ）・Ｃ（Ｂ））が記憶される毎に、両者の同
一性が判定される。すなわち、両チェック信号（Ｃ
（Ａ）），（Ｃ（Ｂ））は、既知であるので、これらチ
ェック信号の付加されたディジタル信号処理回路４の出
力信号は、ディジタル信号処理回路４が正常であれば、
両チェック信号（Ｃ（Ａ）），（Ｃ（Ｂ））の種類に応
じた所定の出力信号となり、この場合、ディジタル信号
処理回路４は正常である旨の判定信号がチェック回路５
から出力されているとともに、ディジタル信号処理回路
４の出力信号は他の機器の制御用信号等として用いられ
る。

【００１９】ディジタル信号処理回路４が異常の時は、
両チェック信号（Ｃ（Ａ）），（Ｃ（Ｂ））の種類に応
じた所定の出力信号とならないので、チェック回路５か
らディジタル信号処理回路４が異常である旨の判定信号
が出力される。もちろん、この場合は、ディジタル信号
処理回路４からの出力信号は、他の機器の制御用等に用
いられない。

【００２０】

【発明の効果】本発明に係るディジタル信号処理装置
は、入力信号に種類の異なる既知のチェック信号を交互
に付加するテェック信号付加手段と、チェック信号の種
類毎にそのチェック信号の付加された入力信号をディジ
タル処理するディジタル処理手段と、チェック信号の種
類毎にディジタル処理された出力信号を比較する比較手
段と、出力信号の比較値が前記チェック信号の種類の差
に基づく場合は前記ディジタル処理手段を正常と判定
し、その比較値がそのチェック信号の種類の差に基づか
ない場合はそのディジタル処理手段を異常と判定する判
定手段とを有するので、ディジタル処理回路を多重系に
構成しなくともディジタル処理手段の正当性の判定がで
き、低コストに実現することができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係るディジタル信号処
理装置の概略構成図である。

【図２】従来のディジタル信号処理装置の概略構成図で
ある。

【符号の説明】

１Ａ，１Ｂ 加算回路 ２ スイッチ回路 ３ Ａ／Ｄ変換回路 ４ ディジタル信号処理回路 ５ チェック回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 入力信号に種類の異なる既知のチェック
   信号を交互に付加するテェック信号付加手段と、 チェック信号の種類毎にそのチェック信号の付加された
   入力信号をディジタル処理するディジタル処理手段と、 チェック信号の種類毎にディジタル処理された出力信号
   を比較する比較手段と、 出力信号の比較値が前記チェック信号の種類の差に基づ
   く場合は前記ディジタル処理手段を正常と判定し、その
   比較値がそのチェック信号の種類の差に基づかない場合
   はそのディジタル処理手段を異常と判定する判定手段
   と、 を有することを特徴とするディジタル信号処理装置。