JPH02155403A - 自動列車制御装置 - Google Patents
自動列車制御装置Info
- Publication number
- JPH02155403A JPH02155403A JP31031588A JP31031588A JPH02155403A JP H02155403 A JPH02155403 A JP H02155403A JP 31031588 A JP31031588 A JP 31031588A JP 31031588 A JP31031588 A JP 31031588A JP H02155403 A JPH02155403 A JP H02155403A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signals
- signal
- fail
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 45
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 1
Landscapes
- Electric Propulsion And Braking For Vehicles (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、互いに同様の処理を行う２系統のコンピュー
タが、同一の入力信号を処理して出力する信号を比較し
て自己の故障を検出する自動列車制御装置に関する。
タが、同一の入力信号を処理して出力する信号を比較し
て自己の故障を検出する自動列車制御装置に関する。
第２図は従来の自動列車制御装置の構成を示すブロック
図であって、図中１はマイクロコンピュータ１系、２は
マイクロコンピュータ２系である。
図であって、図中１はマイクロコンピュータ１系、２は
マイクロコンピュータ２系である。
マイクロコンピュータｌ系ｌ及びマイクロコンピュータ
２系２は、その出力数に応じた数のフェイルセイフ一致
検知回路３に接続され、各出力信号は対応するフェイル
セイフ一致挟知回路３へ出力される。各フェイルセイフ
一致検知回路３は２人力を比較し、対応するフェイルセ
イフアンプ回路４を介して、両信号の一致、不一致の信
号を、リレーコイル５ｃ及び常開接点５ａからなるリレ
ー５へ出力する。
２系２は、その出力数に応じた数のフェイルセイフ一致
検知回路３に接続され、各出力信号は対応するフェイル
セイフ一致挟知回路３へ出力される。各フェイルセイフ
一致検知回路３は２人力を比較し、対応するフェイルセ
イフアンプ回路４を介して、両信号の一致、不一致の信
号を、リレーコイル５ｃ及び常開接点５ａからなるリレ
ー５へ出力する。
次に動作について説明する。
マイクロコンピュータｌ系Ｉ及びマイクロコンピュータ
２系２は、受信器から送信される信号に基づき互いに同
様の演算を実行し、それぞれの演算結果を、出力に対応
するフエイルセイ書−政検知回路３へ出力する。フェイ
ルセイフ一致検知回路３は両マイクロコンピュータｌ及
び２の出力信号を比較し、両信号が一致すれば一致検知
の信号をフェイルセイフアンプ回路４を介して対応する
リレー５へ出力し、一致検知信号によってリレーコイル
５ｃが励磁されて常開接点５ａが閉路し、信冒は受信器
へ出力される。
２系２は、受信器から送信される信号に基づき互いに同
様の演算を実行し、それぞれの演算結果を、出力に対応
するフエイルセイ書−政検知回路３へ出力する。フェイ
ルセイフ一致検知回路３は両マイクロコンピュータｌ及
び２の出力信号を比較し、両信号が一致すれば一致検知
の信号をフェイルセイフアンプ回路４を介して対応する
リレー５へ出力し、一致検知信号によってリレーコイル
５ｃが励磁されて常開接点５ａが閉路し、信冒は受信器
へ出力される。
一方、マイクロコンピュータｌ系ｌ又は２系２が故障し
た場合、フェイルセイフ一致検知回路３にて出力信号の
不一致が検知される。不一致が検知されるとリレーコイ
ル５ｃは励磁されず、常開接点５ａが開路したままで信
号が受信器へ出力されない、所謂安全動作を行う。
た場合、フェイルセイフ一致検知回路３にて出力信号の
不一致が検知される。不一致が検知されるとリレーコイ
ル５ｃは励磁されず、常開接点５ａが開路したままで信
号が受信器へ出力されない、所謂安全動作を行う。
また、フェイルセイフ一致検知回路３又はフェイルセイ
フアンプ回路４に故障が発生した場合は、マイクロコン
ピュータｌ及び２の出力信号が正しくても、リレーコイ
ル５Ｃには励磁する信号があたえられず、リレー５は必
ず安全動作を行う。
フアンプ回路４に故障が発生した場合は、マイクロコン
ピュータｌ及び２の出力信号が正しくても、リレーコイ
ル５Ｃには励磁する信号があたえられず、リレー５は必
ず安全動作を行う。
従来の自動列車制御装置は以上のように構成されている
ので、マイクロコンピュータの出力数に応じた数のフェ
イルセイフ一致検知回路及びフェイルセイフアンプ回路
が必要であるが、これらの回路はフェイルセイフを実現
するために構成が複雑で大規模である。従って出力数の
増加に伴い装置全体が大型化するという問題があった。
ので、マイクロコンピュータの出力数に応じた数のフェ
イルセイフ一致検知回路及びフェイルセイフアンプ回路
が必要であるが、これらの回路はフェイルセイフを実現
するために構成が複雑で大規模である。従って出力数の
増加に伴い装置全体が大型化するという問題があった。
本発明はこのような問題を解決するためになされたもの
であって、出力数の増加によっても装置を小型に保ち、
またフェイルセイフ性能を維持した自動列車制御装置の
提供を目的とする。
であって、出力数の増加によっても装置を小型に保ち、
またフェイルセイフ性能を維持した自動列車制御装置の
提供を目的とする。
本発明の自動列車制御装置は、同様の処理を行う２つの
コンピュータが出力した信号を比較する手段と、比較結
果に応じた信号を各コンピュータへ人力する手段と、各
コンピュータの出力信号によって得られるべき信号それ
ぞれと、比較結果に応して入力された信号とを比較する
手段と、比較結果が不一致の場合に故障検知の信号を出
力する手段と、故障検知の信号に従って信号の外部出力
を禁止する手段とを備えたことを特徴とする。
コンピュータが出力した信号を比較する手段と、比較結
果に応じた信号を各コンピュータへ人力する手段と、各
コンピュータの出力信号によって得られるべき信号それ
ぞれと、比較結果に応して入力された信号とを比較する
手段と、比較結果が不一致の場合に故障検知の信号を出
力する手段と、故障検知の信号に従って信号の外部出力
を禁止する手段とを備えたことを特徴とする。
本発明の自動列車制御装置は、同様の処理を行う２つの
コンピュータが出力した信号を比較し、比較結果に応じ
た信号を各コンピュータへ人力し、各コンピュータの出
力信号によって得られるべき信号それぞれと、入力され
た信号とを比較し、この比較結果が不一致の場合に故障
検知の信号を出力し、故障検知の信号に従って信号の外
部出力を禁止する。
コンピュータが出力した信号を比較し、比較結果に応じ
た信号を各コンピュータへ人力し、各コンピュータの出
力信号によって得られるべき信号それぞれと、入力され
た信号とを比較し、この比較結果が不一致の場合に故障
検知の信号を出力し、故障検知の信号に従って信号の外
部出力を禁止する。
以下、本発明をその実施例を示す図面に基づき詳述する
。
。
第１図は本発明に係る自動列車制御装置の構成を示すブ
ロック図であって、図中１はマイクロコンピュータ１系
、２はマイクロコンピュータ２系である。マイクロコン
ピュータ１１及びマイクロコンピュータ２系２は、その
出力数に応じた数の一致検知回路６に接続され、各出力
信号は対応する一致検知回路６へ出力される。各一致検
知回路６は２人力を比較して両信号の一致、不一致を検
知し、検知結果を対応するアンプ回路７へ出力する。各
アンプ回路７は信号を増幅し、対応するリレー８へ出力
する。各リレー８は、リレーコイル８ｃ、第１常開接点
８ａｌ及び第１常開接点８ａｌの閉路に対応して閉路す
る第２常開接点８ａ２からなり、第１常開接点８ａｌの
開閉状態はマイクロコンビ１−夕１系ｌ及びマイクロコ
ンピュータ２系２ヘフイードバツクされる。
ロック図であって、図中１はマイクロコンピュータ１系
、２はマイクロコンピュータ２系である。マイクロコン
ピュータ１１及びマイクロコンピュータ２系２は、その
出力数に応じた数の一致検知回路６に接続され、各出力
信号は対応する一致検知回路６へ出力される。各一致検
知回路６は２人力を比較して両信号の一致、不一致を検
知し、検知結果を対応するアンプ回路７へ出力する。各
アンプ回路７は信号を増幅し、対応するリレー８へ出力
する。各リレー８は、リレーコイル８ｃ、第１常開接点
８ａｌ及び第１常開接点８ａｌの閉路に対応して閉路す
る第２常開接点８ａ２からなり、第１常開接点８ａｌの
開閉状態はマイクロコンビ１−夕１系ｌ及びマイクロコ
ンピュータ２系２ヘフイードバツクされる。
マイクロコンピュータ１系１及び２系２にはフェイルセ
イフ一致検知回路３が接続され、両マイクロコンピュー
タ１及び２から出力される所定信号を比較し、両信号が
一致した際、フェイルセイフアンプ回路４を介して故障
検知リレー９へ信号を与える。故障検知リレー９はリレ
ーコイル９ｃ及び常閉接点９ｂからなり、常開接点９ｂ
の入力端子は電源に接続され、常閉接点９ｂの出力端子
は前記リレー８それぞれの第２常開接点３ａ２の入力端
子に接続される。
イフ一致検知回路３が接続され、両マイクロコンピュー
タ１及び２から出力される所定信号を比較し、両信号が
一致した際、フェイルセイフアンプ回路４を介して故障
検知リレー９へ信号を与える。故障検知リレー９はリレ
ーコイル９ｃ及び常閉接点９ｂからなり、常開接点９ｂ
の入力端子は電源に接続され、常閉接点９ｂの出力端子
は前記リレー８それぞれの第２常開接点３ａ２の入力端
子に接続される。
次に動作について説明する。
マイクロコンピュータ１系１及びマイクロコンピュータ
２系２は、受信器から送信された信号に基づいて互いに
同様の演算を実行し、対応する一致検知回路６へ演算結
果を出力する。一致検知回路６は２人力を比較し、比較
結果が一致すると、一致検知信号をアンプ回路７を介し
てリレー８へ出力し、一致検知信号によってリレーコイ
ル８ｃが励磁されて第１常開接点８ａｌを閉路する。
２系２は、受信器から送信された信号に基づいて互いに
同様の演算を実行し、対応する一致検知回路６へ演算結
果を出力する。一致検知回路６は２人力を比較し、比較
結果が一致すると、一致検知信号をアンプ回路７を介し
てリレー８へ出力し、一致検知信号によってリレーコイ
ル８ｃが励磁されて第１常開接点８ａｌを閉路する。
第１常開接点８ａ１の開閉状態は、マイクロコンピュー
タｌ系ｌ及びマイクロコンピュータ２系２ヘフイードバ
ツクされ、マイクロコンピュータｌ系１及びマイクロコ
ンピュータ２系２はフィードバックされた第１常開接点
８ａ＋の開閉状態と、自己の出力によって生ずべき第１
常開接点８ａ＋の開閉状態それぞれとを比較する。
タｌ系ｌ及びマイクロコンピュータ２系２ヘフイードバ
ツクされ、マイクロコンピュータｌ系１及びマイクロコ
ンピュータ２系２はフィードバックされた第１常開接点
８ａ＋の開閉状態と、自己の出力によって生ずべき第１
常開接点８ａ＋の開閉状態それぞれとを比較する。
例えば、マイクロコンピュータ１系１が故障した場合、
一致検知開路６は両マイクロコンピュータ１及び２から
の出力信号の不一致を検知し、不一致の信号をアンプ回
路７を介してリレー８へ出力し、リレー８の第１常開接
点８ａｌは開路したままとなる。マイクロコンピュータ
１系１及びマイクロコンピュータ２系２は、それぞれフ
ィードハックされた第１常開接点８ａ＋の開閉状態を、
自己の出力によって生ずべき開閉状態と比較する。
一致検知開路６は両マイクロコンピュータ１及び２から
の出力信号の不一致を検知し、不一致の信号をアンプ回
路７を介してリレー８へ出力し、リレー８の第１常開接
点８ａｌは開路したままとなる。マイクロコンピュータ
１系１及びマイクロコンピュータ２系２は、それぞれフ
ィードハックされた第１常開接点８ａ＋の開閉状態を、
自己の出力によって生ずべき開閉状態と比較する。
この場合、比較結果はいずれも不一致であって、マイク
ロコンピュータ１系ｌ及びマイクロコンピュータ２系２
は、それぞれ故障検知の信号をフェイルセイフ一致検知
回路３へ出力する。フェイルセイフ一致検知回路３は故
障検知の両信号を比較し、比較結果が一致するので、故
障検知信号をフェイルセイフアンプ回路４を介して故障
検知リレー９へ出力する。故障検知信号によって、リレ
ーコイル９ｃが励磁され、常閉接点９ｂが開路する。従
って、リレー８の第２常開接点８ａ２の全入力端子への
給電が遮断され、全信号の外部出力が禁止される。
ロコンピュータ１系ｌ及びマイクロコンピュータ２系２
は、それぞれ故障検知の信号をフェイルセイフ一致検知
回路３へ出力する。フェイルセイフ一致検知回路３は故
障検知の両信号を比較し、比較結果が一致するので、故
障検知信号をフェイルセイフアンプ回路４を介して故障
検知リレー９へ出力する。故障検知信号によって、リレ
ーコイル９ｃが励磁され、常閉接点９ｂが開路する。従
って、リレー８の第２常開接点８ａ２の全入力端子への
給電が遮断され、全信号の外部出力が禁止される。
また、マイクロコンピュータが正常であって、出力信号
は一致しているが、一致検知回路６又はアンプ回路７に
故障が発生した場合であっても、リレー８の第１常開接
点８ａＩの開閉状態をマイクロコンピュータ１系１及び
マイクロコンピュータ２系２ヘフイードバツクし、それ
ぞれの出力信号によって生ずべき開閉状態と比較すれば
、比較結果はいずれも不一致となるので、前述と同様に
故障検知信号が出力され、故障検知リレー９の常閉接点
９ｂが開路して全信号の外部出力が禁止される。
は一致しているが、一致検知回路６又はアンプ回路７に
故障が発生した場合であっても、リレー８の第１常開接
点８ａＩの開閉状態をマイクロコンピュータ１系１及び
マイクロコンピュータ２系２ヘフイードバツクし、それ
ぞれの出力信号によって生ずべき開閉状態と比較すれば
、比較結果はいずれも不一致となるので、前述と同様に
故障検知信号が出力され、故障検知リレー９の常閉接点
９ｂが開路して全信号の外部出力が禁止される。
（発明の効果〕
本発明の自動列車制御装置は、２系統のマイクロコンピ
ュータが出力する１バ号の比較結果によって生しる状態
を一旦各マイクロコンピュータへフィードバックし、各
マイクロコンピュータの出力信号によって生ずべき状態
とフィードバックされた状態とを比較し、フェイルセイ
フ性能を備えた共通の回路で故障を検知する構成である
ため、出力信号数が増加した場合であっても、フェイル
セイフ性能を備えた規模の大きい回路を出力信号数に応
じた数設ける必要がなく、フェイルセイフ性能を満足さ
せるとともに装置を小型に抑え得るという優れた効果を
奏する。
ュータが出力する１バ号の比較結果によって生しる状態
を一旦各マイクロコンピュータへフィードバックし、各
マイクロコンピュータの出力信号によって生ずべき状態
とフィードバックされた状態とを比較し、フェイルセイ
フ性能を備えた共通の回路で故障を検知する構成である
ため、出力信号数が増加した場合であっても、フェイル
セイフ性能を備えた規模の大きい回路を出力信号数に応
じた数設ける必要がなく、フェイルセイフ性能を満足さ
せるとともに装置を小型に抑え得るという優れた効果を
奏する。
第１図は本発明に係る自動列車制御装置の構成を示すブ
ロック図、第２図は従来の自動列車制御装置の構成を示
すブロック図である。 １・・・マイクロコンピュータｌ系 ２・・・マイクロ
コンピュータ２系 ３・・・フェイルセイフ一致検知回
路 ４・・・フェイルセイフアンプ回路 ６・・・一致
検知回路 ７・・・アンプ回路 ８・・・リレー ８ａ
＋・・・第１常開接点 ８ａ２・・・第２常開接点 ８
ｃ・・・リレーコイル ９・・・故１Ｉ４１検知リレー
９ｂ・・・常閉接点９ｃ・・・リレーコイル なお、図中、同一符号は同一、又は相当部分を示す。
ロック図、第２図は従来の自動列車制御装置の構成を示
すブロック図である。 １・・・マイクロコンピュータｌ系 ２・・・マイクロ
コンピュータ２系 ３・・・フェイルセイフ一致検知回
路 ４・・・フェイルセイフアンプ回路 ６・・・一致
検知回路 ７・・・アンプ回路 ８・・・リレー ８ａ
＋・・・第１常開接点 ８ａ２・・・第２常開接点 ８
ｃ・・・リレーコイル ９・・・故１Ｉ４１検知リレー
９ｂ・・・常閉接点９ｃ・・・リレーコイル なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- （１）同様の処理を行う２つのコンピュータが同一の入
力信号を処理して出力した信号を比較し、これら出力信
号の不一致を検知した場合に信号の外部出力を禁止する
自動列車制御装置において、 ２つのコンピュータが出力した信号を比較 する手段と、 比較結果に応じた信号を各コンピュータへ 入力する手段と、 各コンピュータの出力信号によって得られ るべき信号それぞれと、比較結果に応じて入力された信
号とを比較する手段と、 比較結果が不一致の場合に故障検知の信号 を出力する手段と、 故障検知の信号に従って信号の外部出力を 禁止する手段と を備えたことを特徴とする自動列車制御装 置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31031588A JPH0822121B2 (ja) | 1988-12-07 | 1988-12-07 | 自動列車制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31031588A JPH0822121B2 (ja) | 1988-12-07 | 1988-12-07 | 自動列車制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02155403A true JPH02155403A (ja) | 1990-06-14 |
| JPH0822121B2 JPH0822121B2 (ja) | 1996-03-04 |
Family
ID=18003747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31031588A Expired - Lifetime JPH0822121B2 (ja) | 1988-12-07 | 1988-12-07 | 自動列車制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0822121B2 (ja) |
-
1988
- 1988-12-07 JP JP31031588A patent/JPH0822121B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0822121B2 (ja) | 1996-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6346508A (ja) | シ−ケンス制御装置 | |
| JPH02155403A (ja) | 自動列車制御装置 | |
| JP4577748B2 (ja) | 信号処理装置 | |
| JPH0380303A (ja) | 二重化装置 | |
| JPS5812062A (ja) | 並列電子計算機システムの出力装置 | |
| JP3107104B2 (ja) | 待機冗長方式 | |
| WO2023100275A1 (ja) | 安全保護装置 | |
| US4185277A (en) | Trip alarm circuit | |
| JP2564397B2 (ja) | 二重化システムのデータ出力装置 | |
| JPH05160759A (ja) | 切替制御方式 | |
| JPH05204692A (ja) | 情報処理装置の故障検出・切離方式 | |
| JPS5827219A (ja) | 給電装置 | |
| JPH08110801A (ja) | タービン制御装置 | |
| JPH0675653A (ja) | 計算機冗長制御方式 | |
| JPH0329033A (ja) | フォールトトレラントプロセッサ | |
| JPS58112159A (ja) | 冗長システムの制御切換方法 | |
| JPH02188022A (ja) | ディジタル入力装置 | |
| JPH02305037A (ja) | データ伝送システムの異常検出方式 | |
| JPS62206602A (ja) | 多重化検出器をもつた制御装置 | |
| JPH0298747A (ja) | 多重制御装置 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPH0410798A (ja) | 切替制御監視回路 | |
| JPH05216501A (ja) | デジタル制御装置の出力回路 | |
| JPS592162A (ja) | プロセス制御装置 | |
| JPH04246735A (ja) | インサーキットエミュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 13 |