JPH1079629A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 トランジスタを用いて構成された大出力な電
力増幅器において、そのバイアス点の設定を細かく設定
すること。 【解決手段】 電力増幅器１０を構成するトランジスタ
を、複数のトランジスタを並列接続することにより構成
し、各ＦＥＴ Ｔ1 〜Ｔn のゲート電圧ＶG1，ＶG2，
…，ＶGnを調整して電力増幅器１０全体としてのドレイ
ン電流Ｉd の調整を行うようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体集積回路装
置に関し、特にその電力増幅器を構成するＦＥＴのバイ
アス点の設定の改善を図ったものに関するものである。

【０００２】

【従来の技術】一般的に、高周波領域で使用される半導
体集積回路装置を構成する電力増幅器は、能動素子とそ
の整合回路等からなる受動素子で構成されている。この
装置の一例を図３に示す。図３において、１，２はそれ
ぞれ電力増幅器の入力ピン，出力ピンを示す。７は電力
増幅器を構成する能動素子（ＭＥＳ−ＦＥＴ）を示す。
ＶG ，ＶD はそれぞれバイアス設定用のゲート電圧，ド
レイン電圧を示す。３は上記入力ピン１と上記能動素子
７との間に配置された入力側整合回路、４は上記出力ピ
ン２と上記能動素子７との間に配置された出力側の整合
回路を示す。

【０００３】以上のような構成を有する電力増幅器で
は、入力ピン１に入力されたＲＦ信号は入力側整合回路
３によってインピーダンスが整合されてＭＥＳ−ＦＥＴ
７のゲート電極に入力され、上記ＲＦ信号の大きさの変
化によってＭＥＳ−ＦＥＴ７の出力であるドレイン電流
Ｉd が変化し、出力側整合回路４によってインピーダン
スが調整されて出力ピン２に出力される。

【０００４】次に上記能動素子（ＭＥＳ−ＦＥＴ）７の
電気的特性（ＤＣ特性）を図４に示す。図４は、ゲート
電圧ＶG をパラメータとした時の、ドレイン電圧ＶD に
対するドレイン電流Ｉd の変化の一例を示すもので、図
４(a) は上記ＭＥＳ−ＦＥＴ７としてそのゲート幅の小
さいものを使用した場合の電気特性を示し、図４(b)は
上記ＭＥＳ−ＦＥＴ７としてそのゲート幅の大きいもの
を使用した場合の電気特性を示す。この図から、大きな
ドレイン電流を得ようとする場合には、ゲート幅の広い
ＭＥＳ−ＦＥＴを使用すればよいことが分かる。

【０００５】ＦＥＴの特性を示すものとして、単位ゲー
ト電圧の変化量あたりのドレイン電流の変化量を示す、
いわゆる相互コンダクタンスｇm と呼ばれているものが
ある。これを次式に示す。

【０００６】

【数１】

【０００７】図４に示したように、ゲート幅（Ｗｇ）の
大きなＦＥＴ（Ｉdss が数Ａ以上）は、一般的にその相
互コンダクタンスｇm が大きくなる。そのため、ゲート
幅の大きなＦＥＴのバイアス点を設定する場合には、ゲ
ートバイアスＶG を細かく設定する必要があるが、個々
のＦＥＴにも製造ばらつきがあり、この製造ばらつきま
でも考慮して多くのゲートバイアスＶG を設定して電力
増幅器を構成することは、現実的にはその対応は非常に
困難である。

【０００８】

【発明が解決しようとする課題】従来の半導体集積回路
装置は以上のように構成されており、ゲート幅が広く高
出力を期待できるＦＥＴを用いて電力増幅器を構成しよ
うとした場合、ゲートバイアスを細かく設定しなければ
ならず、簡単な回路で実現することは困難という問題点
があった。

【０００９】この発明は以上のような問題点を解消する
ためになされたもので、トランジスタを用いて大出力用
の電力増幅器を構成しても、そのゲートバイアスを細か
く設定することのできる半導体集積回路装置を得ること
を目的とする。

【００１０】

【課題を解決するための手段】この発明の請求項１に係
る半導体集積回路装置は、電界効果トランジスタを用い
て構成された電力増幅器を有する半導体集積回路装置に
おいて、上記電界効果トランジスタを、その相互コンダ
クタンスが小さな複数の単位電界効果トランジスタを用
いて構成し、上記各単位電界効果トランジスタのバイア
ス電圧をそれぞれ個別に設定することにより、上記電力
増幅器のバイアス点を設定するようにしたものである。

【００１１】また、この発明の請求項２に係る半導体集
積回路装置は、上記請求項１記載の半導体集積回路装置
において、上記複数個の単位電界効果トランジスタのう
ちの１つを残して各単位電界効果トランジスタのゲート
電極を共通接続するとともに、該共通接続されたゲート
電極に第１のバイアス電圧を印加して、上記電力増幅器
のバイアス点をその所望とする値近傍に設定し、上記ゲ
ート電極が共通接続された単位電界効果トランジスタを
除く残りの１つの単位電界効果トランジスタのゲート電
極に第２のバイアス電圧を印加して、上記電力増幅器の
バイアス点をその所望とする値に設定するようにしたも
のである。

【００１２】

【発明の実施の形態】

実施の形態１．この発明の実施の形態１に係る半導体集
積回路装置について説明する。図１は本実施の形態１に
よる半導体集積回路装置を示す回路図であり、図１にお
いて、図４と同一符号は同一または相当部分を示し、１
０は電力増幅器を構成する能動素子であり、複数のＦＥ
Ｔ Ｔ1 〜Ｔn が並列接続された構成となっている。実
際には、ゲート幅Ｗｇの大きなＦＥＴを分割し（ここで
はｎ等分であり、各ＦＥＴのゲート幅はＷｇ／ｎとなっ
ている）、各ＦＥＴ Ｔ1 〜Ｔn に対して個別にゲート
電圧ＶG1，ＶG2，…，ＶGnを設定する構成となってい
る。また、上記ｎ個のＦＥＴ Ｔ1 〜Ｔn に個別にゲー
ト電圧ＶG1，ＶG2，…，ＶGnを印加するために、各ＦＥ
Ｔ Ｔ1 〜Ｔn のゲート電極間にキャパシタＣ1 ，Ｃ2
，…，Ｃ(n-1) が付加され、ＤＣ的に各ＦＥＴを分離
するものとなっている。また、これらのキャパシタＣ1
，Ｃ2 ，…，Ｃ(n-1) は、整合回路３，４の一部とし
ても動作することになる。

【００１３】以上のように構成した半導体集積回路装置
の電力増幅器１０の各ＦＥＴの相互コンダクタンスｇｍ
1,ｇｍ2,ｇｍ3,…, ｇｍｎは、

【００１４】

【数２】

【００１５】と表せる。

【００１６】このように並列に接続されたＦＥＴ Ｔ1
〜Ｔn の全体の，単位ゲート電圧あたりのドレイン電流
変化分（相互コンダクタンスｇm t (total) ）は、それ
ぞれ個別のＦＥＴ Ｔ1 〜Ｔn における単位ゲート電圧
あたりのドレイン電流の変化分（上記相互コンダクタン
スｇｍ1 〜ｇｍn ）の和によって次式のように表せる。

【００１７】

【数３】

【００１８】ここで、もし、ｇm1＝ｇm2＝…＝ｇm n の
場合、ｇｍt (total) ＝ｎｇm n より、個々のＦＥＴの
相互コンダクタンスｇm n は、ＦＥＴ Ｔ1 〜Ｔn の全
体の、単位ゲート電圧あたりのドレイン電流変化分ｇm
t(total)の１／ｎ倍となる。

【００１９】従って、電力増幅器１０全体のドレイン電
流Ｉd の調整を、１／ｎ倍の相互コンダクタンスｇｍ値
を持つ各ＦＥＴ Ｔ1 〜Ｔn ，のゲート電圧ＶG1，ＶG
2，…，ＶGnを調整して行うことで、その調整精度をｎ
倍にあげることができ、より細かなドレイン電流Ｉd の
調整を行うことが可能となる。

【００２０】このように本実施の形態１によれば、電力
増幅器１０を、複数のトランジスタを並列接続すること
により構成し、各ＦＥＴ Ｔ1 〜Ｔn のゲート電圧ＶG
1，ＶG2，…，ＶGnを調整して電力増幅器１０全体とし
てのドレイン電流Ｉd の調整を行うようにしたので、バ
イアス点の設定を細かい段階（ステップ）でもって行う
ことができ、トランジスタを用いて構成された大出力な
電力増幅器を有する半導体集積回路装置を得ることがで
きるという効果がある。

【００２１】実施の形態２．次に本実施の形態２による
半導体集積回路装置について説明する。上記実施の形態
１ではｎ個のＦＥＴに対してそれぞれ個別にそのゲート
電圧を調整することで電力増幅器を構成するＦＥＴのバ
イアス電圧を設定するようにしたが、図２に示す本実施
の形態２も、基本的には実施の形態１と同じであるが、
本実施の形態２では、ｎ個に分割された個々のＦＥＴの
うち、（ｎ−１）個は同一のゲート電圧ＶG αを印加
し、他の１つはゲート電圧ＶG βを印加するようにした
ものである。

【００２２】すなわち図２に示すように、電力増幅器２
０を構成する能動素子であるＦＥＴのうち、ＦＥＴ Ｔ
1 〜Ｔ（ｎ−１）の各ゲート電極は共通接続されて、ゲ
ート電圧ＶG αが印加され、残りの１つのＦＥＴ Ｔn
には上記ゲート電圧ＶG αとは異なるゲート電圧ＶG β
が印加されるようになっている。

【００２３】以上のような構成を用いて、電力増幅器２
０としてのバイアス点を設定するには、上記ゲート電圧
ＶG αを印加することで、所望とするバイアス点に近い
値となるように大まかに設定しておき、次いでゲート電
圧ＶG βを印加することで上記大まかに設定したバイア
ス点が所望の値となるように微調整を行う。

【００２４】このように本実施の形態２によれば、電力
増幅器２０を、複数のトランジスタを並列接続すること
により構成し、ＦＥＴ Ｔ1 〜Ｔ（ｎ−１）のゲート電
極を共通接続するとともに該ゲート電極にゲート電圧Ｖ
G αを印加して大まかにバイアス点を調整しておき、残
りのＦＥＴ Ｔn に印加するゲート電圧ＶG βによっ
て、所望のバイアス点が得られるようにしたので、バイ
アス点の設定を細かいステップでもって行うことがで
き、トランジスタを用いて構成された大出力な電力増幅
器を有する半導体集積回路装置を得ることができるとと
もに、バイアス点を決める際のゲート電圧調整作業を簡
単に行うことができ、作業効率の向上を図ることができ
るという効果がある。

【００２５】

【発明の効果】以上のように、本発明に係る半導体集積
回路装置によれば、電界効果トランジスタを用いて構成
された電力増幅器を有する半導体集積回路装置におい
て、上記電界効果トランジスタを、その相互コンダクタ
ンスが小さな複数の単位電界効果トランジスタを用いて
構成し、上記各単位電界効果トランジスタのバイアス電
圧をそれぞれ個別に設定することにより、上記電力増幅
器のバイアス点を設定するようにしたので、バイアス点
の設定を細かいステップでもって行うことができ、電力
増幅器を構成する電界効果トランジスタの製造ばらつき
等があっても、ゲートバイアスを細かく設定することの
できるトランジスタを用いて構成された大出力な電力増
幅器を有する半導体集積回路装置を得ることができると
いう効果がある。

【００２６】また、上記半導体集積回路装置において、
上記複数個の単位電界効果トランジスタのうちの１つを
残して各単位電界効果トランジスタのゲート電極を共通
接続するとともに、該共通接続されたゲート電極に第１
のバイアス電圧を印加して、上記電力増幅器のバイアス
点をその所望とする値近傍に設定し、上記ゲート電極が
共通接続された単位電界効果トランジスタを除く残りの
１つの単位電界効果トランジスタのゲート電極に第２の
バイアス電圧を印加して、上記電力増幅器のバイアス点
をその所望とする値に設定するようにしたので、バイア
ス点の設定を細かいステップでもって行うことができ、
トランジスタを用いて構成された大出力な電力増幅器を
有する半導体集積回路装置を得ることができるととも
に、バイアス点を決める際のゲート電圧調整作業を簡単
に行うことができ、作業効率の向上を図ることができる
という効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による半導体集積回
路装置の構成を示す回路図である。

【図２】 この発明の実施の形態２による半導体集積回
路装置の構成を示す回路図である。

【図３】 従来の半導体集積回路装置に用いられている
電力増幅器の構成を示す回路図である。

【図４】 上記従来の半導体集積回路装置に用いられて
いる電力増幅器の電気的特性（ＤＣ特性）を示す図であ
る。

【符号の説明】

１ 入力ピン、２ 出力ピン、３ 入力側整合回路、４
出力側整合回路、１０，２０ 電力増幅器（能動素
子）。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 電界効果トランジスタを用いて構成され
   た電力増幅器を有する半導体集積回路装置において、 上記電界効果トランジスタを、その相互コンダクタンス
   が小さな複数の単位電界効果トランジスタを用いて構成
   し、 上記各単位電界効果トランジスタのバイアス電圧をそれ
   ぞれ個別に設定することにより、上記電力増幅器のバイ
   アス点を設定することを特徴とする半導体集積回路装
   置。
2. 【請求項２】 請求項１記載の半導体集積回路装置にお
   いて、 上記複数個の単位電界効果トランジスタのうちの１つを
   残して各単位電界効果トランジスタのゲート電極を共通
   接続するとともに、該共通接続されたゲート電極に第１
   のバイアス電圧を印加して、上記電力増幅器のバイアス
   点をその所望とする値近傍に設定し、 上記ゲート電極が共通接続された単位電界効果トランジ
   スタを除く残りの１つの単位電界効果トランジスタのゲ
   ート電極に第２のバイアス電圧を印加して、上記電力増
   幅器のバイアス点をその所望とする値に設定することを
   特徴とする半導体集積回路装置。