JPH0555843A - 高周波回路用半導体装置 - Google Patents
高周波回路用半導体装置Info
- Publication number
- JPH0555843A JPH0555843A JP21202791A JP21202791A JPH0555843A JP H0555843 A JPH0555843 A JP H0555843A JP 21202791 A JP21202791 A JP 21202791A JP 21202791 A JP21202791 A JP 21202791A JP H0555843 A JPH0555843 A JP H0555843A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- local
- source
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】ローカル緩衝増巾器などの広帯域の高周波回路
用半導体装置に関して、製造上の理由でトランジスタの
しきい値が変動した場合でも、安定した増巾器を提供す
る。 【構成】メインの差動対を構成するトランジスタ１３，
１４のそれぞれのドレインを電源１８に接続し、ゲート
はローカル入力１６とし、ソースはローカル出力１７と
する。更にトランジスタ１１，１２のドレインをそれぞ
れトランジスタ１３，１４のソースに接続し、ゲート及
びソースはトランジスタ１５のドレインに接続する。ト
ランジスタ１５のゲート及びソースは接地する。
用半導体装置に関して、製造上の理由でトランジスタの
しきい値が変動した場合でも、安定した増巾器を提供す
る。 【構成】メインの差動対を構成するトランジスタ１３，
１４のそれぞれのドレインを電源１８に接続し、ゲート
はローカル入力１６とし、ソースはローカル出力１７と
する。更にトランジスタ１１，１２のドレインをそれぞ
れトランジスタ１３，１４のソースに接続し、ゲート及
びソースはトランジスタ１５のドレインに接続する。ト
ランジスタ１５のゲート及びソースは接地する。
Description
【０００１】
【産業上の利用分野】本発明はローカル増幅器ならびに
ローカル緩衝増幅器などの広帯域の周波数特性をもつ増
幅器として用いられる高周波回路用半導体装置に関する
ものである。
ローカル緩衝増幅器などの広帯域の周波数特性をもつ増
幅器として用いられる高周波回路用半導体装置に関する
ものである。
【０００２】
【従来の技術】従来、この種の高周波回路を集積化した
半導体装置は図３に示すように構成されていた。すなわ
ち、ローカル入力端子６に第１のトランジスタ３、第２
のトランジスタ４のゲートを接続し、この第１，第２の
トランジスタ３，４のドレインどうしを接続するととも
に電源端子８に接続し、さらに第１，第２のトランジス
タ３，４のソースをそれぞれローカル出力端子７に接続
するとともにそれぞれ第１，第２の抵抗１，２に接続
し、この第１，第２の抵抗１，２の他端どうしを接続す
るとともに第３のトランジスタ５のドレインに接続し、
この第３のトランジスタ５のゲートとソースをアースに
接続して構成されていた。
半導体装置は図３に示すように構成されていた。すなわ
ち、ローカル入力端子６に第１のトランジスタ３、第２
のトランジスタ４のゲートを接続し、この第１，第２の
トランジスタ３，４のドレインどうしを接続するととも
に電源端子８に接続し、さらに第１，第２のトランジス
タ３，４のソースをそれぞれローカル出力端子７に接続
するとともにそれぞれ第１，第２の抵抗１，２に接続
し、この第１，第２の抵抗１，２の他端どうしを接続す
るとともに第３のトランジスタ５のドレインに接続し、
この第３のトランジスタ５のゲートとソースをアースに
接続して構成されていた。
【０００３】
【発明が解決しようとする課題】上記の構成とした場
合、半導体装置の製造上から生じるトランジスタのしき
い値が変動し、それに伴って電流の変化が起きたとき、
負荷を構成している第１の抵抗１及び第２の抵抗２によ
る電圧降下が変化するので第３のトランジスタ５のドレ
イン−ソース間電圧ＶDSが変化してしまい結果としてロ
ーカル緩衝増幅器が動作しなくなるという問題があっ
た。
合、半導体装置の製造上から生じるトランジスタのしき
い値が変動し、それに伴って電流の変化が起きたとき、
負荷を構成している第１の抵抗１及び第２の抵抗２によ
る電圧降下が変化するので第３のトランジスタ５のドレ
イン−ソース間電圧ＶDSが変化してしまい結果としてロ
ーカル緩衝増幅器が動作しなくなるという問題があっ
た。
【０００４】これらの制限のために設定したトランジス
タのしきい値の変動に対する生産の歩留まりが極めて低
かった。
タのしきい値の変動に対する生産の歩留まりが極めて低
かった。
【０００５】そこで本発明は、トランジスタのしきい値
が変動した場合においても安定したローカル緩衝増幅器
などの高周波回路用半導体装置の生産の歩留まり向上を
目的とするものである。
が変動した場合においても安定したローカル緩衝増幅器
などの高周波回路用半導体装置の生産の歩留まり向上を
目的とするものである。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明は、少なくとも２つ以上のトランジスタで構成
された差動増幅器の第１のトランジスタのソースと第２
のトランジスタのソースを接続するとともに第５のトラ
ンジスタのドレインを接続し、前記第１のトランジスタ
のゲートを第１のトランジスタのソースに接続し、前記
第２のトランジスタのゲートを第２のトランジスタのソ
ースに接続し、前記第１のトランジスタのドレインに第
３のトランジスタのソースを接続すととともにローカル
出力端子とし、前記第２のトランジスタのドレインに第
４のトランジスタのソースを接続するとともにローカル
出力端子とし、前記第３のトランジスタのゲートと前記
第４のトランジスタのゲートをローカル入力端子とし、
前記第３のトランジスタのドレインと前記第４のトラン
ジスタのドレインを接続するとともに電源端子に接続し
たものである。
に本発明は、少なくとも２つ以上のトランジスタで構成
された差動増幅器の第１のトランジスタのソースと第２
のトランジスタのソースを接続するとともに第５のトラ
ンジスタのドレインを接続し、前記第１のトランジスタ
のゲートを第１のトランジスタのソースに接続し、前記
第２のトランジスタのゲートを第２のトランジスタのソ
ースに接続し、前記第１のトランジスタのドレインに第
３のトランジスタのソースを接続すととともにローカル
出力端子とし、前記第２のトランジスタのドレインに第
４のトランジスタのソースを接続するとともにローカル
出力端子とし、前記第３のトランジスタのゲートと前記
第４のトランジスタのゲートをローカル入力端子とし、
前記第３のトランジスタのドレインと前記第４のトラン
ジスタのドレインを接続するとともに電源端子に接続し
たものである。
【０００７】
【作用】以上の構成とした場合、全く同じ特性のトラン
ジスタを用いることにより、トランジスタのドレイン−
ソース間電圧ＶDSは常に３等分されるのでトランジスタ
のしきい値が変動しても安定したＤＣバイアスを保つこ
とが可能となり、その結果安定したローカル緩衝増幅器
を提供することができ、高周波回路用半導体装置の生産
の歩留まり向上を提供することができる。
ジスタを用いることにより、トランジスタのドレイン−
ソース間電圧ＶDSは常に３等分されるのでトランジスタ
のしきい値が変動しても安定したＤＣバイアスを保つこ
とが可能となり、その結果安定したローカル緩衝増幅器
を提供することができ、高周波回路用半導体装置の生産
の歩留まり向上を提供することができる。
【０００８】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。
る。
【０００９】図１は本発明による高周波回路を集積化し
た高周波回路用半導体装置の一実施例であり、ローカル
入力端子１６には第３，第４のトランジスタ１３，１４
のゲートが接続され、この第３，第４のトランジスタ１
３，１４のそれぞれのドレインどうしは接続されしかも
電源端子１８に接続されている。また、この第３，第４
のトランジスタ１３，１４のソースはそれぞれローカル
出力端子１７に接続されるとともに第１，第２のトラン
ジスタ１１，１２のドレインにそれぞれ接続され、この
第１，第２のトランジスタ１１，１２のそれぞれのゲー
トとソースは接続され、この接続点どうしが互いに接続
されるとともに第５のトランジスタ１５のドレインに接
続されている。この第５のトランジスタ１５のゲートと
ソースはアースに接続されている。
た高周波回路用半導体装置の一実施例であり、ローカル
入力端子１６には第３，第４のトランジスタ１３，１４
のゲートが接続され、この第３，第４のトランジスタ１
３，１４のそれぞれのドレインどうしは接続されしかも
電源端子１８に接続されている。また、この第３，第４
のトランジスタ１３，１４のソースはそれぞれローカル
出力端子１７に接続されるとともに第１，第２のトラン
ジスタ１１，１２のドレインにそれぞれ接続され、この
第１，第２のトランジスタ１１，１２のそれぞれのゲー
トとソースは接続され、この接続点どうしが互いに接続
されるとともに第５のトランジスタ１５のドレインに接
続されている。この第５のトランジスタ１５のゲートと
ソースはアースに接続されている。
【００１０】上述のように差動対である第３のトランジ
スタ１３と第４のトランジスタ１４はローカル緩衝増幅
器１９を構成しており、その特性はしきい値−０．４
Ｖ、相互コンダクタンス２００mS／mm、ゲート幅２５０
μmのＧａＡｓＭＥＳＦＥＴ（メタルショットキーゲー
ト電界効果トランジスタ）である（以降、トランジスタ
はゲート幅以外、全て同じ特性を有するＧａＡｓＭＥＳ
ＦＥＴを用いるものとする。）。第３のトランジスタ１
３のゲート及び第４のトランジスタ１４のゲートをロー
カル入力端子１６としている。第５のトランジスタ１５
はローカル緩衝増幅器１９の定電流源であり、そのゲー
ト幅は５００μmである。図１に示すごとく、本実施例
においては第１のトランジスタ１１及び第２のトランジ
スタ１２を用いた。この第１のトランジスタ１１及び第
２のトランジスタ１２はローカル緩衝増幅器１９の負荷
であり、そのゲート幅はローカル緩衝増幅器１９を構成
するトランジスタと同様の２５０μmにしている。そし
てこの状態において第１のトランジスタ１１のゲートと
ソースが接続され、第２のトランジスタ１２のゲートと
ソースが接続されている。
スタ１３と第４のトランジスタ１４はローカル緩衝増幅
器１９を構成しており、その特性はしきい値−０．４
Ｖ、相互コンダクタンス２００mS／mm、ゲート幅２５０
μmのＧａＡｓＭＥＳＦＥＴ（メタルショットキーゲー
ト電界効果トランジスタ）である（以降、トランジスタ
はゲート幅以外、全て同じ特性を有するＧａＡｓＭＥＳ
ＦＥＴを用いるものとする。）。第３のトランジスタ１
３のゲート及び第４のトランジスタ１４のゲートをロー
カル入力端子１６としている。第５のトランジスタ１５
はローカル緩衝増幅器１９の定電流源であり、そのゲー
ト幅は５００μmである。図１に示すごとく、本実施例
においては第１のトランジスタ１１及び第２のトランジ
スタ１２を用いた。この第１のトランジスタ１１及び第
２のトランジスタ１２はローカル緩衝増幅器１９の負荷
であり、そのゲート幅はローカル緩衝増幅器１９を構成
するトランジスタと同様の２５０μmにしている。そし
てこの状態において第１のトランジスタ１１のゲートと
ソースが接続され、第２のトランジスタ１２のゲートと
ソースが接続されている。
【００１１】このように、ソースファロア型増幅器の負
荷をゲートとソースが接続されているアクティブロード
で構成することによりトランジスタのしきい値が変動し
ても、常に安定したドレイン−ソース間電圧ＶDSが保た
れ、ＤＣバイアスの変動がなくなり、歩留まりの向上し
たローカル緩衝増幅器を供給することができる。
荷をゲートとソースが接続されているアクティブロード
で構成することによりトランジスタのしきい値が変動し
ても、常に安定したドレイン−ソース間電圧ＶDSが保た
れ、ＤＣバイアスの変動がなくなり、歩留まりの向上し
たローカル緩衝増幅器を供給することができる。
【００１２】実際には図２に示すようにローカル緩衝増
幅器１９の入力側にローカル増幅器２０を接続し、ロー
カル系の増幅器を構成している。ここで実施例に示すよ
うに、ローカル増幅器２０もアクティブロードで構成し
ており、この２つの増幅器はトランジスタのしきい値の
変動に対して全く影響の受けない回路構成にしている。
さらにローカル緩衝増幅器１９を構成する第３のトラン
ジスタ１３と第４のトランジスタ１４は、そのゲート幅
をローカル出力端子１７の後段に接続されるダブルバラ
ンスドミキサ回路のゲート幅と同等以上の２５０μmに
設定しており、ローカル信号の歪を抑制させる効果をも
たしている。また、第１の抵抗２１をローカル出力端子
１７の間に接続させており、差動増幅器であるローカル
緩衝増幅器１９のＤＣバイアスの安定性をより強固なも
のにすると同時にローカル出力端子１７の後段に接続さ
れるダブルバランスドミキサ回路の入力側のトランジス
タのゲートのＤＣバイアスも安定になるようにしてい
る。
幅器１９の入力側にローカル増幅器２０を接続し、ロー
カル系の増幅器を構成している。ここで実施例に示すよ
うに、ローカル増幅器２０もアクティブロードで構成し
ており、この２つの増幅器はトランジスタのしきい値の
変動に対して全く影響の受けない回路構成にしている。
さらにローカル緩衝増幅器１９を構成する第３のトラン
ジスタ１３と第４のトランジスタ１４は、そのゲート幅
をローカル出力端子１７の後段に接続されるダブルバラ
ンスドミキサ回路のゲート幅と同等以上の２５０μmに
設定しており、ローカル信号の歪を抑制させる効果をも
たしている。また、第１の抵抗２１をローカル出力端子
１７の間に接続させており、差動増幅器であるローカル
緩衝増幅器１９のＤＣバイアスの安定性をより強固なも
のにすると同時にローカル出力端子１７の後段に接続さ
れるダブルバランスドミキサ回路の入力側のトランジス
タのゲートのＤＣバイアスも安定になるようにしてい
る。
【００１３】
【発明の効果】以上のように本発明の高周波回路用半導
体装置は少なくとも２つ以上のトランジスタで構成され
た差動増幅器の第１のトランジスタのソースと第２のト
ランジスタのソースを接続するとともに第５のトランジ
スタのドレインを接続し、前記第１のトランジスタのゲ
ートを第１のトランジスタのソースに接続し、前記第２
のトランジスタのゲートを第２のトランジスタのソース
に接続し、前記第１のトランジスタのドレインに第３の
トランジスタのソースを接続するとともにローカル出力
端子とし、前記第２のトランジスタのドレインに第４の
トランジスタのソースを接続するとともにローカル出力
端子とし、前記第３のトランジスタのゲートと前記第４
のトランジスタのゲートをローカル入力端子とし、前記
第３のトランジスタのドレインと前記第４のトランジス
タのドレインを接続したものであるので、トランジスタ
のドレイン−ソース間電圧ＶDSは常に３等分されトラン
ジスタのしきい値が変動しても安定したＤＣバイアスを
保つことが可能となり、その結果安定したローカル緩衝
増幅器を提供することができ、高周波回路用半導体装置
の生産の歩留まり向上を提供することができる。
体装置は少なくとも２つ以上のトランジスタで構成され
た差動増幅器の第１のトランジスタのソースと第２のト
ランジスタのソースを接続するとともに第５のトランジ
スタのドレインを接続し、前記第１のトランジスタのゲ
ートを第１のトランジスタのソースに接続し、前記第２
のトランジスタのゲートを第２のトランジスタのソース
に接続し、前記第１のトランジスタのドレインに第３の
トランジスタのソースを接続するとともにローカル出力
端子とし、前記第２のトランジスタのドレインに第４の
トランジスタのソースを接続するとともにローカル出力
端子とし、前記第３のトランジスタのゲートと前記第４
のトランジスタのゲートをローカル入力端子とし、前記
第３のトランジスタのドレインと前記第４のトランジス
タのドレインを接続したものであるので、トランジスタ
のドレイン−ソース間電圧ＶDSは常に３等分されトラン
ジスタのしきい値が変動しても安定したＤＣバイアスを
保つことが可能となり、その結果安定したローカル緩衝
増幅器を提供することができ、高周波回路用半導体装置
の生産の歩留まり向上を提供することができる。
【図１】本発明の高周波回路用半導体装置の一実施例に
おける電気回路図
おける電気回路図
【図２】本発明の第二の実施例における電気回路図
【図３】従来の電気回路図
１１ 第１のトランジスタ １２ 第２のトランジスタ １３ 第３のトランジスタ １４ 第４のトランジスタ １５ 第５のトランジスタ １６ ローカル入力端子 １７ ローカル出力端子 １８ 電源端子 １９ ローカル緩衝増幅器 ２０ ローカル増幅器 ２１ 第１の抵抗
Claims (2)
- 【請求項１】少なくとも２つ以上のトランジスタで構成
された差動増幅器の第１のトランジスタのソースと第２
のトランジスタのソースを接続するとともに第５のトラ
ンジスタのドレインを接続し、前記第１のトランジスタ
のゲートを第１のトランジスタのソースに接続し、前記
第２のトランジスタのゲートを第２のトランジスタのソ
ースに接続し、前記第１のトランジスタのドレインに第
３のトランジスタのソースを接続するとともにローカル
出力端子とし、前記第２のトランジスタのドレインに第
４のトランジスタのソースを接続するとともにローカル
出力端子とし、前記第３のトランジスタのゲートと前記
第４のトランジスタのゲートをローカル入力端子とし、
前記第３のトランジスタのドレインと前記第４のトラン
ジスタのドレインを接続するとともに電源端子に接続し
た高周波回路用半導体装置。 - 【請求項２】請求項１に記載の高周波回路をローカル緩
衝増幅器とし、このローカル緩衝増幅器の入力端子にロ
ーカル増幅器を接続した高周波回路用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21202791A JPH0555843A (ja) | 1991-08-23 | 1991-08-23 | 高周波回路用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21202791A JPH0555843A (ja) | 1991-08-23 | 1991-08-23 | 高周波回路用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555843A true JPH0555843A (ja) | 1993-03-05 |
Family
ID=16615659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21202791A Pending JPH0555843A (ja) | 1991-08-23 | 1991-08-23 | 高周波回路用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555843A (ja) |
-
1991
- 1991-08-23 JP JP21202791A patent/JPH0555843A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4048575A (en) | Operational amplifier | |
| US8138839B2 (en) | Wideband CMOS gain stage | |
| US5177450A (en) | Cmos power amplifier | |
| JPH07307624A (ja) | 低電圧高速動作のｃｍｏｓ演算増幅器 | |
| JP2502057B2 (ja) | Ｃｍｏｓ増幅器 | |
| US20080258819A1 (en) | Active circuit having improved linearity using multiple gated transistor | |
| US6545538B1 (en) | Rail-to-rail class AB output stage for operational amplifier with wide supply range | |
| US4315223A (en) | CMOS Operational amplifier with improved frequency compensation | |
| JPH0155769B2 (ja) | ||
| US6566959B2 (en) | Amplifier circuit having a particular biasing arrangement | |
| JPH0555843A (ja) | 高周波回路用半導体装置 | |
| JP2503926B2 (ja) | 増幅回路 | |
| US5751183A (en) | Bipolar transistor circuit having a free collector | |
| US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
| JPH04260207A (ja) | 半導体装置 | |
| JP2560134B2 (ja) | 利得調整可能な差動増幅器 | |
| JPH03120902A (ja) | 半導体装置及びミキサ回路 | |
| JP3159254B2 (ja) | チューニング可能なｍｏｓ型ｏｔａおよびそれを用いた周波数ミキサ回路 | |
| JPS61248608A (ja) | 差動増幅器 | |
| JP2520809B2 (ja) | Ｆｅｔバイアス回路 | |
| JP2000505982A (ja) | 改良された出力電圧範囲を有する増幅器 | |
| JPH0247619Y2 (ja) | ||
| JP2504270B2 (ja) | 演算増幅器 | |
| JPS59126307A (ja) | 電界効果トランジスタ増幅器 | |
| JPH05136632A (ja) | 高周波回路用半導体装置 |