JPH04260207A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04260207A JPH04260207A JP2191891A JP2191891A JPH04260207A JP H04260207 A JPH04260207 A JP H04260207A JP 2191891 A JP2191891 A JP 2191891A JP 2191891 A JP2191891 A JP 2191891A JP H04260207 A JPH04260207 A JP H04260207A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- gate
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＯ増幅器などの広帯
域の周波数特性をもつ差動増幅器として用いられる高周
波回路を集積化した半導体装置に関するものである。
域の周波数特性をもつ差動増幅器として用いられる高周
波回路を集積化した半導体装置に関するものである。
【０００２】
【従来の技術】従来の高周波回路を集積化した半導体装
置を図９に示す。
置を図９に示す。
【０００３】図９は従来の差動増幅器を構成する高周波
回路を集積化した半導体装置の回路図であり、差動対で
ある第１のトランジスタ３と第２のトランジスタ４はＬ
Ｏ増幅器５１を構成しており、その特性はしきい値−０
．４Ｖ，相互コンダクタンス２００ｍＳ／ｍｍ，ゲート
幅１５０μｍのＧａＡｓＭＥＳＦＥＴ（メタルショット
キーゲート電界効果トランジスタ）である（以降、トラ
ンジスタはゲート幅以外、全て同じ特性を有するＧａＡ
ｓＭＥＳＦＥＴを用いるものとする。）。第１のコンデ
ンサ９は、第２のトランジスタ４のゲートを高周波的に
接地するために設けている。また、第１のトランジスタ
３のゲートをＬＯ入力端子３１としている。いうまでも
なく、第２のトランジスタ４のゲートをＬＯ入力端子と
し、第１のトランジスタ３のゲートをコンデンサで高周
波的に接地してもかまわない。第２の抵抗１１と第３の
抵抗１２はＬＯ増幅器５１の負荷である。また第１の抵
抗１０はレベルシフトさせるために設けており、必要と
しない場合は省くことができる。第４の抵抗１３と第５
の抵抗１４はＬＯ増幅器５１を構成する第１のトランジ
スタ３のゲートと第２のトランジスタ４のゲートに均等
にバイアスを与えるために設けており、ＬＯ信号の漏洩
を防止する効果も兼ねている。第６の抵抗１５と第７の
抵抗１６は、ＬＯ増幅器５１を構成する第１のトランジ
スタ３のゲートと第２のトランジスタ４のゲートに与え
るバイアスを決めるためのブリーダ抵抗である。
回路を集積化した半導体装置の回路図であり、差動対で
ある第１のトランジスタ３と第２のトランジスタ４はＬ
Ｏ増幅器５１を構成しており、その特性はしきい値−０
．４Ｖ，相互コンダクタンス２００ｍＳ／ｍｍ，ゲート
幅１５０μｍのＧａＡｓＭＥＳＦＥＴ（メタルショット
キーゲート電界効果トランジスタ）である（以降、トラ
ンジスタはゲート幅以外、全て同じ特性を有するＧａＡ
ｓＭＥＳＦＥＴを用いるものとする。）。第１のコンデ
ンサ９は、第２のトランジスタ４のゲートを高周波的に
接地するために設けている。また、第１のトランジスタ
３のゲートをＬＯ入力端子３１としている。いうまでも
なく、第２のトランジスタ４のゲートをＬＯ入力端子と
し、第１のトランジスタ３のゲートをコンデンサで高周
波的に接地してもかまわない。第２の抵抗１１と第３の
抵抗１２はＬＯ増幅器５１の負荷である。また第１の抵
抗１０はレベルシフトさせるために設けており、必要と
しない場合は省くことができる。第４の抵抗１３と第５
の抵抗１４はＬＯ増幅器５１を構成する第１のトランジ
スタ３のゲートと第２のトランジスタ４のゲートに均等
にバイアスを与えるために設けており、ＬＯ信号の漏洩
を防止する効果も兼ねている。第６の抵抗１５と第７の
抵抗１６は、ＬＯ増幅器５１を構成する第１のトランジ
スタ３のゲートと第２のトランジスタ４のゲートに与え
るバイアスを決めるためのブリーダ抵抗である。
【０００４】また、第４のトランジスタ６と第５のトラ
ンジスタ７は、ＬＯ緩衝増幅器５２を構成するトランジ
スタであり、そのゲート幅はＬＯ出力端子３２の後段に
接続されるダブルバランスドミキサ回路のゲート幅と同
等以上の２５０μｍにしており、ＬＯ信号の歪を抑制さ
せる効果をもたせている。この第４のトランジスタ６の
ゲートは第１のトランジスタ３のドレインに、第５のト
ランジスタ７のゲートは第２のトランジスタ４のドレイ
ンに接続されている。また、第８の抵抗１７と第９の抵
抗１８はソースフォロア型のＬＯ緩衝増幅器５２の負荷
であり、符号５は第１の定電流源，同８は第２の定電流
源，同３０は電源端子を示すものであり、従来の高周波
回路を集積化した半導体装置はこのように構成されたも
のであった。
ンジスタ７は、ＬＯ緩衝増幅器５２を構成するトランジ
スタであり、そのゲート幅はＬＯ出力端子３２の後段に
接続されるダブルバランスドミキサ回路のゲート幅と同
等以上の２５０μｍにしており、ＬＯ信号の歪を抑制さ
せる効果をもたせている。この第４のトランジスタ６の
ゲートは第１のトランジスタ３のドレインに、第５のト
ランジスタ７のゲートは第２のトランジスタ４のドレイ
ンに接続されている。また、第８の抵抗１７と第９の抵
抗１８はソースフォロア型のＬＯ緩衝増幅器５２の負荷
であり、符号５は第１の定電流源，同８は第２の定電流
源，同３０は電源端子を示すものであり、従来の高周波
回路を集積化した半導体装置はこのように構成されたも
のであった。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、ＬＯ増幅器５１を構成する第１のトランジ
スタ３の負荷である第２の抵抗１１と、ＬＯ緩衝増幅器
５２を構成する第４のトランジスタ６のゲートが直結さ
れているため、第４のトランジスタ６のゲート−ドレイ
ン間容量と第２の抵抗１１によるＣＲ時定数によって周
波数特性が劣化するという課題を有していた。
の構成では、ＬＯ増幅器５１を構成する第１のトランジ
スタ３の負荷である第２の抵抗１１と、ＬＯ緩衝増幅器
５２を構成する第４のトランジスタ６のゲートが直結さ
れているため、第４のトランジスタ６のゲート−ドレイ
ン間容量と第２の抵抗１１によるＣＲ時定数によって周
波数特性が劣化するという課題を有していた。
【０００６】本発明は上記課題を解決し、周波数特性の
安定した半導体装置を提供することを目的とするもので
ある。
安定した半導体装置を提供することを目的とするもので
ある。
【０００７】
【課題を解決するための手段】この課題を解決するため
に本発明による半導体装置は、少なくとも２つ以上のト
ランジスタで構成された差動増幅器の第１のトランジス
タのソースと第２のトランジスタのソースを接続すると
ともに第１の定電流源を介して接地し、前記第１のトラ
ンジスタのドレインに第２の抵抗の一端を接続し、前記
第２のトランジスタのドレインに第３の抵抗の一端を接
続し、前記第２の抵抗の他端と前記第３の抵抗の他端を
接続するとともに第１の抵抗を介して電源端子に接続し
、前記第２のトランジスタのゲートを第１のコンデンサ
を介して接地するとともに第５の抵抗の一端に接続し、
前記第１のトランジスタのゲートをＬＯ入力端子とする
とともに第４の抵抗の一端に接続し、前記第４の抵抗の
他端を前記第５の抵抗の他端に接続するとともに第６の
抵抗の他端と第７の抵抗の他端に接続し、前記第６の抵
抗の一端を電源端子に接続し、前記第７の抵抗の一端を
接地し、第４のトランジスタのドレインと第５のトラン
ジスタのドレインを電源端子に接続し、前記第５のトラ
ンジスタのゲートを第１のコイルを介して前記第２のト
ランジスタのドレインに接続し、前記第４のトランジス
タのゲートを第２のコイルを介して前記第１のトランジ
スタのドレインに接続し、前記第４のトランジスタのソ
ースと第８の抵抗の一端を接続するとともにＬＯ出力端
子とし、前記第５のトランジスタのソースと第９の抵抗
の一端を接続するとともにＬＯ出力端子とし、前記第８
の抵抗の他端と前記第９の抵抗の他端を接続するととも
に第２の定電流源を介して接地した構成にしたものであ
る。
に本発明による半導体装置は、少なくとも２つ以上のト
ランジスタで構成された差動増幅器の第１のトランジス
タのソースと第２のトランジスタのソースを接続すると
ともに第１の定電流源を介して接地し、前記第１のトラ
ンジスタのドレインに第２の抵抗の一端を接続し、前記
第２のトランジスタのドレインに第３の抵抗の一端を接
続し、前記第２の抵抗の他端と前記第３の抵抗の他端を
接続するとともに第１の抵抗を介して電源端子に接続し
、前記第２のトランジスタのゲートを第１のコンデンサ
を介して接地するとともに第５の抵抗の一端に接続し、
前記第１のトランジスタのゲートをＬＯ入力端子とする
とともに第４の抵抗の一端に接続し、前記第４の抵抗の
他端を前記第５の抵抗の他端に接続するとともに第６の
抵抗の他端と第７の抵抗の他端に接続し、前記第６の抵
抗の一端を電源端子に接続し、前記第７の抵抗の一端を
接地し、第４のトランジスタのドレインと第５のトラン
ジスタのドレインを電源端子に接続し、前記第５のトラ
ンジスタのゲートを第１のコイルを介して前記第２のト
ランジスタのドレインに接続し、前記第４のトランジス
タのゲートを第２のコイルを介して前記第１のトランジ
スタのドレインに接続し、前記第４のトランジスタのソ
ースと第８の抵抗の一端を接続するとともにＬＯ出力端
子とし、前記第５のトランジスタのソースと第９の抵抗
の一端を接続するとともにＬＯ出力端子とし、前記第８
の抵抗の他端と前記第９の抵抗の他端を接続するととも
に第２の定電流源を介して接地した構成にしたものであ
る。
【０００８】
【作用】この構成により、ＬＯ増幅器５１を構成する第
１のトランジスタ３の負荷である第２の抵抗１１とＬＯ
緩衝増幅器５２を構成する第４のトランジスタ６のゲー
トが第２のコイル２によって高周波的に分離された状態
となるので結果としてＣＲ時定数による周波数特性の劣
化を防止することができる。
１のトランジスタ３の負荷である第２の抵抗１１とＬＯ
緩衝増幅器５２を構成する第４のトランジスタ６のゲー
トが第２のコイル２によって高周波的に分離された状態
となるので結果としてＣＲ時定数による周波数特性の劣
化を防止することができる。
【０００９】
【実施例】以下、本発明の一実施例を図面を用いて説明
する。なお本実施例において、従来例と同一部品には同
一番号をつけて説明を行う。
する。なお本実施例において、従来例と同一部品には同
一番号をつけて説明を行う。
【００１０】（実施例１）図１は本発明の第１の実施例
による差動増幅器を構成する高周波回路を集積化した半
導体装置を示す回路図であり、差動対である第１のトラ
ンジスタ３と第２のトランジスタ４はＬＯ増幅器５１を
構成しており、その特性はしきい値−０．４Ｖ，相互コ
ンダクタンス２００ｍＳ／ｍｍ，ゲート幅１５０μｍの
ＧａＡｓＭＥＳＦＥＴ（メタルショットキーゲート電界
効果トランジスタ）である（以降、トランジスタはゲー
ト幅以外、全て同じ特性を有するＧａＡｓＭＥＳＦＥＴ
を用いるものとする。）。第１のコンデンサ９は、第２
のトランジスタ４のゲートを高周波的に接地するために
設けている。また、第１のトランジスタ３のゲートをＬ
Ｏ入力端子３１としている。いうまでもなく、第２のト
ランジスタ４のゲートをＬＯ入力端子とし、第１のトラ
ンジスタ３のゲートをコンデンサで高周波的に接地して
もかまわない。第２の抵抗１１と第３の抵抗１２はＬＯ
増幅器５１の負荷である。また第１の抵抗１０はレベル
シフトさせるために設けており、必要としない場合は省
くことができる。第４の抵抗１３と第５の抵抗１４はＬ
Ｏ増幅器５１を構成する第１のトランジスタ３のゲート
と第２のトランジスタ４のゲートに均等にバイアスを与
えるために設けており、ＬＯ信号の漏洩を防止する効果
も兼ねている。第６の抵抗１５と第７の抵抗１６は、Ｌ
Ｏ増幅器５１を構成する第１のトランジスタ３のゲート
と第２のトランジスタ４のゲートに与えるバイアスを決
めるためのブリーダ抵抗である。
による差動増幅器を構成する高周波回路を集積化した半
導体装置を示す回路図であり、差動対である第１のトラ
ンジスタ３と第２のトランジスタ４はＬＯ増幅器５１を
構成しており、その特性はしきい値−０．４Ｖ，相互コ
ンダクタンス２００ｍＳ／ｍｍ，ゲート幅１５０μｍの
ＧａＡｓＭＥＳＦＥＴ（メタルショットキーゲート電界
効果トランジスタ）である（以降、トランジスタはゲー
ト幅以外、全て同じ特性を有するＧａＡｓＭＥＳＦＥＴ
を用いるものとする。）。第１のコンデンサ９は、第２
のトランジスタ４のゲートを高周波的に接地するために
設けている。また、第１のトランジスタ３のゲートをＬ
Ｏ入力端子３１としている。いうまでもなく、第２のト
ランジスタ４のゲートをＬＯ入力端子とし、第１のトラ
ンジスタ３のゲートをコンデンサで高周波的に接地して
もかまわない。第２の抵抗１１と第３の抵抗１２はＬＯ
増幅器５１の負荷である。また第１の抵抗１０はレベル
シフトさせるために設けており、必要としない場合は省
くことができる。第４の抵抗１３と第５の抵抗１４はＬ
Ｏ増幅器５１を構成する第１のトランジスタ３のゲート
と第２のトランジスタ４のゲートに均等にバイアスを与
えるために設けており、ＬＯ信号の漏洩を防止する効果
も兼ねている。第６の抵抗１５と第７の抵抗１６は、Ｌ
Ｏ増幅器５１を構成する第１のトランジスタ３のゲート
と第２のトランジスタ４のゲートに与えるバイアスを決
めるためのブリーダ抵抗である。
【００１１】また、第４のトランジスタ６と第５のトラ
ンジスタ７は、ＬＯ緩衝増幅器５２を構成するトランジ
スタであり、そのゲート幅はＬＯ出力端子３２の後段に
接続されるダブルバランスドミキサ回路のゲート幅と同
等以上の２５０μｍにしており、ＬＯ信号の歪を抑制さ
せる効果をもたせている。また、第８の抵抗１７と第９
の抵抗１８はソースフォロア型のＬＯ緩衝増幅器５２の
負荷である。
ンジスタ７は、ＬＯ緩衝増幅器５２を構成するトランジ
スタであり、そのゲート幅はＬＯ出力端子３２の後段に
接続されるダブルバランスドミキサ回路のゲート幅と同
等以上の２５０μｍにしており、ＬＯ信号の歪を抑制さ
せる効果をもたせている。また、第８の抵抗１７と第９
の抵抗１８はソースフォロア型のＬＯ緩衝増幅器５２の
負荷である。
【００１２】図１に示すごとく、本実施例においては第
１のコイル１及び第２のコイル２を用いた。この第１の
コイル１及び第２のコイル２はＬＯ緩衝増幅器５２を構
成する第４のトランジスタ６のゲート及び第５のトラン
ジスタ７のゲートのインピーダンスを高周波になるほど
高くするために設けている。そしてこの状態において第
１のコイル１及び第２のコイル２がＬＯ増幅器５１を構
成する第２のトランジスタ４のドレイン及び第１のトラ
ンジスタ３のドレインにそれぞれ接続されている。なお
、図中符号５は第１の定電流源，同８は第２の定電流源
，同３０は電源端子を示すものである。このように接続
することにより、ＬＯ増幅器５１の出力負荷端からみた
ＬＯ緩衝増幅器５２の入力インピーダンスは高周波にな
るほど高くなるのでＬＯ出力端子３２での周波数特性は
平坦な特性となる。
１のコイル１及び第２のコイル２を用いた。この第１の
コイル１及び第２のコイル２はＬＯ緩衝増幅器５２を構
成する第４のトランジスタ６のゲート及び第５のトラン
ジスタ７のゲートのインピーダンスを高周波になるほど
高くするために設けている。そしてこの状態において第
１のコイル１及び第２のコイル２がＬＯ増幅器５１を構
成する第２のトランジスタ４のドレイン及び第１のトラ
ンジスタ３のドレインにそれぞれ接続されている。なお
、図中符号５は第１の定電流源，同８は第２の定電流源
，同３０は電源端子を示すものである。このように接続
することにより、ＬＯ増幅器５１の出力負荷端からみた
ＬＯ緩衝増幅器５２の入力インピーダンスは高周波にな
るほど高くなるのでＬＯ出力端子３２での周波数特性は
平坦な特性となる。
【００１３】図２は上記図１に示す第１の発明と同様の
構成にした実施例を示す回路図であり、図２では定電流
源に第３，第６のトランジスタ５ａ，８ａを使用し、ト
ランジスタの製造上から生じるしきい値の変動に追従す
る電流の変化を抑えるためにソースに第１０，第１１の
抵抗１９，２０を挿入し、電流の変動から発生する抵抗
の電圧降下をトランジスタのゲート−ソース間電圧にフ
ィードバックさせて電流の変動を抑えるようにしている
。
構成にした実施例を示す回路図であり、図２では定電流
源に第３，第６のトランジスタ５ａ，８ａを使用し、ト
ランジスタの製造上から生じるしきい値の変動に追従す
る電流の変化を抑えるためにソースに第１０，第１１の
抵抗１９，２０を挿入し、電流の変動から発生する抵抗
の電圧降下をトランジスタのゲート−ソース間電圧にフ
ィードバックさせて電流の変動を抑えるようにしている
。
【００１４】このような回路構成を行った本実施例の半
導体装置は、図３に示すように平坦な周波数特性を得る
ことができる。なお、図中破線は従来例を示す。加えて
トランジスタの製造上から生じるトランジスタのゲート
−ソース間容量（以下Ｃｇｓという）、ゲート−ドレイ
ン間容量（以下Ｃｇｄという）の変動に対しても図４に
示すように周波数特性が劣化しないので安定した増幅動
作を行うことが可能になる。
導体装置は、図３に示すように平坦な周波数特性を得る
ことができる。なお、図中破線は従来例を示す。加えて
トランジスタの製造上から生じるトランジスタのゲート
−ソース間容量（以下Ｃｇｓという）、ゲート−ドレイ
ン間容量（以下Ｃｇｄという）の変動に対しても図４に
示すように周波数特性が劣化しないので安定した増幅動
作を行うことが可能になる。
【００１５】（実施例２）図５は本発明の第２の実施例
による差動増幅器を構成する高周波回路を集積化した半
導体装置を示す回路図であり、差動対である第１のトラ
ンジスタ３と第２のトランジスタ４はＬＯ増幅器５１を
構成しており、その特性はしきい値−０．４Ｖ，相互コ
ンダクタンス２００ｍＳ／ｍｍ，ゲート幅１００μｍの
ＧａＡｓＭＥＳＦＥＴ（メタルショットキーゲート電界
効果トランジスタ）である。第１のコンデンサ９は、第
２のトランジスタ４のゲートを高周波的に接地するため
に設けている。また、第１のトランジスタ３のゲートを
ＬＯ入力端子３１としている。いうまでもなく、第２の
トランジスタ４のゲートをＬＯ入力端子とし、第１のト
ランジスタ３のゲートをコンデンサで高周波的に接地し
てもかまわない。第２ａのトランジスタ１１ａと第３ａ
のトランジスタ１２ａはＬＯ増幅器５１の負荷であり、
ゲートとソースを共通にすることによりインピーダンス
の高い負荷を実現している。第１ａの抵抗１０ａはＬＯ
増幅器５１の利得を調整するために設けており、さらに
差動対である第１のトランジスタ３のドレインと第２の
トランジスタ４のドレインの直流バイアスを安定にして
いる。
による差動増幅器を構成する高周波回路を集積化した半
導体装置を示す回路図であり、差動対である第１のトラ
ンジスタ３と第２のトランジスタ４はＬＯ増幅器５１を
構成しており、その特性はしきい値−０．４Ｖ，相互コ
ンダクタンス２００ｍＳ／ｍｍ，ゲート幅１００μｍの
ＧａＡｓＭＥＳＦＥＴ（メタルショットキーゲート電界
効果トランジスタ）である。第１のコンデンサ９は、第
２のトランジスタ４のゲートを高周波的に接地するため
に設けている。また、第１のトランジスタ３のゲートを
ＬＯ入力端子３１としている。いうまでもなく、第２の
トランジスタ４のゲートをＬＯ入力端子とし、第１のト
ランジスタ３のゲートをコンデンサで高周波的に接地し
てもかまわない。第２ａのトランジスタ１１ａと第３ａ
のトランジスタ１２ａはＬＯ増幅器５１の負荷であり、
ゲートとソースを共通にすることによりインピーダンス
の高い負荷を実現している。第１ａの抵抗１０ａはＬＯ
増幅器５１の利得を調整するために設けており、さらに
差動対である第１のトランジスタ３のドレインと第２の
トランジスタ４のドレインの直流バイアスを安定にして
いる。
【００１６】また、第４のトランジスタ６と第５のトラ
ンジスタ７は、ＬＯ緩衝増幅器５２を構成するトランジ
スタであり、そのゲート幅はＬＯ出力端子３２の後段に
接続されるダブルバランスドミキサ回路のゲート幅と同
等以上の２５０μｍにしており、ＬＯ信号の歪を抑制さ
せる効果をもたせている。また、第８の抵抗１７と第９
の抵抗１８はソースフォロア型のＬＯ緩衝増幅器５２の
負荷である。図２に示すごとく、本実施例においては第
２ａのトランジスタ１１ａと第３ａのトランジスタ１２
ａを用いた。このトランジスタのゲートとソースは第１
のトランジスタ３のドレイン及び第２のトランジスタ４
のドレインにそれぞれ接続されている。そしてこの状態
において、第１のトランジスタ３のドレインが第４のト
ランジスタ６のゲートに、第２のトランジスタ４のドレ
インが第５のトランジスタ７のゲートにそれぞれ接続さ
れている。このようにＬＯ増幅器５１の負荷をトランジ
スタで構成することにより、後段のＬＯ緩衝増幅器５２
を構成する第４のトランジスタ６と第５のトランジスタ
７のゲート−ソース間容量及びゲート−ドレイン間容量
が前段のＬＯ増幅器５１の負荷と結合しにくくなるため
周波数特性の劣化が起こらないようになる。
ンジスタ７は、ＬＯ緩衝増幅器５２を構成するトランジ
スタであり、そのゲート幅はＬＯ出力端子３２の後段に
接続されるダブルバランスドミキサ回路のゲート幅と同
等以上の２５０μｍにしており、ＬＯ信号の歪を抑制さ
せる効果をもたせている。また、第８の抵抗１７と第９
の抵抗１８はソースフォロア型のＬＯ緩衝増幅器５２の
負荷である。図２に示すごとく、本実施例においては第
２ａのトランジスタ１１ａと第３ａのトランジスタ１２
ａを用いた。このトランジスタのゲートとソースは第１
のトランジスタ３のドレイン及び第２のトランジスタ４
のドレインにそれぞれ接続されている。そしてこの状態
において、第１のトランジスタ３のドレインが第４のト
ランジスタ６のゲートに、第２のトランジスタ４のドレ
インが第５のトランジスタ７のゲートにそれぞれ接続さ
れている。このようにＬＯ増幅器５１の負荷をトランジ
スタで構成することにより、後段のＬＯ緩衝増幅器５２
を構成する第４のトランジスタ６と第５のトランジスタ
７のゲート−ソース間容量及びゲート−ドレイン間容量
が前段のＬＯ増幅器５１の負荷と結合しにくくなるため
周波数特性の劣化が起こらないようになる。
【００１７】図６は上記図５に示す第２の実施例と同様
の構成にした実施例を示す回路図であり、図６では定電
流源に第６のトランジスタ８ａを使用しトランジスタの
製造上から生じるしきい値の変動に追従する電流の変化
を抑えるためにソースに第１１の抵抗２０を挿入し、電
流の変動から発生する抵抗の電圧降下をトランジスタの
ゲート−ソース間電圧にフィードバックさせて電流の変
動を抑えるようにしている。このような回路構成を行っ
た本実施例の半導体装置は、図７に示すような周波数特
性を得ることができる。なお、図中破線は従来例を示す
。加えてトランジスタの製造上から生じるトランジスタ
のＣｇｓ，Ｃｇｄの変動に対しても図８に示すように周
波数特性が劣化しにくくなるので安定した増幅動作を行
うことが可能となる。
の構成にした実施例を示す回路図であり、図６では定電
流源に第６のトランジスタ８ａを使用しトランジスタの
製造上から生じるしきい値の変動に追従する電流の変化
を抑えるためにソースに第１１の抵抗２０を挿入し、電
流の変動から発生する抵抗の電圧降下をトランジスタの
ゲート−ソース間電圧にフィードバックさせて電流の変
動を抑えるようにしている。このような回路構成を行っ
た本実施例の半導体装置は、図７に示すような周波数特
性を得ることができる。なお、図中破線は従来例を示す
。加えてトランジスタの製造上から生じるトランジスタ
のＣｇｓ，Ｃｇｄの変動に対しても図８に示すように周
波数特性が劣化しにくくなるので安定した増幅動作を行
うことが可能となる。
【００１８】
【発明の効果】本発明による半導体装置はこのように構
成されるため、ＬＯ増幅器を構成する第１のトランジス
タの負荷である第２ａのトランジスタとＬＯ緩衝増幅器
を構成する第４のトランジスタが、Ｃｇｓ，Ｃｇｄの変
動に対しても影響を受けにくい状態となり、結果として
周波数特性の劣化を防止することができるものである。
成されるため、ＬＯ増幅器を構成する第１のトランジス
タの負荷である第２ａのトランジスタとＬＯ緩衝増幅器
を構成する第４のトランジスタが、Ｃｇｓ，Ｃｇｄの変
動に対しても影響を受けにくい状態となり、結果として
周波数特性の劣化を防止することができるものである。
【図１】本発明の第１の実施例における半導体装置を示
す電気回路図
す電気回路図
【図２】本発明の第１の実施例における半導体装置を示
す電気回路図
す電気回路図
【図３】本発明の第１の実施例における半導体装置の周
波数特性図
波数特性図
【図４】本発明の第１の実施例における半導体装置の周
波数特性図
波数特性図
【図５】本発明の第２の実施例における半導体装置を示
す電気回路図
す電気回路図
【図６】本発明の第２の実施例における半導体装置を示
す電気回路図
す電気回路図
【図７】本発明の第２の実施例における半導体装置の周
波数特性図
波数特性図
【図８】本発明の第２の実施例における半導体装置の周
波数特性図
波数特性図
【図９】従来の半導体装置を示す電気回路図
１ 第１のコイル
２ 第２のコイル
３ 第１のトランジスタ
４ 第２のトランジスタ
５ 第１の定電流源
６ 第４のトランジスタ
７ 第５のトランジスタ
８ 第２の定電流源
９ 第１のコンデンサ
１０ 第１の抵抗
１１ 第２の抵抗
１２ 第３の抵抗
１３ 第４の抵抗
１４ 第５の抵抗
１５ 第６の抵抗
１６ 第７の抵抗
１７ 第８の抵抗
１８ 第９の抵抗
３０ 電源端子
３１ ＬＯ入力端子
３２ ＬＯ入力端子
５１ ＬＯ増幅器
５２ ＬＯ緩衝増幅器
Claims (2)
- 【請求項１】少なくとも２つ以上のトランジスタで構成
された差動増幅器の第１のトランジスタのソースと第２
のトランジスタのソースを接続するとともに第１の定電
流源を介して接地し、前記第１のトランジスタのドレイ
ンに第２の抵抗の一端を接続し、前記第２のトランジス
タのドレインに第３の抵抗の一端を接続し、前記第２の
抵抗の他端と前記第３の抵抗の他端を接続するとともに
第１の抵抗を介して電源端子に接続し、前記第２のトラ
ンジスタのゲートを第１のコンデンサを介して接地する
とともに第５の抵抗の一端に接続し、前記第１のトラン
ジスタのゲートをＬＯ入力端子とするとともに第４の抵
抗の一端に接続し、前記第４の抵抗の他端を前記第５の
抵抗の他端に接続するとともに第６の抵抗の他端と第７
の抵抗の他端に接続し、前記第６の抵抗の一端を電源端
子に接続し、前記第７の抵抗の一端を接地し、第４のト
ランジスタのドレインと第５のトランジスタのドレイン
を電源端子に接続し、前記第５のトランジスタのゲート
を第１のコイルを介して前記第２のトランジスタのドレ
インに接続し、前記第４のトランジスタのゲートを第２
のコイルを介して前記第１のトランジスタのドレインに
接続し、前記第４のトランジスタのソースと第８の抵抗
の一端を接続するとともにＬＯ出力端子とし、前記第５
のトランジスタのソースと第９の抵抗の一端を接続する
とともにＬＯ出力端子とし、前記第８の抵抗の他端と前
記第９の抵抗の他端を接続するとともに第２の定電流源
を介して接地する構成とした半導体装置。 - 【請求項２】少なくとも２つ以上のトランジスタで構成
された差動増幅器の第１のトランジスタのソースと第２
のトランジスタのソースを接続するとともに第３のトラ
ンジスタのドレインに接続し、前記第３のトランジスタ
のゲートとソースを接地し、前記第１のトランジスタの
ドレインに第２ａのトランジスタのゲートとソースを接
続するとともに第１ａの抵抗の一端に接続し、前記第２
のトランジスタのドレインに第３ａのトランジスタのゲ
ートとソースを接続するとともに第１ａの抵抗の他端に
接続し、前記第２ａのトランジスタのドレインと前記第
３ａのトランジスタのドレインを電源端子に接続し、前
記第２のトランジスタのゲートを第１のコンデンサを介
して接地するとともに第５の抵抗の一端に接続し、前記
第１のトランジスタのゲートをＬＯ入力端子とするとと
もに第４の抵抗の一端に接続し、前記第４の抵抗の他端
を前記第５の抵抗の他端に接続するとともに第６の抵抗
の他端と第７の抵抗の他端に接続し、前記第６の抵抗の
一端を電源端子に接続し、前記第７の抵抗の一端を接地
し、第４のトランジスタのドレインと第５のトランジス
タのドレインを電源端子に接続し、前記第４のトランジ
スタのゲートを前記第１のトランジスタのドレインに接
続し、前記第５のトランジスタのゲートを前記第２のト
ランジスタのドレインに接続し、前記第４のトランジス
タのソースと第８の抵抗の一端を接続するとともにＬＯ
出力端子とし、前記第５のトランジスタのソースと第９
の抵抗の一端を接続するとともにＬＯ出力端子とし、前
記第８の抵抗の他端と前記第９の抵抗の他端を接続する
とともに第２の定電流源を介して接地する構成とした半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2191891A JPH04260207A (ja) | 1991-02-15 | 1991-02-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2191891A JPH04260207A (ja) | 1991-02-15 | 1991-02-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04260207A true JPH04260207A (ja) | 1992-09-16 |
Family
ID=12068460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2191891A Pending JPH04260207A (ja) | 1991-02-15 | 1991-02-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04260207A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094595A (ja) * | 2007-10-04 | 2009-04-30 | Fujitsu Microelectronics Ltd | 差動増幅回路 |
-
1991
- 1991-02-15 JP JP2191891A patent/JPH04260207A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009094595A (ja) * | 2007-10-04 | 2009-04-30 | Fujitsu Microelectronics Ltd | 差動増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3947778A (en) | Differential amplifier | |
| US4213098A (en) | Semiconductor differential amplifier having feedback bias control for stabilization | |
| US4247824A (en) | Linear amplifier | |
| US4045747A (en) | Complementary field effect transistor amplifier | |
| US20050258902A1 (en) | Wideband CMOS gain stage | |
| US4010425A (en) | Current mirror amplifier | |
| US4336503A (en) | Driver circuit having reduced cross-over distortion | |
| JPH10209781A (ja) | 差動回路を含む電子回路 | |
| US4315223A (en) | CMOS Operational amplifier with improved frequency compensation | |
| JPH0851318A (ja) | 利得可変回路とその集積回路 | |
| US5337019A (en) | Integrated circuit arrangement | |
| US7071769B1 (en) | Frequency boosting circuit for high swing cascode | |
| JPH04582Y2 (ja) | ||
| US6566959B2 (en) | Amplifier circuit having a particular biasing arrangement | |
| JPH04260207A (ja) | 半導体装置 | |
| US4480231A (en) | Circuit for reducing offset voltage drift in differential amplifiers | |
| US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
| US7049894B1 (en) | Ahuja compensation circuit with enhanced bandwidth | |
| US5751183A (en) | Bipolar transistor circuit having a free collector | |
| US4746875A (en) | Differential amplifier using N-channel insulated-gate field-effect transistors | |
| JPS59126307A (ja) | 電界効果トランジスタ増幅器 | |
| JPH0543530Y2 (ja) | ||
| JP3580409B2 (ja) | オフセット調整回路 | |
| JPH07122950A (ja) | 可変利得増幅器 | |
| JP3176793B2 (ja) | 増幅回路 |