JPH1078895A - マイクロコンピュータ応用装置 - Google Patents
マイクロコンピュータ応用装置Info
- Publication number
- JPH1078895A JPH1078895A JP8231598A JP23159896A JPH1078895A JP H1078895 A JPH1078895 A JP H1078895A JP 8231598 A JP8231598 A JP 8231598A JP 23159896 A JP23159896 A JP 23159896A JP H1078895 A JPH1078895 A JP H1078895A
- Authority
- JP
- Japan
- Prior art keywords
- watchdog timer
- timer circuit
- runaway
- cpu
- time interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 ウオッチドッグタイマ回路の異常状態を容易
に検出できるとともにウオッチドッグタイマ回路の異常
状態においてもＣＰＵを応急的に動作させることのでき
るマイクロコンピュ−タ応用装置を提供すること。 【解決手段】 ＣＰＵ１からの所定の時間間隔のパルス
入力によってＣＰＵ１の暴走検出を行うためのウオッチ
ドッグタイマ回路２を有する暴走検出手段を備えたマイ
クロコンピュ−タ応用装置であって，ウオッチドッグタ
イマ回路２ヘ向けてのＣＰＵ１からのパルス出力の時間
間隔を変化させて暴走検出動作を確認する暴走動作確認
手段を備える。
に検出できるとともにウオッチドッグタイマ回路の異常
状態においてもＣＰＵを応急的に動作させることのでき
るマイクロコンピュ−タ応用装置を提供すること。 【解決手段】 ＣＰＵ１からの所定の時間間隔のパルス
入力によってＣＰＵ１の暴走検出を行うためのウオッチ
ドッグタイマ回路２を有する暴走検出手段を備えたマイ
クロコンピュ−タ応用装置であって，ウオッチドッグタ
イマ回路２ヘ向けてのＣＰＵ１からのパルス出力の時間
間隔を変化させて暴走検出動作を確認する暴走動作確認
手段を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＰＵの暴走を検
出するためのウオッチドッグタイマ回路を備えたマイク
ロコンピュータ応用装置に関する。
出するためのウオッチドッグタイマ回路を備えたマイク
ロコンピュータ応用装置に関する。
【０００２】
【従来の技術】従来、多くのマイクロコンピュータ応用
装置においては、該装置による異常動作によっておこる
二次災害の防止のために、ＣＰＵの暴走を検出し異常動
作の発生を未然に防止している。この暴走検出は、一般
に、ＣＰＵからの所定の時間間隔のパルス入力によって
該ＣＰＵの暴走検出を行うためのウオッチドッグタイマ
回路を有する暴走検出手段による。
装置においては、該装置による異常動作によっておこる
二次災害の防止のために、ＣＰＵの暴走を検出し異常動
作の発生を未然に防止している。この暴走検出は、一般
に、ＣＰＵからの所定の時間間隔のパルス入力によって
該ＣＰＵの暴走検出を行うためのウオッチドッグタイマ
回路を有する暴走検出手段による。
【０００３】このウオッチドッグタイマ回路は、所定の
時間を計測するためのタイマ回路で、図４に示すよう
に、例えば、電解コンデンサ素子Ｃと、この電解コンデ
ンサ素子Ｃに向けての充電電流を設定するための抵抗素
子Ｒと、カウンタ回路ＣＣによって構成されている。そ
して、ＣＰＵ１が正常動作を行っているときには、所定
の時間間隔にてこのウオッチドッグタイマ回路２に向け
てパルス出力を行い、その動作が継続される。ＣＰＵ１
が異常動作を起こした場合、ＣＰＵ１からは上記の所定
時間間隔のパスルがウオッチドッグタイマ回路２には入
力されず、従って、カウンタ回路ＣＣはＣＰＵ１に向け
てＣＰＵ１をリセットするためのリセットパルスを出力
する。そして、ＣＰＵ１のプログラムが再スタートする
ことにより、ＣＰＵ１の異常動作を直ちに停止すること
ができる。
時間を計測するためのタイマ回路で、図４に示すよう
に、例えば、電解コンデンサ素子Ｃと、この電解コンデ
ンサ素子Ｃに向けての充電電流を設定するための抵抗素
子Ｒと、カウンタ回路ＣＣによって構成されている。そ
して、ＣＰＵ１が正常動作を行っているときには、所定
の時間間隔にてこのウオッチドッグタイマ回路２に向け
てパルス出力を行い、その動作が継続される。ＣＰＵ１
が異常動作を起こした場合、ＣＰＵ１からは上記の所定
時間間隔のパスルがウオッチドッグタイマ回路２には入
力されず、従って、カウンタ回路ＣＣはＣＰＵ１に向け
てＣＰＵ１をリセットするためのリセットパルスを出力
する。そして、ＣＰＵ１のプログラムが再スタートする
ことにより、ＣＰＵ１の異常動作を直ちに停止すること
ができる。
【０００４】
【発明が解決しようとする課題】ところで、上記のウオ
ッチドッグタイマ回路２に多く用いられる電解コンデン
サ素子Ｃの容量値は、ばらつき及び経年的な低下が大き
く、また周囲温度条件によって大きく変動する。その結
果、マイクロコンピュータ応用装置の使用に際して、ウ
オッチドッグタイマ回路２による監視時間が所定の時間
に設定されずにＣＰＵ動作がリセットを繰り返す、不具
合な動作をすることがあった。この不具合な動作は、そ
の不具合品の不具合動作原因の解析作業において再現さ
れないことが多く、その作業に多くの時間と労力を必要
とするものであった。
ッチドッグタイマ回路２に多く用いられる電解コンデン
サ素子Ｃの容量値は、ばらつき及び経年的な低下が大き
く、また周囲温度条件によって大きく変動する。その結
果、マイクロコンピュータ応用装置の使用に際して、ウ
オッチドッグタイマ回路２による監視時間が所定の時間
に設定されずにＣＰＵ動作がリセットを繰り返す、不具
合な動作をすることがあった。この不具合な動作は、そ
の不具合品の不具合動作原因の解析作業において再現さ
れないことが多く、その作業に多くの時間と労力を必要
とするものであった。
【０００５】本発明は、上記事由に鑑みてなしたもの
で、その目的とするところは、ウオッチドッグタイマ回
路の異常状態を容易に検出できるとともにウオッチドッ
グタイマ回路の異常状態においてもＣＰＵを応急的に動
作させることのできるマイクロコンピュータ応用装置を
提供することにある。
で、その目的とするところは、ウオッチドッグタイマ回
路の異常状態を容易に検出できるとともにウオッチドッ
グタイマ回路の異常状態においてもＣＰＵを応急的に動
作させることのできるマイクロコンピュータ応用装置を
提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載のマイクロコンピュータ応用装置は、
ＣＰＵからの所定の時間間隔のパルス入力によって該Ｃ
ＰＵの暴走検出を行うためのウオッチドッグタイマ回路
を有する暴走検出手段を備えたマイクロコンピュータ応
用装置であって、ウオッチドッグタイマ回路に向けての
ＣＰＵからのパルス出力の時間間隔を変化させて暴走検
出動作を確認する暴走動作確認手段を備えている。これ
により、暴走動作確認手段によって異なる時間間隔のパ
ルス出力によるウオッチドッグタイマ回路の動作確認が
できるものとなる。
に、請求項１記載のマイクロコンピュータ応用装置は、
ＣＰＵからの所定の時間間隔のパルス入力によって該Ｃ
ＰＵの暴走検出を行うためのウオッチドッグタイマ回路
を有する暴走検出手段を備えたマイクロコンピュータ応
用装置であって、ウオッチドッグタイマ回路に向けての
ＣＰＵからのパルス出力の時間間隔を変化させて暴走検
出動作を確認する暴走動作確認手段を備えている。これ
により、暴走動作確認手段によって異なる時間間隔のパ
ルス出力によるウオッチドッグタイマ回路の動作確認が
できるものとなる。
【０００７】また、請求項２記載のマイクロコンピュー
タ応用装置は、ＣＰＵからの所定の時間間隔のパルス入
力によって該ＣＰＵの暴走検出を行うためのウオッチド
ッグタイマ回路を有する暴走検出手段を備えたマイクロ
コンピュータ応用装置であって、暴走検出動作のあった
ことを記憶する暴走検出記憶手段と、ウオッチドッグタ
イマ回路に向けてのＣＰＵからのパルス出力の時間間隔
を変化させて暴走検出動作を確認する暴走動作確認手段
と、この暴走動作確認手段により暴走検出したときのパ
ルスの時間間隔と所定の時間とを比較する比較手段と、
を備え、前記比較手段による比較結果が前記の所定の時
間より短い場合に前記ウオッチドッグタイマ回路に向け
てのパルス出力の時間間隔を前記の所定の時間間隔より
短い第２の時間間隔に変更することとしている。これに
より、ウオッチドッグタイマ回路による暴走検出動作を
確認したときにウオッチドッグタイマ回路の動作確認が
なされるとともにウオッチドッグタイマ回路が所定の時
間間隔より短いパルス出力によって暴走検出動作をした
ことが確認された場合、所定の時間間隔より短い第２の
時間間隔によって暴走検出するようにしてＣＰＵ動作を
再開しうるものとなる。
タ応用装置は、ＣＰＵからの所定の時間間隔のパルス入
力によって該ＣＰＵの暴走検出を行うためのウオッチド
ッグタイマ回路を有する暴走検出手段を備えたマイクロ
コンピュータ応用装置であって、暴走検出動作のあった
ことを記憶する暴走検出記憶手段と、ウオッチドッグタ
イマ回路に向けてのＣＰＵからのパルス出力の時間間隔
を変化させて暴走検出動作を確認する暴走動作確認手段
と、この暴走動作確認手段により暴走検出したときのパ
ルスの時間間隔と所定の時間とを比較する比較手段と、
を備え、前記比較手段による比較結果が前記の所定の時
間より短い場合に前記ウオッチドッグタイマ回路に向け
てのパルス出力の時間間隔を前記の所定の時間間隔より
短い第２の時間間隔に変更することとしている。これに
より、ウオッチドッグタイマ回路による暴走検出動作を
確認したときにウオッチドッグタイマ回路の動作確認が
なされるとともにウオッチドッグタイマ回路が所定の時
間間隔より短いパルス出力によって暴走検出動作をした
ことが確認された場合、所定の時間間隔より短い第２の
時間間隔によって暴走検出するようにしてＣＰＵ動作を
再開しうるものとなる。
【０００８】また、請求項３記載のマイクロコンピュー
タ応用装置は、請求項２記載の第２の時間間隔のパルス
出力を、前記ＣＰＵ以外のパルス出力手段によって成す
こととしている。これにより、第２の時間間隔のパルス
がＣＰＵ以外のパルス出力手段によって出力されるもの
となる。
タ応用装置は、請求項２記載の第２の時間間隔のパルス
出力を、前記ＣＰＵ以外のパルス出力手段によって成す
こととしている。これにより、第２の時間間隔のパルス
がＣＰＵ以外のパルス出力手段によって出力されるもの
となる。
【０００９】
【発明の実施の形態】以下、本発明のマイクロコンピュ
ータ応用装置の一実施の形態を図１乃至図３に基づいて
説明する。
ータ応用装置の一実施の形態を図１乃至図３に基づいて
説明する。
【００１０】図１は、マイクロコンピュータ応用装置の
回路ブロック構成図である。図２は、図１に示すマイク
ロコンピュータ応用装置の暴走動作確認手段のフローチ
ャート、図３は、暴走検出記憶手段による暴走動作を検
出した後の暴走確認処理のフローチャートである。
回路ブロック構成図である。図２は、図１に示すマイク
ロコンピュータ応用装置の暴走動作確認手段のフローチ
ャート、図３は、暴走検出記憶手段による暴走動作を検
出した後の暴走確認処理のフローチャートである。
【００１１】このマイクロコンピュータ応用装置は、Ｃ
ＰＵ１からの所定の時間間隔のパルス入力によってＣＰ
Ｕ１の暴走検出を行うためのウオッチドッグタイマ回路
２を有する暴走検出手段を備えたもので、このウオッチ
ドッグタイマ回路２によるリセット時に暴走検出動作の
あったことを記憶する暴走検出記憶手段に相当する保持
回路３と、クロック発生回路４と、ウオッチドッグタイ
マ回路２に向けての入力元を切り換えるための第１切換
回路５１と、ウオッチドッグタイマ回路２からの出力先
を切り換えるための第２切換回路５２と、を備えてい
る。そして、ＲＯＭ及びＲＡＭ等によって構成されるメ
モリ６に記憶されているプログラムは、ＣＰＵ１の暴走
検出を行うための、ウオッチドッグタイマ回路２に向け
て所定の時間間隔のパルス出力を行う暴走検出手段と、
このパルス出力の時間間隔を変化させて暴走検出動作を
確認する暴走動作確認手段と、この暴走動作確認手段に
より暴走検出したときのパルスの時間間隔と所定の時間
とを比較する比較手段と、を有し、その結果を表示装置
７に表示する。
ＰＵ１からの所定の時間間隔のパルス入力によってＣＰ
Ｕ１の暴走検出を行うためのウオッチドッグタイマ回路
２を有する暴走検出手段を備えたもので、このウオッチ
ドッグタイマ回路２によるリセット時に暴走検出動作の
あったことを記憶する暴走検出記憶手段に相当する保持
回路３と、クロック発生回路４と、ウオッチドッグタイ
マ回路２に向けての入力元を切り換えるための第１切換
回路５１と、ウオッチドッグタイマ回路２からの出力先
を切り換えるための第２切換回路５２と、を備えてい
る。そして、ＲＯＭ及びＲＡＭ等によって構成されるメ
モリ６に記憶されているプログラムは、ＣＰＵ１の暴走
検出を行うための、ウオッチドッグタイマ回路２に向け
て所定の時間間隔のパルス出力を行う暴走検出手段と、
このパルス出力の時間間隔を変化させて暴走検出動作を
確認する暴走動作確認手段と、この暴走動作確認手段に
より暴走検出したときのパルスの時間間隔と所定の時間
とを比較する比較手段と、を有し、その結果を表示装置
７に表示する。
【００１２】ウオッチドッグタイマ回路２は、例えば、
図４に示す従来例と同じ回路構成を有し、ＣＰＵ１の所
定の出力ポートＯ１から所定の時間間隔（Ｔ１）のパル
ス出力が第１切換回路５１を介して入力される。そし
て、このパルス出力が所定の時間入力されないときに、
第２切換回路５２に向けてＣＰＵ１をリセットするため
のリセット信号を出力する。第１切換回路５１は、出力
ポートＯ２からの制御信号によって、ウオッチドッグタ
イマ回路２への入力パルスの入力元を、出力ポートＯ１
からと後述するクロック発生回路４からとを切り換え
る。第２切換回路５２は、出力ポートＯ３からの制御信
号によって、ウオッチドッグタイマ回路２から出力され
るリセット信号の出力先を、ＣＰＵ１のＲＥＳＥＴ入力
と後述する保持回路３とに切り換える。
図４に示す従来例と同じ回路構成を有し、ＣＰＵ１の所
定の出力ポートＯ１から所定の時間間隔（Ｔ１）のパル
ス出力が第１切換回路５１を介して入力される。そし
て、このパルス出力が所定の時間入力されないときに、
第２切換回路５２に向けてＣＰＵ１をリセットするため
のリセット信号を出力する。第１切換回路５１は、出力
ポートＯ２からの制御信号によって、ウオッチドッグタ
イマ回路２への入力パルスの入力元を、出力ポートＯ１
からと後述するクロック発生回路４からとを切り換え
る。第２切換回路５２は、出力ポートＯ３からの制御信
号によって、ウオッチドッグタイマ回路２から出力され
るリセット信号の出力先を、ＣＰＵ１のＲＥＳＥＴ入力
と後述する保持回路３とに切り換える。
【００１３】保持回路３は、例えばフリップフロップＩ
Ｃで、出力がＣＰＵ１の入力ポートＰ１に、入力が第２
切換回路５２の出力に、このフリップフロップＩＣをリ
セットするためのクリア入力がＣＰＵ１の出力ポートＯ
３に、それぞれ接続されている。そして、ウオッチドッ
グタイマ回路２によりＣＰＵ１の暴走を検出したとき
に、ウオッチドッグタイマ回路２からリセット信号が第
２切換回路５２を介して入力されて暴走検出動作のあっ
たことを記憶する。この暴走検出動作のあったことの記
憶状態は、入力ポートＰ１の状態によりＣＰＵ１によっ
て適宜確認されるとともに、出力ポートＯ４からのクリ
ア信号によって消去される。
Ｃで、出力がＣＰＵ１の入力ポートＰ１に、入力が第２
切換回路５２の出力に、このフリップフロップＩＣをリ
セットするためのクリア入力がＣＰＵ１の出力ポートＯ
３に、それぞれ接続されている。そして、ウオッチドッ
グタイマ回路２によりＣＰＵ１の暴走を検出したとき
に、ウオッチドッグタイマ回路２からリセット信号が第
２切換回路５２を介して入力されて暴走検出動作のあっ
たことを記憶する。この暴走検出動作のあったことの記
憶状態は、入力ポートＰ１の状態によりＣＰＵ１によっ
て適宜確認されるとともに、出力ポートＯ４からのクリ
ア信号によって消去される。
【００１４】クロック発生回路４は、ウオッチドッグタ
イマ回路２に向けてのクロックパルスを出力するもの
で、ＣＰＵ１から発せられてウオッチドッグタイマ回路
２によりＣＰＵ１の暴走監視を行う監視時間に相当す
る、所定の時間間隔（Ｔ１）より短い第２の時間間隔
（Ｔ２）によって連続パルスを発生する。このクロック
発生回路４の出力は、ＣＰＵ１の出力ポートＯ２からの
制御信号によって第１切換回路５１が制御されることに
よりウオッチドッグタイマ回路２に向けて入力される。
イマ回路２に向けてのクロックパルスを出力するもの
で、ＣＰＵ１から発せられてウオッチドッグタイマ回路
２によりＣＰＵ１の暴走監視を行う監視時間に相当す
る、所定の時間間隔（Ｔ１）より短い第２の時間間隔
（Ｔ２）によって連続パルスを発生する。このクロック
発生回路４の出力は、ＣＰＵ１の出力ポートＯ２からの
制御信号によって第１切換回路５１が制御されることに
よりウオッチドッグタイマ回路２に向けて入力される。
【００１５】次に、以上説明したマイクロコンピュータ
応用装置の以下の各動作について、図２、図３のフロー
チャートに基づいて説明する。
応用装置の以下の各動作について、図２、図３のフロー
チャートに基づいて説明する。
【００１６】［暴走動作確認動作］ＣＰＵ１は、ウオッ
チドッグタイマ回路２による暴走検出動作を確認する暴
走動作確認手段を備えている。この暴走動作確認は、例
えば、図示しない所定のモード設定スイッチの操作によ
って起動される処理動作で、主にこのマイクロコンピュ
ータ応用装置の生産工程等において使用される。また、
この暴走動作確認のために、ウオッチドッグタイマ回路
２によって暴走監視を行う監視時間として、例えば、Ｃ
ＰＵ１の正常な動作における各タスク毎の処理時間のう
ちの最大の時間より僅かに大きい監視時間値Ｔ１が予め
メモリ６のＲＯＭに記憶されている。
チドッグタイマ回路２による暴走検出動作を確認する暴
走動作確認手段を備えている。この暴走動作確認は、例
えば、図示しない所定のモード設定スイッチの操作によ
って起動される処理動作で、主にこのマイクロコンピュ
ータ応用装置の生産工程等において使用される。また、
この暴走動作確認のために、ウオッチドッグタイマ回路
２によって暴走監視を行う監視時間として、例えば、Ｃ
ＰＵ１の正常な動作における各タスク毎の処理時間のう
ちの最大の時間より僅かに大きい監視時間値Ｔ１が予め
メモリ６のＲＯＭに記憶されている。
【００１７】まず、ＣＰＵ１の出力ポートＯ２、Ｏ３か
らの制御信号によって第１切換回路５１、第２切換回路
５２のそれぞれの制御を行い、ウオッチドッグタイマ回
路２に向けての入力パルスが出力ポートＯ１から入力さ
れるとともに、ウオッチドッグタイマ回路２からのリセ
ット信号出力がＣＰＵ１のＲＥＳＥＴ入力には入力され
ないように切り換える（ステップ１１）。次いで、出力
ポートＯ１から、パルス出力を監視時間値Ｔ１より小さ
い時間間隔ｔ１のパルスをウォッチドッグタイマ回路２
に向けての出力する（ステップ１２）。そして、所定の
回数の時間間隔ｔ１のパルスを出力するとともにウォッ
チドッグタイマ回路２から出力されて保持回路３を経て
入力ポートＰ１に入力されるリセット出力信号を監視す
る（ステップ１３）。（所定の回数繰り返すことによっ
て暴走動作確認の精度が向上する。） そして、ウォッチドッグタイマ回路２からのリセット出
力信号が確認されたとき、そのとき出力していた出力ポ
ートＯ１からのパルスの出力の時間間隔ｔ、すなわちそ
の実測した回路のウォッチドッグタイマ回路２による監
視時間と、予めＲＯＭに記憶されている監視時間値Ｔ
１、すなわち所望するウォッチドッグタイマ監視時間と
を比較する（ステップ１４）。なお、このステップ１４
の処理は、比較手段に相当する。また、ウォッチドッグ
タイマ回路２からのリセット出力信号が確認されないと
きは、出力ポートＯ１からのパルスの出力の時間間隔を
時間値ｔ１から僅かに大きく変化させて、前記のステッ
プ１３からの処理を繰り返す（ステップ１５）。
らの制御信号によって第１切換回路５１、第２切換回路
５２のそれぞれの制御を行い、ウオッチドッグタイマ回
路２に向けての入力パルスが出力ポートＯ１から入力さ
れるとともに、ウオッチドッグタイマ回路２からのリセ
ット信号出力がＣＰＵ１のＲＥＳＥＴ入力には入力され
ないように切り換える（ステップ１１）。次いで、出力
ポートＯ１から、パルス出力を監視時間値Ｔ１より小さ
い時間間隔ｔ１のパルスをウォッチドッグタイマ回路２
に向けての出力する（ステップ１２）。そして、所定の
回数の時間間隔ｔ１のパルスを出力するとともにウォッ
チドッグタイマ回路２から出力されて保持回路３を経て
入力ポートＰ１に入力されるリセット出力信号を監視す
る（ステップ１３）。（所定の回数繰り返すことによっ
て暴走動作確認の精度が向上する。） そして、ウォッチドッグタイマ回路２からのリセット出
力信号が確認されたとき、そのとき出力していた出力ポ
ートＯ１からのパルスの出力の時間間隔ｔ、すなわちそ
の実測した回路のウォッチドッグタイマ回路２による監
視時間と、予めＲＯＭに記憶されている監視時間値Ｔ
１、すなわち所望するウォッチドッグタイマ監視時間と
を比較する（ステップ１４）。なお、このステップ１４
の処理は、比較手段に相当する。また、ウォッチドッグ
タイマ回路２からのリセット出力信号が確認されないと
きは、出力ポートＯ１からのパルスの出力の時間間隔を
時間値ｔ１から僅かに大きく変化させて、前記のステッ
プ１３からの処理を繰り返す（ステップ１５）。
【００１８】以上の手順によって、実測した回路のウォ
ッチドッグタイマ回路２の監視時間が目標とするウォッ
チドッグ監視時間Ｔ１より大きくなっていること、つま
り所望する監視時間が確保されていることを確認する。
そして、目標とするウォッチドッグ監視時間を満たして
いないとき（ｔｎ＜Ｔ１）、ウォッチドッグタイマ回路
２を構成している抵抗素子Ｒ、電解コンデンサ素子Ｃな
どのバラツキや不良によるものであるとみなし、例えば
ＬＥＤ素子等の表示手段等による表示装置７によって表
示する（ステップ１６）。その結果、ウォッチドッグタ
イマ回路２が不良であることが生産工程の作業者等に報
知される。なお、この暴走動作確認は、このマイクロコ
ンピュータ応用装置の使用時において、不具合な動作が
顧客から報じられてメンテナンス担当者が設置現場にお
いて応急確認を行うときにおいても使用される。
ッチドッグタイマ回路２の監視時間が目標とするウォッ
チドッグ監視時間Ｔ１より大きくなっていること、つま
り所望する監視時間が確保されていることを確認する。
そして、目標とするウォッチドッグ監視時間を満たして
いないとき（ｔｎ＜Ｔ１）、ウォッチドッグタイマ回路
２を構成している抵抗素子Ｒ、電解コンデンサ素子Ｃな
どのバラツキや不良によるものであるとみなし、例えば
ＬＥＤ素子等の表示手段等による表示装置７によって表
示する（ステップ１６）。その結果、ウォッチドッグタ
イマ回路２が不良であることが生産工程の作業者等に報
知される。なお、この暴走動作確認は、このマイクロコ
ンピュータ応用装置の使用時において、不具合な動作が
顧客から報じられてメンテナンス担当者が設置現場にお
いて応急確認を行うときにおいても使用される。
【００１９】［暴走検知後動作］また、上記のＣＰＵ１
は、マイクロコンピュータ応用装置の使用時において、
ウオッチドッグタイマ回路２によりＣＰＵ１の暴走を検
出したときの暴走検知後動作として、比較手段である前
記のステップ１４による比較結果が前記の所定の時間よ
り短いときに、ウオッチドッグタイマ回路２に向けての
パルス出力の時間間隔を前記の所定の時間間隔である監
視時間値Ｔ１より短い第２の時間間隔（Ｔ２）に変更す
る機能を備えている。
は、マイクロコンピュータ応用装置の使用時において、
ウオッチドッグタイマ回路２によりＣＰＵ１の暴走を検
出したときの暴走検知後動作として、比較手段である前
記のステップ１４による比較結果が前記の所定の時間よ
り短いときに、ウオッチドッグタイマ回路２に向けての
パルス出力の時間間隔を前記の所定の時間間隔である監
視時間値Ｔ１より短い第２の時間間隔（Ｔ２）に変更す
る機能を備えている。
【００２０】メモリ６に記憶されている監視時間値Ｔ１
は、この暴走検知後動作においても同様に使用される。
また、使用時においては、例えば、図示しない所定のモ
ード設定スイッチの操作による所定の処理ステップによ
って、ＣＰＵ１の出力ポートＯ２、Ｏ３からの制御信号
により第１切換回路５１、第２切換回路５２が制御され
る。そして、ウオッチドッグタイマ回路２に向けての入
力パルスが出力ポートＯ１から入力されるとともに、ウ
オッチドッグタイマ回路２からのリセット出力信号は、
ＣＰＵ１のＲＥＳＥＴ入力端子と保持回路３とに入力さ
れるよう切り換えられる。従って、マイクロコンピュー
タ応用装置が稼働している運用状態において、ウオッチ
ドッグタイマ回路２によるリセット動作により、保持回
路３にウォッチドッグタイマリセット発生のステイタス
がセットされるとともにウォッチドッグタイマ回路２に
よって出力されたリセット出力信号によりＣＰＵ１は再
起動する。
は、この暴走検知後動作においても同様に使用される。
また、使用時においては、例えば、図示しない所定のモ
ード設定スイッチの操作による所定の処理ステップによ
って、ＣＰＵ１の出力ポートＯ２、Ｏ３からの制御信号
により第１切換回路５１、第２切換回路５２が制御され
る。そして、ウオッチドッグタイマ回路２に向けての入
力パルスが出力ポートＯ１から入力されるとともに、ウ
オッチドッグタイマ回路２からのリセット出力信号は、
ＣＰＵ１のＲＥＳＥＴ入力端子と保持回路３とに入力さ
れるよう切り換えられる。従って、マイクロコンピュー
タ応用装置が稼働している運用状態において、ウオッチ
ドッグタイマ回路２によるリセット動作により、保持回
路３にウォッチドッグタイマリセット発生のステイタス
がセットされるとともにウォッチドッグタイマ回路２に
よって出力されたリセット出力信号によりＣＰＵ１は再
起動する。
【００２１】この暴走検知後動作の手順は、まず、ＣＰ
Ｕ１は上記の再起動時に入力ポートＰ１の状態によって
保持回路３の暴走検出動作のあったことの記憶状態の監
視を行い、もしウォッチドッグタイマリセット発生のス
テイタスがセットされていれば、ウォッチドッグタイマ
回路２によるリセットが発生していたと判定し、メモリ
６の所定のエリアに暴走検知後処理の実行中のステイタ
スを確認する（ステップ２１）。そして、暴走検知後処
理の実行中のステイタスが無い場合は、メモリ６の所定
のエリアに暴走検知後処理の実行中のステイタスをセッ
トする（ステップ２２）。次いで、出力ポートＯ１か
ら、パルス出力を監視時間値Ｔ１より小さい時間間隔ｔ
１のパルスをウォッチドッグタイマ回路２に向けての出
力する（ステップ２３）。そして、所定のメモリエリア
に時間値ｔ１（ｔｎ）を記憶するとともに所定の回数の
時間間隔ｔ１のパルスを出力し、ウォッチドッグタイマ
回路２から出力されて保持回路３を経て入力ポートＰ１
に入力されるリセット出力信号を監視する（ステップ２
４）。
Ｕ１は上記の再起動時に入力ポートＰ１の状態によって
保持回路３の暴走検出動作のあったことの記憶状態の監
視を行い、もしウォッチドッグタイマリセット発生のス
テイタスがセットされていれば、ウォッチドッグタイマ
回路２によるリセットが発生していたと判定し、メモリ
６の所定のエリアに暴走検知後処理の実行中のステイタ
スを確認する（ステップ２１）。そして、暴走検知後処
理の実行中のステイタスが無い場合は、メモリ６の所定
のエリアに暴走検知後処理の実行中のステイタスをセッ
トする（ステップ２２）。次いで、出力ポートＯ１か
ら、パルス出力を監視時間値Ｔ１より小さい時間間隔ｔ
１のパルスをウォッチドッグタイマ回路２に向けての出
力する（ステップ２３）。そして、所定のメモリエリア
に時間値ｔ１（ｔｎ）を記憶するとともに所定の回数の
時間間隔ｔ１のパルスを出力し、ウォッチドッグタイマ
回路２から出力されて保持回路３を経て入力ポートＰ１
に入力されるリセット出力信号を監視する（ステップ２
４）。
【００２２】そして、出力ポートＯ１からのパルスの出
力の時間間隔を監視時間値ｔ１から僅かに大きいｔ２に
変化させてステップ２４からの処理を繰り返す（ステッ
プ２５）。そして、ウォッチドッグタイマ回路２からの
リセット出力信号によってＣＰＵ１がリセットされたと
きに、ＣＰＵ１は再び再起動するが、ステップ２１にお
いてメモリ６の暴走検知後処理の実行中のステイタスが
セットされていることが確認される。そして、予めＲＯ
Ｍに記憶されている監視時間値Ｔ１、すなわち所望する
ウォッチドッグタイマ監視時間を読み出し、ステップ２
４にて出力していた出力ポートＯ１からのパルスの出力
の時間間隔ｔｎ、すなわちその実測した回路のウォッチ
ドッグタイマ回路２による監視時間とを比較する（ステ
ップ２６）。そして、ｔｎ＞Ｔ１であることを確認する
（ステップ２７）。なお、このステップ２６の処理は、
前記ステップ２４同様、比較手段に相当する。
力の時間間隔を監視時間値ｔ１から僅かに大きいｔ２に
変化させてステップ２４からの処理を繰り返す（ステッ
プ２５）。そして、ウォッチドッグタイマ回路２からの
リセット出力信号によってＣＰＵ１がリセットされたと
きに、ＣＰＵ１は再び再起動するが、ステップ２１にお
いてメモリ６の暴走検知後処理の実行中のステイタスが
セットされていることが確認される。そして、予めＲＯ
Ｍに記憶されている監視時間値Ｔ１、すなわち所望する
ウォッチドッグタイマ監視時間を読み出し、ステップ２
４にて出力していた出力ポートＯ１からのパルスの出力
の時間間隔ｔｎ、すなわちその実測した回路のウォッチ
ドッグタイマ回路２による監視時間とを比較する（ステ
ップ２６）。そして、ｔｎ＞Ｔ１であることを確認する
（ステップ２７）。なお、このステップ２６の処理は、
前記ステップ２４同様、比較手段に相当する。
【００２３】もし、ｔｎ＜Ｔ１であったときは、ウォッ
チドッグタイマ回路２が、ウォッチドッグタイマ回路２
を構成している抵抗素子Ｒ、電解コンデンサ素子Ｃなど
の劣化などにより時定数が小さくなることにより監視時
間Ｔ１が短くなっていることによる不具合とみなし、例
えばＬＥＤ素子等の表示手段等による表示装置７よって
表示する（ステップ２８）。次いで、出力ポートＯ１か
らのパルスの出力を中止し、ウォッチドッグタイマ回路
２に向けての入力パルスをクロック発生回路４からの第
２の時間間隔（Ｔ２）の連続パルス出力に切り換える
（ステップ２９）。なお、上記にて、目標値Ｔ１を満足
していれば、ウォッチドッグタイマ回路２から出力され
たリセット信号はＣＰＵ１のソフトウェアプログラムに
よる暴走であると断定できる。
チドッグタイマ回路２が、ウォッチドッグタイマ回路２
を構成している抵抗素子Ｒ、電解コンデンサ素子Ｃなど
の劣化などにより時定数が小さくなることにより監視時
間Ｔ１が短くなっていることによる不具合とみなし、例
えばＬＥＤ素子等の表示手段等による表示装置７よって
表示する（ステップ２８）。次いで、出力ポートＯ１か
らのパルスの出力を中止し、ウォッチドッグタイマ回路
２に向けての入力パルスをクロック発生回路４からの第
２の時間間隔（Ｔ２）の連続パルス出力に切り換える
（ステップ２９）。なお、上記にて、目標値Ｔ１を満足
していれば、ウォッチドッグタイマ回路２から出力され
たリセット信号はＣＰＵ１のソフトウェアプログラムに
よる暴走であると断定できる。
【００２４】以上説明したマイクロコンピュータ応用装
置によると、暴走動作確認手段によって異なる時間間隔
のパルス出力によるウオッチドッグタイマ回路２の動作
確認ができるものとなるので、生産工程等において計測
器等を使用することなくウオッチドッグタイマ回路の検
査ができる。また、ウオッチドッグタイマ回路による暴
走検出動作を確認したときにウオッチドッグタイマ回路
の動作確認がなされるとともにウオッチドッグタイマ回
路が所定の時間間隔より短いパルス出力によって暴走検
出動作をしたことが確認された場合、所定の時間間隔よ
り短い第２の時間間隔によって暴走検出するようにして
ＣＰＵ動作を再開しうるものとなるので、ウオッチドッ
グタイマ回路の部品等の不具合があってもＣＰＵを応急
的に動作させることができる。また、第２の時間間隔の
パルスがＣＰＵ以外のパルス出力手段によって出力され
るものとなるので、ソフトウエアプログラムを変更する
ことなく、ウオッチドッグタイマ回路２の状況に応じて
時間間隔を設定できる。
置によると、暴走動作確認手段によって異なる時間間隔
のパルス出力によるウオッチドッグタイマ回路２の動作
確認ができるものとなるので、生産工程等において計測
器等を使用することなくウオッチドッグタイマ回路の検
査ができる。また、ウオッチドッグタイマ回路による暴
走検出動作を確認したときにウオッチドッグタイマ回路
の動作確認がなされるとともにウオッチドッグタイマ回
路が所定の時間間隔より短いパルス出力によって暴走検
出動作をしたことが確認された場合、所定の時間間隔よ
り短い第２の時間間隔によって暴走検出するようにして
ＣＰＵ動作を再開しうるものとなるので、ウオッチドッ
グタイマ回路の部品等の不具合があってもＣＰＵを応急
的に動作させることができる。また、第２の時間間隔の
パルスがＣＰＵ以外のパルス出力手段によって出力され
るものとなるので、ソフトウエアプログラムを変更する
ことなく、ウオッチドッグタイマ回路２の状況に応じて
時間間隔を設定できる。
【００２５】なお、上記の実施の形態の説明において、
マイクロコンピュータ応用装置はクロック発生回路を有
するものとして説明したが、本発明はそのものに限定す
るものでなく、クロック発生回路の無いものであっても
良い。
マイクロコンピュータ応用装置はクロック発生回路を有
するものとして説明したが、本発明はそのものに限定す
るものでなく、クロック発生回路の無いものであっても
良い。
【００２６】
【発明の効果】請求項１記載のマイクロコンピュータ応
用装置は、暴走動作確認手段によって異なる時間間隔の
パルス出力によるウオッチドッグタイマ回路の動作確認
ができるものとなるので、生産工程等において計測器等
を使用することなくウオッチドッグタイマ回路の検査が
できる。
用装置は、暴走動作確認手段によって異なる時間間隔の
パルス出力によるウオッチドッグタイマ回路の動作確認
ができるものとなるので、生産工程等において計測器等
を使用することなくウオッチドッグタイマ回路の検査が
できる。
【００２７】また、請求項２記載のマイクロコンピュー
タ応用装置は、ウオッチドッグタイマ回路による暴走検
出動作を確認したときにウオッチドッグタイマ回路の動
作確認がなされるとともにウオッチドッグタイマ回路が
所定の時間間隔より短いパルス出力によって暴走検出動
作をしたことが確認された場合、所定の時間間隔より短
い第２の時間間隔によって暴走検出するようにしてＣＰ
Ｕ動作を再開しうるものとなるので、ウオッチドッグタ
イマ回路の部品等の不具合があってもＣＰＵを応急的に
動作させることができる。
タ応用装置は、ウオッチドッグタイマ回路による暴走検
出動作を確認したときにウオッチドッグタイマ回路の動
作確認がなされるとともにウオッチドッグタイマ回路が
所定の時間間隔より短いパルス出力によって暴走検出動
作をしたことが確認された場合、所定の時間間隔より短
い第２の時間間隔によって暴走検出するようにしてＣＰ
Ｕ動作を再開しうるものとなるので、ウオッチドッグタ
イマ回路の部品等の不具合があってもＣＰＵを応急的に
動作させることができる。
【００２８】また、請求項３記載のマイクロコンピュー
タ応用装置は、請求項２記載のものの効果に加え、第２
の時間間隔のパルスがＣＰＵ以外のパルス出力手段によ
って出力されるものとなるので、ソフトウエアプログラ
ムを変更することなく、状況に応じて時間間隔を設定で
きる。
タ応用装置は、請求項２記載のものの効果に加え、第２
の時間間隔のパルスがＣＰＵ以外のパルス出力手段によ
って出力されるものとなるので、ソフトウエアプログラ
ムを変更することなく、状況に応じて時間間隔を設定で
きる。
【図１】本発明のマイクロコンピュータ応用装置の実施
の形態を示す回路ブロック構成図である。
の形態を示す回路ブロック構成図である。
【図２】、図１に示すマイクロコンピュータ応用装置の
暴走動作確認手段のフローチャートである。
暴走動作確認手段のフローチャートである。
【図３】、図１に示すマイクロコンピュータ応用装置の
暴走検出記憶手段による暴走動作を検出した後の暴走確
認処理のフローチャートである。
暴走検出記憶手段による暴走動作を検出した後の暴走確
認処理のフローチャートである。
【図４】ウオッチドッグタイマ回路の構成図である。
１ ＣＰＵ ２ ウオッチドッグタイマ回路 ３ 保持回路（暴走検出記憶手段） ４ クロック発生回路（パルス出力手段）
Claims (3)
- 【請求項１】 ＣＰＵからの所定の時間間隔のパルス入
力によって該ＣＰＵの暴走検出を行うためのウオッチド
ッグタイマ回路を有する暴走検出手段を備えたマイクロ
コンピュータ応用装置であって、 ウオッチドッグタイマ回路に向けてのＣＰＵからのパル
ス出力の時間間隔を変化させて暴走検出動作を確認する
暴走動作確認手段を備えたことを特徴とするマイクロコ
ンピュータ応用装置。 - 【請求項２】 ＣＰＵからの所定の時間間隔のパルス入
力によって該ＣＰＵの暴走検出を行うためのウオッチド
ッグタイマ回路を有する暴走検出手段を備えたマイクロ
コンピュータ応用装置であって、 暴走検出動作のあったことを記憶する暴走検出記憶手段
と、ウオッチドッグタイマ回路に向けてのＣＰＵからの
パルス出力の時間間隔を変化させて暴走検出動作を確認
する暴走動作確認手段と、この暴走動作確認手段により
暴走検出したときのパルスの時間間隔と所定の時間とを
比較する比較手段と、を備え、 前記比較手段による比較結果が前記の所定の時間より短
い場合に前記ウオッチドッグタイマ回路に向けてのパル
ス出力の時間間隔を前記の所定の時間間隔より短い第２
の時間間隔に変更することを特徴とするマイクロコンピ
ュータ応用装置。 - 【請求項３】 前記の第２の時間間隔のパルス出力を、
前記ＣＰＵ以外のパルス出力手段によって成すことを特
徴とする請求項２記載のマイクロコンピュータ応用装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8231598A JPH1078895A (ja) | 1996-09-02 | 1996-09-02 | マイクロコンピュータ応用装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8231598A JPH1078895A (ja) | 1996-09-02 | 1996-09-02 | マイクロコンピュータ応用装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1078895A true JPH1078895A (ja) | 1998-03-24 |
Family
ID=16926029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8231598A Pending JPH1078895A (ja) | 1996-09-02 | 1996-09-02 | マイクロコンピュータ応用装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1078895A (ja) |
-
1996
- 1996-09-02 JP JP8231598A patent/JPH1078895A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3348479B2 (ja) | 異常処理装置及び異常処理方法 | |
| JPH1078895A (ja) | マイクロコンピュータ応用装置 | |
| JP2554282B2 (ja) | シーケンスコントローラの故障診断装置 | |
| JPS6232510A (ja) | シ−ケンサの異常診断装置 | |
| KR0125945B1 (ko) | 중앙처리장치의 동작 상태 감시장치 및 그 방법 | |
| JP2508305B2 (ja) | 初期値決定装置 | |
| JPH0854922A (ja) | プロセス制御装置 | |
| JPS61813A (ja) | シ−ケンス制御装置の故障個所判定方式 | |
| JPH04283840A (ja) | 情報処理装置の診断方法 | |
| JPH1027290A (ja) | アラーム管理装置 | |
| JP2007047270A (ja) | 異常状態判断方法および装置 | |
| JP2003066124A (ja) | 半導体集積回路試験装置 | |
| JPS63163290A (ja) | Ｉｃ検査装置 | |
| JPH0916434A (ja) | Ｃｐｕ暴走時の障害情報検出方法 | |
| JP2000235413A (ja) | 制御装置および点検装置 | |
| JPH04127206A (ja) | 制御装置の異常監視装置 | |
| JP2017224081A (ja) | 作動状態記録システム及び作動状態記録方法 | |
| JPS63146135A (ja) | 回路自己診断方式 | |
| JPH05231977A (ja) | 圧力検出器故障診断方式 | |
| JP2001201527A (ja) | 試験装置 | |
| JPH01169642A (ja) | 暴走検出回路 | |
| JPH0765262A (ja) | 火災検知システム及び火災感知器 | |
| JPH08255092A (ja) | 二重化システム | |
| JP2003256037A (ja) | プラント制御装置 | |
| JPS6162945A (ja) | 情報処理装置の検査方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031215 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20031224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040308 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20080326 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090326 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100326 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110326 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20120326 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20120326 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 10 |