JPH1073437A

JPH1073437A - 振動ジャイロの検出回路及びこれを用いた振動ジャイロ装置

Info

Publication number: JPH1073437A
Application number: JP8230953A
Authority: JP
Inventors: Hiroshi Ishikawa; 寛石川; Masaki Yanai; 雅紀谷内; Sumio Yamada; 澄夫山田; Yoshitaka Takahashi; 芳孝高橋; Yoshio Sato; 良夫佐藤
Original assignee: Fujitsu Ltd; Fujitsu Towa Electron Ltd
Current assignee: Fujitsu Ltd; Fujitsu Towa Electron Ltd
Priority date: 1996-08-30
Filing date: 1996-08-30
Publication date: 1998-03-17
Also published as: DE19712021A1; DE19712021C2; US6230562B1; KR19980018049A; KR100263246B1

Abstract

(57)【要約】【課題】電極の位置精度良い形成や、電極の削除等の
面倒な工程を行わずに、検出回路を工夫することで、電
気機械漏れ及び静電漏れの低減を可能とすることで、煩
雑な製造工程を必要とせずに漏れの低減を行い、振動ジ
ャイロの分解能の向上を図ることを課題とする。【解決手段】振動ジャイロから出力される検出信号を
処理して角速度に応じた出力信号を出力する検出回路に
おいて、前記検出信号に含まれる漏れ電圧を低減する回
路を設けた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は回転角速度を検出す
るジャイロに関し、より詳細には圧電体を用いた音叉型
の音叉型圧電振動ジャイロとその出力信号を処理する検
出回路（センサ回路）を有する振動ジャイロ装置に関す
る。

【０００２】近年の車載ナビゲーションやカメラの手振
れ防止等に使用されるジャイロにおいて、高精度化や高
感度化が求められている。このため、圧電振動ジャイロ
に関する技術開発が活発化している。

【０００３】

【従来の技術】圧電振動ジャイロは、所定振動している
際に回転角速度が加わると、その振動と直角の方向にコ
リオリ力が生じることを利用している。このような圧電
振動ジャイロとして種々のタイプが提案されている。こ
のうち、音叉型圧電振動はコストパフォーマンスが比較
的高いので、注目されている。特に最近では、圧電単結
晶を利用した音叉型圧電振動ジャイロの研究開発が活発
である。

【０００４】このような圧電単結晶を利用した音叉型圧
電振動ジャイロは、例えば米国特許第５、３２９、８１
６号や米国特許５、２５１、４８３に開示されている。
米国特許第５、３２９、８１６号に開示の音叉型圧電振
動ジャイロ（又はジャイロ素子とも言う）は２つのアー
ムとこれらを支持するベースとを有し、これらは圧電単
結晶で一体的に形成されている。また、一方のアームに
音叉振動を駆動する駆動電極を設け、他方のアームに回
転角速度を検出する検出電極を設けている。

【０００５】このような電極構成を有する振動ジャイロ
を図２３に示す。図２３（Ａ）に示すように、振動ジャ
イロ１０は、ＬｉＴａＯ₃やＬｉＮｂＯ₃などの圧電単
結晶からなる音叉を有し、２つのアーム１１、１２とこ
れらを接続するベース１３とを有する。図２３（Ｂ）に
示すように、アーム１１に駆動電極１４〜１７を取付
け、アーム１２に駆動電極１８、１９を取付ける。電極
１４〜１７には、矩形波を出力する駆動源２０が図示す
るように接続されている。角速度に応じた検出信号（電
圧）は、検出電極１８と１９の間から出力される。

【０００６】米国特許５、２５１、４８３には、上記電
極構成とは異なる電極構成の音叉型圧電振動ジャイロが
示されている。具体的には、２つのアームの各々に検出
電極を設けたものである。一般にこのような電極構成を
差動形構造と呼ばれる。上記米国特許５、２５１、４８
３で示されている検出電極は、各アームの４面又は３面
に設ける構成である。

【０００７】このような電極構成を有する振動ジャイロ
を図２４に示す。アーム１１には電極１４〜１７及び２
５が設けられ、アーム１２には電極２１〜２４及び２６
が設けられている。電極１５、１７、２１、２３は駆動
電極として作用し、電極１４、１６、２２、２４、２
５、２６は検出電極として作用する。図示するように、
２つの検出信号１と２が得られ、この差分が角速度に対
応する。

【０００８】図２５に、上記図２３及び図２４に示す振
動ジャイロの動作を示す。駆動電極に駆動源からの駆動
信号（電圧）を印加することで、２つのアーム１１、１
２はＸ方向に振動を始める。そこで、Ｚ軸を中心として
振動ジャイロを回転すると、Ｘ方向と直交するＹ方向に
コリオリ力に比例した大きさの振動を始める。コリオリ
力は角速度に比例しているので、Ｙ方向の振動の大きさ
に比例した信号（検出信号）を検出することで、角速度
を検出することができる。

【０００９】一般に、図２３に示すように、音叉の一方
のアーム１１で駆動し、他方のアーム１２で検出信号を
得るタイプでは、図２６に示す検出回路２７が用いられ
る。振動ジャイロからの検出信号を位相調整回路（図示
を省略）を通して同期検波回路３１に与える。同期検波
回路３１は、駆動源を含む駆動回路３０が出力する駆動
信号を基準信号として同期検波を行い、平滑化回路（図
示を省略）を通して差動増幅回路３２に与える。差動増
幅回路３２は、電源電圧２８を受けるオフセット調整回
路２９が出力するオフセット電圧と検波出力とを差動増
幅し、出力１と２を出力する。出力１と２の電位差の値
で角速度を、出力１と２の正負で回転方向がわかる。

【００１０】図２７は、図２４に示す構成の振動ジャイ
ロの検出回路を示す図である。２つの検出信号１と２
は、検出回路３３の差動増幅回路３４に与えられ、差動
増幅される。差動増幅回路３４の出力信号は、図２６に
示す差動増幅回路３２でオフセット電圧と比較され、出
力１と２が得られる。

【００１１】図２７に示す構成では、検出信号１と２を
差動増幅しているので、検出信号１と２に含まれる漏れ
電圧という余分な信号をキャンセルすることができる。
なお、振動ジャイロは、回転せず静止していれば出力は
得られないはずであるが、実際には静止していても僅か
な検出出力が発生してしまう。この検出出力を漏れ電圧
という。

【００１２】図２８に、漏れ電圧が生じる原因を示す。
漏れ電圧が生じる原因は大きく３つに大別できる。第１
は電気機械結合漏れと呼ばれ、電極アンバランス（電極
の大きさや位置の誤差）により生じる力係数の余剰成分
による。電気機械結合漏れには、駆動側の電気機械漏れ
と検出側の電気機械漏れとがある。第２は静電漏れと呼
ばれ、入出力間（駆動側電極と検出側電極との間）の静
電結合容量による。第３は機械漏れと呼ばれ、駆動側振
動と検出側振動との機械的な結合による。

【００１３】一般に、これらの漏れを低減するために、
以下に示すような面倒な工程が必要となる。例えば、電
極位置を精度良く形成したり、位置ずれが起きてしまっ
た場合は電極を削ったりするなどの調整を行う。また、
図２９（Ａ）に示すように、アームのコーナー部分３５
を削り、モーメントを変化させることで不要な方向の振
動を抑制するような調整を行う。

【００１４】

【発明が解決しようとする課題】しかしながら、現実に
は漏れを限りなく零に近づけることは、非常に面倒で難
しい。図２３に示すタイプの場合、図３０に示すよう
に、例えば駆動波形が方形波の連続の場合、検出電極で
得る漏れ電圧は位相が駆動波形と９０°ずれたｓｉｎ波
に段差が生じる波形になる。波形の段差部分は静電漏れ
に相当し、ｓｉｎ波部分は電気機械漏れに相当する。

【００１５】また、図２４に示すタイプの場合、図３１
に示すように、検出出力１と検出出力２とはそれぞれ異
なる大きさの静電漏れ及びｓｉｎ漏れを含む。従って、
検出信号１と２の差動増幅では、例えば静電漏れ部分を
打ち消そうとすれば、図３１に示すようにｓｉｎ成分が
残ってしまう。また、ｓｉｎ成分を打ち消そうとしても
静電漏れ成分が残ってしまう。このように、単純な差動
増幅では漏れ成分を除去しきれないという問題点があ
る。

【００１６】以上説明した漏れ電極により、回転してい
なくても出力があるため、分解能が劣化する、言い換え
れば回転していない場合の検出信号が得られないという
問題点がある。従って、本発明は上記従来術の問題点を
解決し、電極の位置精度良い形成や、電極の削除等の面
倒な工程を行わずに、検出回路を工夫することで、電気
機械漏れ及び静電漏れの低減を可能とすることで、煩雑
な製造工程を必要とせずに漏れの低減を行い、振動ジャ
イロの分解能の向上を図ることを課題とする。

【００１７】

【課題を解決するための手段】請求項１に記載の発明
は、振動ジャイロから出力される検出信号を処理して角
速度に応じた出力信号を出力する検出回路において、前
記検出信号に含まれる漏れ電圧を低減する回路を設けた
ことを特徴とする振動ジャイロの検出回路である。漏れ
電圧を低減できるので、振動ジャイロが角速度を検知し
ていない状態で検出出力が発生していまうことを回避す
ることができる。従来、このような漏れを低減させるた
めに、振動ジャイロを極めて精度良く製造する必要があ
ったが、本発明では検出信号の信号処理で低減すること
ができるので、煩雑な製造工程を必要とせずに漏れの低
減を行い、振動ジャイロの分解能の向上を図ることがで
きる。

【００１８】請求項２に記載の発明は、請求項１におい
て、前記検出信号に含まれる漏れ電圧を低減する回路
は、振動ジャイロの駆動側の力係数の余剰成分による電
気機械漏れ及び静電漏れの少なくともいずれか一方を低
減する回路を含むことを特徴とする。従来、この種の漏
れを低減するには、振動ジャイロを極めて精度良く製造
する必要があったが、本発明では検出信号の信号処理で
この種の漏れを低減できる。

【００１９】請求項３に記載の発明は、請求項１におい
て、前記検出信号に含まれる漏れ電圧を低減する回路
は、駆動信号が印加される一の駆動電極と対を成す他方
の駆動電極の信号と前記検出信号を差動増幅する差動増
幅回路を含み、前記検出信号に含まれる電気機械漏れを
低減することを特徴とする。駆動信号が連続方形波の場
合、前記他方の駆動電極の信号はｓｉｎ波である。一
方、検出信号はｓｉｎ波である。よって、これらのｓｉ
ｎ波を差動増幅することで、ｓｉｎ波成分を打ち消すこ
とができ、上記電気機械漏れを低減することができる。

【００２０】請求項４に記載の発明は、請求項１におい
て、前記検出信号に含まれる漏れ電圧を低減する回路
は、前記振動ジャイロに印加される駆動信号と前記検出
信号とを加算する加算回路を含み、前記検出信号に含ま
れる静電漏れを低減することを特徴とする。駆動信号が
連続方形波の場合、検出信号はｓｉｎ波である。このｓ
ｉｎ波には静電漏れによる段差部分を含むが、上記駆動
信号と加算することでこの段差部分を除去することがで
き、加算結果は略ｓｉｎ波成分となる。

【００２１】請求項５に記載の発明は、請求項１におい
て、前記検出信号は第１及び第２の検出信号からなり、
前記検出信号に含まれる漏れ電圧を低減する回路は、前
記第１及び第２の検出信号を差動増幅する差動増幅回路
を含み、前記第１及び第２の検出信号に含まれる電気機
械漏れを低減することを特徴とする。２つの検出信号が
出力されるタイプの振動ジャイロに関するもので、差動
増幅回路は上記請求項３に記載の様に作用する。

【００２２】請求項６に記載の発明は、請求項１におい
て、前記検出信号は第１及び第２の検出信号からなり、
前記検出信号に含まれる漏れ電圧を低減する回路は、前
記振動ジャイロに印加される駆動信号と前記第１及び第
２の検出信号とを加算する加算回路を含み、前記第１及
び第２の検出信号に含まれる静電漏れを低減することを
特徴とする。２つの検出信号が出力されるタイプの振動
ジャイロに関するもので、加算回路は上記請求項４に記
載の様に作用する。

【００２３】請求項７に記載の発明は、請求項１におい
て、前記検出信号に含まれる漏れ電圧を低減する回路
は、前記振動ジャイロに印加される駆動信号と前記検出
信号とを加算する加算回路と、該加算回路の出力信号と
駆動信号が印加される一の駆動電極と対を成す他方の駆
動電極の信号とを差動増幅する差動増幅回路とを有する
ことを特徴とする。加算回路で静電漏れが低減でき、差
動増幅回路で電気機械漏れが低減できる。

【００２４】請求項８に記載の発明は、請求項１におい
て、前記検出信号に含まれる漏れ電圧を低減する回路
は、駆動信号が印加される一の駆動電極と対を成す他方
の駆動電極の信号と前記検出信号を差動増幅する差動増
幅回路と、該差動増幅回路の出力信号と前記振動ジャイ
ロに印加される駆動信号とを加算する加算回路とを有す
ることを特徴とする。差動増幅回路で電気機械漏れを低
減でき、加算回路で静電漏れが低減できる。

【００２５】請求項９に記載の発明は、請求項１におい
て、前記検出信号は第１及び第２の検出信号からなり、
前記検出信号に含まれる漏れ電圧を低減する回路は、前
記振動ジャイロに印加される駆動信号と前記第１及び第
２の検出信号とをそれぞれ加算する加算回路と、該加算
回路から出力される２つの信号を差動増幅する差動増幅
回路とを有することを特徴とする。加算回路で静電漏れ
が低減でき、差動増幅回路で電気機械漏れが低減でき
る。

【００２６】請求項１０に記載の発明は、請求項１にお
いて、前記検出信号は第１及び第２の検出信号からな
り、前記検出信号に含まれる漏れ電圧を低減する回路
は、前記第１及び第２の検出信号を差動増幅する差動増
幅回路と、該差動増幅回路の出力信号と前記振動ジャイ
ロに印加される駆動信号とを加算する加算回路とを有す
ることを特徴とする。差動増幅回路で電気機械漏れを低
減でき、加算回路で静電漏れが低減できる。

【００２７】請求項１１に記載の発明は、振動ジャイロ
及び該振動ジャイロから出力される検出信号を処理して
角速度に応じた出力信号を出力する検出回路とを有する
振動ジャイロ装置において、前記検出回路は請求項１な
いし１０のいずれか一項記載の検出回路であることを特
徴とする振動ジャイロ装置である。煩雑な製造工程を必
要とせずに漏れの低減を行い、高い分解能の振動ジャイ
ロ装置を提供できる。

【００２８】

【発明の実施の形態】本発明の主たる特徴は、図２３又
は図２４の構成において、駆動側の力係数の余剰成分に
よる電気機械漏れを低減するための差動増幅回路を設け
たこと、及び図２３又は図２４の構成において、静電漏
れを低減するための加算回路を設けたことにある。本発
明によれば、上記差動増幅回路又は上記加算回路のいず
れか一方のみを設けてもよく、又は両方設けてもよい。

【００２９】図１〜図４はそれぞれ、図２３に示す振動
ジャイロを用いた振動ジャイロ装置の構成を示す図であ
る。以下、順番に説明する。図１は、本発明の第１の実
施の形態による振動ジャイロ装置の要部の構成を示すブ
ロック図である。図１に示す構成は、駆動側の力係数の
余剰成分による電気機械漏れを低減するための差動増幅
回路を設けたことを特徴とする。図１において、電極３
６は図２３に示す電極１４と１７に相当し、電極３７は
図１に示す電極１５と１６に相当する。駆動回路３８
は、図２３に示す駆動源２０を含む。電極３７は増幅回
路３９を介して差動増幅回路４０の一方の入力に接続さ
れている。電極３７で得られる信号は、増幅回路３９で
増幅されて差動増幅回路４０に与えられる。電極３７で
得られる信号は、駆動波形（連続方形波とする）と同位
相のｓｉｎ波である。このｓｉｎ波信号は、適当な倍率
（後述する）を持った増幅回路３９で増幅される。この
検出信号は、差動増幅回路４０の他方の入力に与えられ
る。この検出信号はｓｉｎ波信号である。検出信号と、
電極３７で得られる信号とは位相が９０°異なっている
ため、少なくとも一方の信号を位相調整回路で位相が一
致するように調整する。なお、この位相調整回路は、図
１では図示していないが、後述する図において詳述す
る。差動増幅回路４０は検出信号と増幅回路４０の出力
信号を差動増幅し、その出力信号を後段回路４１に出力
する。後述するように、後段回路４１は図２６に示すオ
フセット調整回路２９、同期検波回路３１及び差動増幅
回路３２を含むものであり、２つの出力１、２を出力す
る。

【００３０】図５は、図１に示す振動ジャイロ装置の動
作を示す波形図である。なお、上記位相調整は既に行わ
れている状態の波形である。図１に示す駆動回路３８は
連続方形波の駆動信号を電極３６に与える。これにより
電極３７で得られるｓｉｎ波を増幅回路３９で増幅す
る。この時の増幅回路３９の増幅率は、図５に示す検出
信号のｓｉｎ成分を打ち消すことができるようにする。
このように増幅率を設定することで、図５に示すよう
に、差動増幅回路４０の出力信号はｓｉｎ波成分を含ま
ず、静電漏れのみが残った方形波、つまり駆動側の電気
機械漏れを低減した出力を得ることができる。なお、差
動増幅回路４０の出力に僅かに残っているｓｉｎ波成分
は大部分が機械漏れ成分であり、図２９に示すような方
法で低減することができる。

【００３１】図２は、本発明の第２の実施の形態による
振動ジャイロ装置の要部の構成を示すブロック図であ
る。図２に示す構成は、静電漏れを低減するための加算
回路を設けたことを特徴とする。駆動回路３８が出力す
る駆動信号（連続方形波）は、適当な増幅率を有する増
幅回路４２で増幅されて、加算回路４３に出力される。
加算回路４３は図２３に示す振動ジャイロから検出信号
を受け、増幅回路４３の出力と加算する。加算処理に際
しては、静電漏れ成分を打ち消すために、増幅回路４２
の出力信号又は検出信号のいずれかを反転させる必要が
ある。そして、増幅回路４２の増幅率を適当に設定する
ことで、図６に示すように、検出信号に含まれる静電漏
れに相当する段差部を打ち消し、ｓｉｎ成分のみの波形
を得ることができる。加算回路の出力は、後段回路４１
で処理される。なお、加算回路４３の出力に含まれる機
械漏れ成分は、図２９に示すような方法で低減すること
ができる。

【００３２】図３は、本発明の第３の実施の形態による
振動ジャイロ装置の要部の構成を示すブロック図であ
る。また、図７は図３に示す振動ジャイロ装置の動作を
示す波形図である。図３に示す構成は、図１と図２にそ
れぞれ示す構成を組み合わせたものである。加算回路４
３の出力を差動増幅回路４０に与える。前述したよう
に、加算回路４３の出力信号はｓｉｎ波である。また、
前述したように、増幅回路３９の出力信号はｓｉｎ波で
ある。これらのｓｉｎ波の少なくともいずれか一方の位
相を調整した後に、差動増幅回路４０で差動増幅する。
これにより、差動増幅回路４０の出力における静電漏れ
と駆動側の電気機械漏れ成分の低減が可能となる。な
お、差動増幅回路４０の出力に僅かに残っているｓｉｎ
波成分はその大部分が機械漏れ成分であり、図２９に示
すような方法で低減することができる。

【００３３】図４は、本発明の第４の実施の形態による
振動ジャイロ装置の要部の構成を示すブロック図であ
る。また、図８は図４に示す振動ジャイロ装置の動作を
示す波形図である。図４に示す構成は、図３に示す構成
とは異なる方法で、図１と図２にそれぞれ示す構成を組
み合わせたものである。加算回路４３は、差動増幅回路
４０の出力と増幅回路４２の出力とを加算する。前述し
たように、差動増幅回路４０の出力信号はｓｉｎ波であ
る。また、前述したように、増幅回路４２の出力信号は
ｓｉｎ波である。これらのｓｉｎ波の少なくともいずれ
か一方の位相を調整した後に、加算回路４３で加算す
る。これにより、加算回路４３の出力における静電漏れ
と駆動側の電気機械漏れ成分の低減が可能となる。な
お、加算回路４３の出力に僅かに残っているｓｉｎ波成
分はその大部分が機械漏れ成分であり、図２９に示すよ
うな方法で低減することができる。

【００３４】図１〜図４の変形例は種々容易に考えられ
る。例えば、図１〜図４で検出信号を増幅する増幅回路
を設けてもよい。次に、図９〜図１２を参照して、本発
明の第５ないし第８の実施の形態を説明する。図９〜図
１２はそれぞれ、図２４に示す振動ジャイロを用いた振
動ジャイロ装置の構成を示す図である。以下、順番に説
明する。

【００３５】図９は、本発明の第５の実施の形態による
振動ジャイロ装置の要部の構成を示すブロック図であ
る。図５に示す構成は、駆動側の力係数の余剰成分によ
る電気機械漏れを低減するための差動増幅回路を設けた
ことを特徴とする。また、図１３は図９に示す振動ジャ
イロ装置の動作を示す波形図である。前述したように、
図２４に示す振動ジャイロは２つの検出信号１と２を出
力する。図９に示すように、一方の検出信号１を適当な
増幅率の増幅回路４５を通して差動増幅回路４６に与
え、他方の検出信号２を差動増幅回路４６に与える。増
幅回路４５の増幅率を、検出信号１と２にそれぞれ含ま
れるｓｉｎ波成分を打ち消すように設定することで、駆
動側の電気機械漏れを低減することができる。この結
果、差動増幅回路４６の出力信号に残っているｓｉｎ波
成分は大部分が機械漏れ成分であり、図２９に示すよう
な方法で低減できる。差動増幅回路４６の出力信号は、
後段回路４７で同期検波、増幅等の処理を受ける。

【００３６】図１０は、本発明の第６の実施の形態によ
る振動ジャイロ装置の要部の構成を示すブロック図であ
る。また、図１４は、図１０に示す振動ジャイロ装置の
動作を示す波形図である。図６に示す構成は、静電漏れ
を低減するための加算回路を設けたことを特徴とする。
増幅回路４９及び５０はそれぞれ適当な増幅率で駆動信
号（例えば、連続方形波）を増幅し、加算回路５１及び
５２に増幅した駆動信号を印加する。この場合、検出信
号１と２との位相が合うように位相調整を行って、加算
回路５１及び５２に増幅した駆動信号を印加する。加算
回路５１及び５２はそれぞれ、検出信号１と２を増幅回
路４９及び５０の出力信号に加算する。この加算処理に
より、図１４に示すように、検出信号１と２に含まれる
矩形波成分を低減、すなわち静電漏れ成分を低減するこ
とができる。この結果、加算回路５１及び５２が出力す
る信号は。ほぼｓｉｎ波成分、つまり電気機械漏れ成分
となる。後段回路５５は、加算回路５１と５２の出力信
号を差動増幅、同期検波、増幅等する。

【００３７】図１１は、本発明の第７の実施の形態によ
る振動ジャイロ装置の要部の構成を示すブロック図であ
る。また、図１２は図１１に示す振動ジャイロ装置の動
作を示す波形図である。図１１に示す構成は、図９と図
１０にそれぞれ示す構成を組み合わせたものである。図
１０を参照して説明したように、加算回路５１と５２の
出力はそれぞれｓｉｎ波成分であり、静電漏れ成分は低
減されている。加算回路５３の出力信号を適当な増幅率
を有する増幅回路４５で増幅し、その出力と差動増幅回
路４６で加算回路５２の出力とが差動増幅される。これ
により、駆動側の電気機械漏れを低減することができ
る。なお、差動増幅回路４６の出力信号に僅かに残って
いるｓｉｎ波成分は大部分が機械漏れ成分であり、図２
９に示すような方法で低減できる。

【００３８】図１２は、本発明の第８の実施の形態によ
る振動ジャイロ装置の要部の構成を示すブロック図であ
る。また、図１６は図１２に示す振動ジャイロ装置の動
作を示す波形図である。図１２に示す構成は、図１１に
示す構成とは異なる方法で、図９と図１０にそれぞれ示
す構成を組み合わせたものである。図９及び図１３を参
照して説明したように、差動増幅回路４６の出力波形は
方形波である。また、駆動回路３８が出力する駆動信号
の波形も方形波である。よって、２つの方形波の位相を
調整して適当な増幅率を設定して加算回路５１で加算す
れば、図１６に示すように、加算回路５１の出力に含ま
れる静電漏れと駆動側の電気機械漏れ成分を低減するこ
とができる。なお、加算回路５１の出力信号に僅かに残
っているｓｉｎ波成分は大部分が機械漏れ成分であり、
図２９に示すような方法で低減できる。

【００３９】図９〜図１２の変形例は種々容易に考えら
れる。例えば、図９、図１１及び図１２で検出信号２を
増幅する増幅回路を設けてもよい。図１７は、上記実施
の形態中で説明した位相調整回路の一例を示す図であ
る。駆動側アーム１１のグランド側電極とグランドとの
間に設けられた可変キャパシタＣ１が位相調整回路であ
る。可変キャパシタＣ１の容量を可変することで、電極
３７で得られる信号と検出信号との間の位相を調整する
ことができる。

【００４０】図１８は、上記実施の形態における後段回
路４１、４７、５５の一構成例を示すブロック図であ
る。後段回路４１、４７、５５は、移相器５７、ＡＣア
ンプ５８、同期検波回路５９、ローパスフィルタ（ＬＰ
Ｆ）６０及びＤＣアンプ６１を有する。移相器５７は、
前段回路からの出力信号（例えば、図１に示す差動増幅
回路４０の出力信号）の位相を変化させる。ＡＣアンプ
５８は、位相調整回路５７から出力される信号をＡＣ増
幅する。同期検波回路５９は、ＡＣアンプ５８の出力信
号を駆動回路３８からの駆動信号で同期検波するもの
で、公知の同期検波ＩＣで構成される。同期検波出力に
含まれるオーバシュート等の不要な高周波成分はＬＰＦ
６０で除去され、ＤＣアンプ６１に与えられる。ＤＣア
ンプ６１は図２６に示すオフセット調整回路２９及び差
動増幅回路３２に相当するもので、ＬＰＦ６０からの信
号のレベルに応じた出力１、２を生成する。前述したよ
うに、出力１と２の電位差の値で角速度を、出力１と２
の正負で回転方向がわかる。図１０及び図１１に示す構
成の後段回路５５では、その前段からの２つの出力信号
の内の一方の信号が移相器５７に与えられる。

【００４１】図１９は、前述した図４に示す構成に相当
する回路図である。駆動回路３８は可変抵抗Ｒ１を含む
抵抗、可変キャパシタＣ１を含むキャパシタ、トライス
テートバッファ、ツェナーダイオード等を有し、駆動側
アーム１１を含んで発振回路を構成する。発振周波数や
位相は可変抵抗Ｒ１や可変キャパシタＣ１を調整するこ
とで調整できる。なお、図１７では位相調整回路として
可変キャパシタＣ１を駆動回路３８とは別構成で図示し
たが、図１９では可変キャパシタＣ１を駆動回路３８の
一構成部品としている。

【００４２】可変キャパシタＣ１に接続される増幅回路
３９はトランジスタＱ２を有するエミッタフォロワー回
路である。図４では用いられていないが、検出信号を増
幅する増幅回路３９Ａが図１９に示す構成において用い
られている。増幅回路３９ＡはトランジスタＱ１を有す
るエミッタフォロワー回路である。

【００４３】増幅回路３９及び３９Ａの出力信号は差動
増幅回路４０に与えられる。また、駆動回路３８の駆動
信号は加算回路４３に与えられる。図４に示す増幅回路
４２は、図１９の回路構成では用いられていない。差動
増幅回路４０はトランジスタＱ３、Ｑ４及びＱ５を有す
る。増幅回路３９Ａの出力信号は結合キャパシタを介し
てトランジスタＱ３のベースに与えられ、増幅回路３９
の出力信号は結合キャパシタを介してトランジスタＱ４
のベースに与えられる。トランジスタＱ５は定電流源と
して機能し、その電流量は加算回路４３の出力信号で制
御される。加算回路４３は可変抵抗Ｒ２と固定抵抗Ｒ３
とを有し、駆動電圧を分圧した電圧でトランジスタＱ５
のベース電圧を供給する。このベース電圧により、差動
増幅回路４０の増幅率を変化させることができる。な
お、図４では、差動増幅回路４０の出力信号と駆動信号
とを加算回路４３で加算する構成になっているが、図１
９に示す構成では差動増幅回路４０の増幅率を駆動電圧
に応じて変化させることで、実質的に図４に示す動作を
実現している。

【００４４】差動増幅回路４０の一方の出力信号（トラ
ンジスタＱ３のコレクタ電圧）のみを取り出し、後段回
路４１の移相器５７に与える。移相器５７はトランジス
タＱ５、抵抗及びキャパシタを有し、トランジスタＱ５
のベースに与えられた信号の位相を決める。ＡＣアンプ
５８はトランジスタＱ６、Ｑ７、抵抗及びキャパシタ等
を有し、移相器５７の出力信号をＡＣ増幅する。ＡＣア
ンプ５８の出力信号は同期検波回路５９に与えられ、駆
動回路３８からの駆動信号で同期検波される。

【００４５】検波された信号は、抵抗とキャパシタを有
するＬＰＦ６０を通り、ＤＣアンプ６１に与えられる。
ＤＣアンプ６１はトランジスタＱ８、Ｑ９、可変抵抗Ｒ
４を含む抵抗、キャパシタ等を有する。ＬＰＦ６０から
の信号はトランジスタＱ９のベースに与えられ、抵抗Ｒ
４で設定された基準電圧は抵抗を介してトランジスタＱ
８のベースに与えられる。この基準電圧は、トランジス
タＱ８とＱ９からなる差動増幅のオフセット電圧調整電
圧として作用する。トランジスタＱ８とＱ９のコレクタ
から出力２と１がそれぞれ得られる。

【００４６】なお、図１９に示す回路は電源電圧Ｖｃｃ
で動作する。図４に対応する図１９の回路図があれば、
図１〜図３の回路図は自明なので、その回路図及び説明
は省略する。図２０は、図４に示す構成を演算増幅器
（オペアンプ）を用いて実現する場合の回路図である。
駆動側アーム１１のグランド側電極３７に接続される増
幅回路３９は、オペアンプＯＰ１、抵抗及びキャパシタ
からなる。オペアンプＯＰ１の入出力間のキャパシタ
は、オーバシュート等の不要な高周波成分を平滑化する
機能を有する。駆動回路３８に接続される増幅回路４２
は、オペアンプＯＰ３、可変抵抗Ｒ２を含む抵抗及びキ
ャパシタを有する。電極３７で得られる信号は、ここで
反転されて後述する加算回路４３に与えられる。可変抵
抗Ｒ２を可変することで、増幅回路４２の増幅率を調整
することができる。オペアンプＯＰ３の入出力間のキャ
パシタは、オーバシュート等の不要な高周波成分を平滑
化する機能を有する。

【００４７】検出信号は増幅回路６５（図４では用いら
れていない）を介して、差動増幅回路４０に与えられ
る。差動増幅回路６５はオペアンプＯＰ２、抵抗及びキ
ャパシタからなる。オペアンプＯＰ２の入出力間のキャ
パシタは、オーバシュート等の不要な高周波成分を平滑
化する機能を有する。

【００４８】差動増幅回路３９は、オペアンプＯＰ４、
可変抵抗Ｒ３を含む抵抗からなる。抵抗Ｒ３は、差動増
幅回路３９の増幅率を調整する機能を有する。増幅回路
６５の出力信号は抵抗を介してオペアンプＯＰ４の反転
入力端子に与えられ、増幅回路３９の出力信号は抵抗を
介して非反転入力端子に与えられる。

【００４９】加算回路４３は、オペアンプＯＰ５、及び
抵抗からなり、差動増幅回路４０及び増幅回路４２の夫
々の出力を抵抗を介して加算し、オペアンプＯＰ５の反
転入力端子に与える。オペアンプＯＰ５の出力は、後段
回路４１（図４）へ出力される。

【００５０】このように、オペアンプを用いても良い。
なお、図１〜図３の構成をオペアンプを用いて実現する
ことは図２０の構成から自明であるので、その図示及び
説明は省略する。図２１は、図１２に示す構成に相当す
る回路図である。なお、図２１において、図１９に示す
構成要素と同一のものには同一の参照番号を付けてあ
る。検出信号１を増幅する増幅回路５１は、図１９に示
す増幅回路３９Ａと同様の構成である。また、検出信号
２を増幅する増幅回路５１Ａは、図１９に示す増幅回路
３９と同様の構成である。差動増幅回路４６は図１９に
示す差動増幅回路４０と同様の構成であり、加算回路５
１は図１９に示す加算回路４３と同様の構成である。

【００５１】図２２は、図１２に示す構成をオペアンプ
を用いて実現した構成の回路図である。なお、図２２に
おいて、図２０に示す構成要素と同一のものには同一の
参照番号を付けてある。検出信号１を増幅する増幅回路
５１は、図２０に示す増幅回路６５と同様の構成であ
る。また、検出信号２を増幅する増幅回路５１は、図２
０に示す増幅回路３９と同様の構成である。差動増幅回
路４６は、図２０に示す差動増幅回路４０と同様の構成
である。増幅回路４９は、図２０に示す増幅回路４２と
同様の構成である。加算回路５１は、図２０に示す加算
回路４３と同様の構成である。

【００５２】以上、本発明の実施の態様を説明した。本
発明は上記実施の態様に限定されず、任意に組み合わせ
て更に別の実施の態様を構成でき、これらは本発明の範
囲内である。

【００５３】

【発明の効果】以上説明したように、本発明によれば以
下の効果が得られる。請求項１、２に記載の発明によれ
ば、振動ジャイロから出力される検出信号に含まれる漏
れ電圧を低減する回路を設けたので、振動ジャイロが角
速度を検知していない状態で検出出力が発生していまう
ことを回避することができる。従来、このような漏れを
低減させるために、振動ジャイロを極めて精度良く製造
する必要があったが、本発明では検出信号の信号処理で
低減することができるので、煩雑な製造工程を必要とせ
ずに漏れの低減を行い、振動ジャイロの分解能の向上を
図ることができる。

【００５４】請求項３に記載の発明によれば、電気機械
漏れを低減することができる。請求項４に記載の発明に
よれば、静電漏れを低減することができる。請求項５に
記載の発明によれば、電気機械漏れを低減することがで
きる。請求項６に記載の発明によれば、静電漏れを低減
することができる。

【００５５】請求項７〜１０に記載の発明によれば、静
電漏れと電気機械漏れの両方を低減することができる。
請求項１１に記載の発明によれば、煩雑な製造工程を必
要とせずに漏れの低減を行い、高い分解能の振動ジャイ
ロ装置を提供できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の態様の構成を示すブロッ
ク図である。

【図２】本発明の第２の実施の態様の構成を示すブロッ
ク図である。

【図３】本発明の第３の実施の態様の構成を示すブロッ
ク図である。

【図４】本発明の第４の実施の態様の構成を示すブロッ
ク図である。

【図５】本発明の第１の実施の態様の動作を示す波形図
である。

【図６】本発明の第２の実施の態様の動作を示す波形図
である。

【図７】本発明の第３の実施の態様の動作を示す波形図
である。

【図８】本発明の第４の実施の態様の動作を示す波形図
である。

【図９】本発明の第５の実施の態様の構成を示すブロッ
ク図である。

【図１０】本発明の第６の実施の態様の構成を示すブロ
ック図である。

【図１１】本発明の第７の実施の態様の構成を示すブロ
ック図である。

【図１２】本発明の第８の実施の態様の構成を示すブロ
ック図である。

【図１３】本発明の第５の実施の態様の動作を示す波形
図である。

【図１４】本発明の第６の実施の態様の動作を示す波形
図である。

【図１５】本発明の第７の実施の態様の動作を示す波形
図である。

【図１６】本発明の第８の実施の態様の動作を示す波形
図である。

【図１７】実施の形態中で使用可能な位相調整回路の一
構成例を示す図である。

【図１８】図１〜図４及び図９〜図１２に示す実施の形
態中の後段回路の一構成例を示すブロック図である。

【図１９】図４に示す本発明の第４の実施の形態に相当
する構成の回路図である。

【図２０】図４に示す本発明の第４の実施の形態をオペ
アンプを利用して実現した構成の回路図である。

【図２１】図１２に示す本発明の第８の実施の形態に相
当する構成の回路図である。

【図２２】図１２に示す本発明の第８の実施の形態をオ
ペアンプを利用して実現した構成の回路図である。

【図２３】振動ジャイロの一構成例（単一の検出信号を
出力するタイプ）を示す図である。

【図２４】振動ジャイロの別の構成例（２つの検出信号
を出力するタイプ）を示す図である。

【図２５】振動ジャイロの動作を説明する図である。

【図２６】図２３に示す振動ジャイロの検出回路の従来
構成を示すブロック図である。

【図２７】図２４に示す振動ジャイロの検出回路の従来
構成を示すブロック図である。

【図２８】漏れ電圧が生じる原因を示す図である。

【図２９】漏れ電圧を低減させる従来の方法を示す図で
ある。

【図３０】漏れにより検出信号が受ける影響を示す波形
図である。

【図３１】図２７に示す検出回路の動作を示す波形図で
ある。

【符号の説明】

１１駆動側アーム３６、３７電極３８駆動回路３９増幅回路４０差動増幅回路４１後段回路４２増幅回路４３加算回路４５増幅回路４６差動増幅回路４７後段回路４９増幅回路５０増幅回路５１加算回路５２加算回路５５後段回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者谷内雅紀神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者山田澄夫神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者高橋芳孝神奈川県横浜市港北区新横浜３丁目18番３号富士通東和エレクトロン株式会社内 (72)発明者佐藤良夫神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】振動ジャイロから出力される検出信号を
処理して角速度に応じた出力信号を出力する検出回路に
おいて、前記検出信号に含まれる漏れ電圧を低減する回路を設け
たことを特徴とする振動ジャイロの検出回路。
【請求項２】前記検出信号に含まれる漏れ電圧を低減
する回路は、振動ジャイロの駆動側の力係数の余剰成分
による電気機械漏れ及び静電漏れの少なくともいずれか
一方を低減する回路を含むことを特徴とする請求項１記
載の検出回路。
【請求項３】前記検出信号に含まれる漏れ電圧を低減
する回路は、駆動信号が印加される一の駆動電極と対を
成す他方の駆動電極の信号と前記検出信号を差動増幅す
る差動増幅回路を含み、前記検出信号に含まれる電気機
械漏れを低減することを特徴とする請求項１記載の検出
回路。
【請求項４】前記検出信号に含まれる漏れ電圧を低減
する回路は、前記振動ジャイロに印加される駆動信号と
前記検出信号とを加算する加算回路を含み、前記検出信
号に含まれる静電漏れを低減することを特徴とする請求
項１記載の検出回路。
【請求項５】前記検出信号は第１及び第２の検出信号
からなり、前記検出信号に含まれる漏れ電圧を低減する
回路は、前記第１及び第２の検出信号を差動増幅する差
動増幅回路を含み、前記第１及び第２の検出信号に含ま
れる電気機械漏れを低減することを特徴とする請求項１
記載の検出回路。
【請求項６】前記検出信号は第１及び第２の検出信号
からなり、前記検出信号に含まれる漏れ電圧を低減する
回路は、前記振動ジャイロに印加される駆動信号と前記
第１及び第２の検出信号とを加算する加算回路を含み、
前記第１及び第２の検出信号に含まれる静電漏れを低減
することを特徴とする請求項１記載の検出回路。
【請求項７】前記検出信号に含まれる漏れ電圧を低減
する回路は、前記振動ジャイロに印加される駆動信号と
前記検出信号とを加算する加算回路と、該加算回路の出
力信号と駆動信号が印加される一の駆動電極と対を成す
他方の駆動電極の信号とを差動増幅する差動増幅回路と
を有することを特徴とする請求項１記載の検出回路。
【請求項８】前記検出信号に含まれる漏れ電圧を低減
する回路は、駆動信号が印加される一の駆動電極と対を
成す他方の駆動電極の信号と前記検出信号を差動増幅す
る差動増幅回路と、該差動増幅回路の出力信号と前記振
動ジャイロに印加される駆動信号とを加算する加算回路
とを有することを特徴とする請求項１記載の検出回路。
【請求項９】前記検出信号は第１及び第２の検出信号
からなり、前記検出信号に含まれる漏れ電圧を低減する
回路は、前記振動ジャイロに印加される駆動信号と前記
第１及び第２の検出信号とをそれぞれ加算する加算回路
と、該加算回路から出力される２つの信号を差動増幅す
る差動増幅回路とを有することを特徴とする請求項１記
載の検出回路。
【請求項１０】前記検出信号は第１及び第２の検出信
号からなり、前記検出信号に含まれる漏れ電圧を低減す
る回路は、前記第１及び第２の検出信号を差動増幅する
差動増幅回路と、該差動増幅回路の出力信号と前記振動
ジャイロに印加される駆動信号とを加算する加算回路と
を有することを特徴とする請求項１記載の検出回路。
【請求項１１】振動ジャイロ及び該振動ジャイロから
出力される検出信号を処理して角速度に応じた出力信号
を出力する検出回路とを有する振動ジャイロ装置におい
て、前記検出回路は請求項１ないし１０のいずれか一項記載
の検出回路であることを特徴とする振動ジャイロ装置。