JP2011085416A

JP2011085416A - 角速度センサ

Info

Publication number: JP2011085416A
Application number: JP2009236383A
Authority: JP
Inventors: Hideyuki Murakami; 英之村上; Takashi Kawai; 孝士川井; Masayuki Nabeya; 公志鍋谷; Sohiko Ogawa; 壮彦小川
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2009-10-13
Filing date: 2009-10-13
Publication date: 2011-04-28
Anticipated expiration: 2029-10-13
Also published as: JP5370064B2

Abstract

【課題】本発明は、角速度センサの小型化に伴い、振動子が小型になっても、不要信号を確実に除去することが可能な角速度センサを提供することを目的とするものである。
【解決手段】本発明の角速度センサは、振動子３０の駆動振動の際に、第１のセンス電極３４および第２のセンス電極３５から発生する不要信号と逆極性でかつ同一電荷量のキャンセル信号を、各々第１のセンス電極３４および第２のセンス電極３５と処理回路７３との間に注入するキャンセル信号出力回路７７を設ける構成としたものである。
【選択図】図１

Description

本発明は、特に、航空機、車両などの移動体の姿勢制御やナビゲーションシステム等に用いられる角速度センサに関するものである。

従来のこの種の角速度センサは、図８〜図１０に示すように構成されていた。

図８は従来の角速度センサの側面図、図９は同角速度センサの断面図、図１０は同角速度センサの回路ブロック図である。

図８〜図１０において、１は圧電単結晶からなる振動子で、この振動子１は第１の振動体２と、この第１の振動体２と並設された第２の振動体３と、前記第１の振動体２と第２の振動体３とを接続する接続部４とで構成されている。そして、第１の振動体２には、４つの駆動電極５を設けるとともに、第２の振動体３には２つの検出電極６を設けている。７は駆動検出回路で、この駆動検出回路７は、電源電圧８と、オフセット調整回路９と、駆動回路１０と、同期検波回路１１と、差動増幅回路１２とで構成されている。

以上のように構成された従来の角速度センサについて、次にその動作を説明する。

駆動回路１０から、第１の振動体２の駆動電極５に交流電圧を加えると振動子１が共振し、その振動が、接続部４を介して第２の振動体３に伝わる。そして、この状態において、振動子１に角速度が付加されると、第２の振動体３における検出電極６から角速度に応じた出力信号が出力される。この出力信号を位相調整回路（図示せず）を介して同期検波回路１１に与える。同期検波回路１１は、駆動回路１０が出力する駆動信号を基準信号として同期検波を行い、平滑化回路（図示せず）を介して、差動増幅回路１２に与える。そして、差動増幅回路１２は、電源電圧８を受けるオフセット調整回路９が出力するオフセット電圧と検波出力とを差動増幅し、出力１と出力２とを出力する。そして、出力１と出力２との電位差の値で角速度を検出するものであった。

ここで、図１１に示すように、振動子１の質量バランスの不釣合いによる機械漏れおよび、第１の振動体２における駆動電極５、第２の振動体３における検出電極６の位置ズレにより、電気機械結合漏れが発生すると、振動子１の角速度が付加されていない場合であっても、第２の振動体３における検出電極６から出力信号が発生してしまう。

そこで、従来の角速度センサにおいては、図１２に示すように、第２の振動体３における根元を削ることにより、振動体１の質量バランスを変化させて、機械漏れおよび電気機械結合漏れを低減させることにより、角速度センサから発生する不要信号を除去するものであった。

なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。

特開平１０−７３４３７号公報

しかしながら、上記した従来の構成においては、角速度センサの小型化に伴い、振動子１が小型になると、振動体３における根元を削る際に振動子１が破損するため、角速度センサから発生する不要信号を除去することが出来なくなってしまうという課題を有していた。

本発明は上記従来の課題を解決するもので、角速度センサの小型化に伴い、振動子が小型になっても、不要信号を確実に除去することが可能な角速度センサを提供することを目的とするものである。

上記目的を達成するために、本発明は以下の構成を有するものである。

本発明の請求項１に記載の発明は、駆動電極、第１のセンス電極、第２のセンス電極およびモニタ電極を設けた振動子と、この振動子を所定の駆動周波数で駆動振動させるドライブ回路と、第１のセンス電極および第２のセンス電極から出力される信号を検波する機能を有する処理回路とを備え、前記振動子の駆動振動の際に、第１のセンス電極および第２のセンス電極から発生する不要信号と逆極性でかつ同一電荷量のキャンセル信号を、各々第１のセンス電極および第２のセンス電極と処理回路との間に注入するキャンセル信号出力回路を設けたもので、この構成によれば、第１のセンス電極および第２のセンス電極から発生する不要信号と逆極性でかつ同一電荷量のキャンセル信号を、各々第１のセンス電極および第２のセンス電極と処理回路との間に注入するキャンセル信号出力回路を設けたため、処理回路の位相特性の変動が生じても、キャンセル信号の位相も、不要信号の位相にあわせて変動することとなり、これにより、処理回路の位相特性等の変動を受けることなく、不要信号成分の低減を行うことができるという作用を有するものである。

本発明の請求項２に記載の発明は、駆動電極、第１のセンス電極、第２のセンス電極およびモニタ電極を設けた振動子と、この振動子を所定の駆動周波数で駆動振動させるドライブ回路と、第１のセンス電極と第２のセンス電極から出力される信号を検波する機能を有する処理回路とを備え、前記振動子の駆動振動の際に、第１のセンス電極および第２のセンス電極から発生する不要信号の差動値と逆極性でかつ同一電荷量のキャンセル信号を、第１のセンス電極または第２のセンス電極のいずれか一方と処理回路との間に注入するキャンセル信号出力回路を設けたもので、この構成によれば、第１のセンス電極および第２のセンス電極から発生する不要信号の差動値と逆極性でかつ同一電荷量のキャンセル信号を、第１のセンス電極または第２のセンス電極のいずれか一方と処理回路との間に注入するキャンセル信号出力回路を設けたため、処理回路の位相特性の変動が生じても、キャンセル信号の位相も、不要信号の位相にあわせて変動することとなり、これにより、処理回路の位相特性等の変動を受けることなく、不要信号成分の低減を行うことができるとともに、第１のセンス電極または第２のセンス電極のいずれか一方と処理回路との間に注入したため、回路規模を小さくすることができるという作用を有するものである。

本発明の請求項３に記載の発明は、特に、キャンセル信号出力回路が、振動子の駆動周波数と同期した正弦波信号を出力するＤＡ変換回路で構成されており、第１のセンス電極および第２のセンス電極から発生する各々の不要信号をキャンセルする構成としたもので、この構成によれば、キャンセル信号出力回路が、振動子の駆動周波数と同期した正弦波信号を出力するＤＡ変換回路で構成されており、第１のセンス電極および第２のセンス電極から発生する各々の不要信号をキャンセルする構成としたため、常時、不要信号とキャンセル信号との電荷の絶対値を略同一とすることができるから、精度良く不要信号をキャンセルすることができるという作用を有するものである。

本発明の請求項４に記載の発明は、特に、キャンセル信号出力回路が、振動子の駆動周波数と同期した正弦波信号を出力するＤＡ変換回路で構成されており、第１のセンス電極および第２のセンス電極から発生する不要信号の差動値と同じ電荷量の信号を出力するようにしたもので、この構成によれば、常時、不要信号とキャンセル信号との電荷の絶対値を略同一とすることができるから、精度良く不要信号をキャンセルすることができるとともに、第１のセンス電極または第２のセンス電極のいずれか一方と処理回路との間に注入したため、回路規模を小さくすることができるという作用を有するものである。

本発明の請求項５に記載の発明は、特に、キャンセル信号出力回路が、振動子の所定の駆動周波数と同期した方形波信号を出力するＤＡ変換回路で構成されており、第１のセンス電極および第２のセンス電極から発生する各々の不要信号をキャンセルするようにしたもので、この構成によれば、キャンセル信号出力回路が、振動子の所定の駆動周波数と同期した方形波信号を出力するＤＡ変換回路で構成されており、第１のセンス電極および第２のセンス電極から発生する各々の不要信号をキャンセルするようにしたため、ＤＡ変換器の動作周波数を低くすることができることとなり、これにより、消費電流の小さいＤＡ変換器で、不要信号成分の低減を行うことができるという作用を有するものである。

本発明の請求項６に記載の発明は、特に、キャンセル信号出力回路が、振動子の所定の駆動周波数と同期した方形波信号を出力するＤＡ変換回路で構成されており、第１のセンス電極および第２のセンス電極から発生する不要信号の差動値と略同一の電荷量の信号を出力するようにしたもので、この構成によれば、キャンセル信号出力回路が、振動子の所定の駆動周波数と同期した方形波信号を出力するＤＡ変換回路で構成されており、第１のセンス電極および第２のセンス電極から発生する不要信号の差動値と略同一の電荷量の信号を出力するようにしたため、消費電流が小さいとともに回路規模の小さいＤＡ変換器で、不要信号成分の低減を行うことができるという作用を有するものである。

本発明の請求項７に記載の発明は、特に、キャンセル信号出力回路が出力する方形波信号の時間軸方向を調整することにより、出力する電荷量の総和を調整するようにしたもので、この構成によれば、キャンセル信号出力回路が出力する方形波信号の時間軸方向を調整することにより、出力する電荷量の総和を調整するようにしたため、ＤＡ変換器からの出力の時間軸方向を調整することにより、ＤＡ変換器から出力される電荷量の総和の調整を高精度に行うことができるという作用を有するものである。

本発明の請求項８に記載の発明は、特に、キャンセル信号出力回路が出力する方形波信号の幅を不要信号の半周期の約６４％としたもので、この構成によれば、キャンセル信号出力回路が出力する方形波信号の幅を不要信号の半周期の約６４％としたため、不要信号とキャンセル信号の振幅が略同一の状態で、同一の電荷量となり、これにより、処理回路の位相特性が変動しても、不要信号のキャンセルの精度を高めることができるという作用を有するものである。

本発明の請求項９に記載の発明は、駆動電極と第１のセンス電極と第２のセンス電極とモニタ電極とを設けた振動子と、この振動子を所定の駆動周波数で駆動振動させるドライブ回路と、少なくとも２つのレベルの電荷量を出力する第１のＤＡ変換手段および第２のＤＡ変換手段と、前記第１のセンス電極と第１のＤＡ変換手段とから出力される電荷を積分しその積分値を保持する第１の積分回路と、前記第２のセンス電極と第２のＤＡ変換手段とから出力される電荷を積分しその積分値を保持する第２の積分回路と、前記第１の積分回路と第２の積分回路からの出力信号を比較する比較回路と、この比較回路からの出力信号を基に前記第１のＤＡ変換手段からの出力信号のレベルを切り替える第１のＤＡ切替手段と、前記比較回路からの出力信号を基に前記第２のＤＡ変換手段からの出力信号のレベルを切り替える第２のＤＡ切替手段とを備え、前記振動子の駆動振動の際に、第１のセンス電極および第２のセンス電極から発生する不要信号と逆極性でかつ同一電荷量の方形波からなるキャンセル信号を、第１のセンス電極と第１の積分回路との間および第２のセンス電極と第２の積分回路との間に注入するようにしたもので、この構成によれば、前記振動子の駆動振動の際に、第１のセンス電極および第２のセンス電極から発生する不要信号と逆極性でかつ同一電荷量の方形波からなるキャンセル信号を、第１のセンス電極と第１の積分回路との間および第２のセンス電極と第２の積分回路との間に注入するようにしたため、処理回路の位相特性の変動が生じても、キャンセル信号の位相も、不要信号の位相にあわせて変動することとなり、これにより、処理回路の位相特性等の変動を受けることなく、不要信号成分の低減を行うことができるという作用を有するものである。

本発明の請求項１０に記載の発明は、駆動電極と第１のセンス電極と第２のセンス電極とモニタ電極とを設けた振動子と、この振動子を所定の駆動周波数で駆動振動させるドライブ回路と、少なくとも２つのレベルの電荷量を出力する第１のＤＡ変換手段および第２のＤＡ変換手段と、前記第１のセンス電極と第１のＤＡ変換手段とから出力される電荷を積分しその積分値を保持する第１の積分回路と、前記第２のセンス電極と第２のＤＡ変換手段とから出力される電荷を積分しその積分値を保持する第２の積分回路と、前記第１の積分回路と第２の積分回路からの出力信号を比較する比較回路と、この比較回路からの出力信号を基に前記第１のＤＡ変換手段からの出力信号のレベルを切り替える第１のＤＡ切替手段と、前記比較回路からの出力信号を基に前記第２のＤＡ変換手段からの出力信号のレベルを切り替える第２のＤＡ切替手段とを備え、前記振動子の駆動振動の際に、第１のセンス電極および第２のセンス電極から発生する不要信号の作動値と逆極性でかつ同一電荷量の方形波からなるキャンセル信号を、第１のセンス電極または第２のセンス電極とのいずれか一方と処理回路との間に注入するようにしたもので、この構成によれば、第１のセンス電極および第２のセンス電極から発生する不要信号の差動値と逆極性でかつ同一電荷量のキャンセル信号を、第１のセンス電極または第２のセンス電極のいずれか一方と処理回路との間に注入するキャンセル信号出力回路を設けたため、処理回路の位相特性の変動が生じても、キャンセル信号の位相も、不要信号の位相にあわせて変動することとなり、これにより、処理回路の位相特性等の変動を受けることなく、不要信号成分の低減を行うことができるとともに、第１のセンス電極または第２のセンス電極のいずれか一方と処理回路との間に注入したため、回路規模を小さくすることができるという作用を有するものである。

以上のように本発明の角速度センサは、駆動電極、第１のセンス電極、第２のセンス電極およびモニタ電極を設けた振動子と、この振動子を所定の駆動周波数で駆動振動させるドライブ回路と、第１のセンス電極および第２のセンス電極から出力される信号を検波する機能を有する処理回路とを備え、前記振動子の駆動振動の際に、第１のセンス電極および第２のセンス電極から発生する不要信号と逆極性でかつ同一電荷量のキャンセル信号を、各々第１のセンス電極および第２のセンス電極と処理回路との間に注入するキャンセル信号出力回路を設けたもので、この構成によれば、第１のセンス電極および第２のセンス電極から発生する不要信号と逆極性でかつ同一電荷量のキャンセル信号を、各々第１のセンス電極および第２のセンス電極と処理回路との間に注入するキャンセル信号出力回路を設けたため、処理回路の位相特性の変動が生じても、キャンセル信号の位相も、不要信号の位相にあわせて変動することとなり、これにより、処理回路の位相特性等の変動を受けることなく、不要信号成分の低減を行うことができる角速度センサを提供することができるという効果を有するものである。

本発明の一実施の形態におけるΣΔ型ＡＤ変換器を用いた角速度センサの回路図（ａ）〜（ｆ）同角速度センサの動作状態を示す図同角速度センサにおける出力信号の不要信号にコンデンサと配線パターンの抵抗値との時定数により位相特性に変動が生じる状態を示す図（ａ）（ｂ）同角速度センサにおける第１のセンス電極および第２のセンス電極と処理回路との間に不要信号と逆相で同一電荷量の方形波からなるキャンセル信号を注入する状態を示す図（ａ）（ｂ）同角速度センサにおける第１のセンス電極または第２のセンス電極と処理回路との間に不要信号の差動値と同一電荷量でかつ不要信号の逆相の方形波からなるキャンセル信号を注入する状態を示す図（ａ）（ｂ）同角速度センサにおける第１のセンス電極および第２のセンス電極と処理回路との間に不要信号と逆相で同一電荷量の正弦波からなるキャンセル信号を注入する状態を示す図（ａ）（ｂ）同角速度センサにおける第１のセンス電極および第２のセンス電極と処理回路との間に不要信号の差動値と同一電荷量でかつ不要信号の逆相の正弦波からなるキャンセル信号を注入する状態を示す図従来の角速度センサの側面図従来の角速度センサの断面図従来の角速度センサの回路ブロック図従来の角速度センサにおける振動子の質量アンバランスおよび駆動電極、検出電極の位置ズレにより不要信号が発生する状態を示す図従来の角速度センサから発生する不要信号を除去するために、第２の振動体の根元を削る状態を示す側面図

以下、本発明の一実施の形態における角速度センサについて、図面を参照しながら説明する。図１は本発明の一実施の形態における角速度センサの回路図である。

図１において、３０は振動子で、この振動子３０は振動体３１と、この振動体３１を振動させるための圧電体を有する駆動電極３２と、振動状態に応じて電荷を発生する圧電体を有するモニタ電極３３と、前記振動子３０に角速度が印加されると電荷を発生する圧電体を有する第１のセンス電極３４と第２のセンス電極３５とを設けている。そして、前記第１のセンス電極３４と第２のセンス電極３５とは互いに逆極性になるように構成されている。３６は電荷増幅器で、この電荷増幅器３６には前記振動子３０におけるモニタ電極３３が出力する電荷が入力され、そしてこの入力された電荷を所定の倍率で電圧に変換するものである。３７はバンドパスフィルタで、このバンドパスフィルタ３７には前記電荷増幅器３６の出力が入力され、そしてこの入力された信号のノイズ成分を除去してモニタ信号を出力するものである。３８はＡＧＣ回路で、このＡＧＣ回路３８は半波整流平滑回路（図示せず）を有しているもので、前記バンドパスフィルタ３７の出力信号を半波整流して平滑したＤＣ信号を生成し、このＤＣ信号をもとに前記バンドパスフィルタ３７の出力するモニタ信号を増幅あるいは減衰させて出力するものである。３９は駆動回路で、この駆動回路３９には前記ＡＧＣ回路３８の出力が入力され、前記振動子３０の駆動電極３２に駆動信号を出力するものである。そして、前記電荷増幅器３６、バンドパスフィルタ３７、ＡＧＣ回路３８および駆動回路３９によりドライブ回路４０を構成している。

４１はＰＬＬ回路で、このＰＬＬ回路４１は前記ドライブ回路４０におけるバンドパスフィルタ３７が出力するモニタ信号を逓倍し、位相ノイズを時間的に積分し低減して出力するものである。４２はタイミング生成回路で、このタイミング生成回路４２は前記ＰＬＬ回路４１から出力されるモニタ信号を逓倍した信号をもとに、タイミング信号を生成して出力するものである。そして、前記ＰＬＬ回路４１とタイミング生成回路４２とでタイミング制御回路４３を構成している。４７は第１のＤＡ切替手段で、この第１のＤＡ切替手段４７は、第１の基準電圧４９および第２の基準電圧５０を有し、そしてこの第１の基準電圧４９と第２の基準電圧５０を所定の信号により切り替えるものである。５１はＤＡ出力手段で、このＤＡ出力手段５１は前記第１のＤＡ切替手段４７の出力信号が入力されるコンデンサ５２と、このコンデンサ５２の両端に接続され、第２のタイミングΦ２で動作してコンデンサ５２の電荷を放電するスイッチ５３，５４とにより構成されている。そして、前記第１のＤＡ切替手段４７と第１のＤＡ出力手段５１とで第１のＤＡ変換手段４８を構成し、かつこの第１のＤＡ変換手段４８は第１のタイミングΦ１で前記コンデンサ５２の電荷を放電するとともに、第１のＤＡ切替手段４７が出力する基準電圧に応じた電荷を入出力するものである。５５は第１のスイッチで、この第１のスイッチ５５は前記第１のタイミングΦ１で第１のセンス電極３４から、電流からなる出力信号を出力するものである。５６は第１の積分回路で、この第１の積分回路５６には前記第１のスイッチ５５の出力が入力されるもので、演算増幅器５７と、この演算増幅器５７の帰還に並列に接続されるコンデンサ５８とにより構成されている。

５９は第２のＤＡ切替手段で、この第２のＤＡ切替手段５９は、第１の基準電圧６０および第２の基準電圧６１を有し、そしてこの第１の基準電圧６０と第２の基準電圧６１を所定の信号により切り替えるものである。６２は第２のＤＡ出力手段で、この第２のＤＡ出力手段６２は前記第２のＤＡ切替手段５９の出力信号が入力されるコンデンサ６３と、このコンデンサ６３の両端に接続され、第２のタイミングΦ２で動作してコンデンサ６３の電荷を放電するスイッチ６４ａ，６４ｂとにより構成されている。そして、前記第２のＤＡ切替手段５９と第２のＤＡ出力手段６２とで第２のＤＡ変換手段６６を構成し、かつこの第２のＤＡ変換手段６６は第２のタイミングΦ２で前記コンデンサ６３の電荷を放電するとともに、第２のＤＡ切替手段５９が出力する基準電圧に応じた電荷を入出力するものである。６５は第２のスイッチで、この第２のスイッチ６５は前記第１のタイミングΦ１で、第２のセンス電極３５から出力信号を出力するものである。６７は第２の積分回路で、この第２の積分回路６７には前記第２のスイッチ６５の出力が入力されるもので、演算増幅器６８と、この演算増幅器６８の帰還に並列に接続されるコンデンサ６９とにより構成されている。７０は比較回路で、この比較回路７０には前記第１の積分回路５６が出力する積分信号と第２の積分回路６７が出力する積分信号とを比較する比較器７１と、Ｄ型フリップフロップ７２とにより構成されており、前記Ｄ型フリップフロップ７２に、比較器７１が出力する１ビットからなるデジタル信号を入力している。また、前記Ｄ型フリップフロップ７２は前記第１のタイミングΦ１の開始時に前記１ビットデジタル信号をラッチしてラッチ信号を出力するものであり、このラッチ信号は、前記第１のＤＡ変換手段４８の第１のＤＡ切替手段４７に入力されて第１の基準電圧４９または第２の基準電圧５０を切り替えるとともに、前記第２のＤＡ変換手段６６の第２のＤＡ切替手段５９に入力されて第１の基準電圧６０または第２の基準電圧６１を切り替えるものである。そして、前記第１のＤＡ変換手段４８、第２のＤＡ変換手段６６、第１の積分回路５６、第２の積分回路６７および比較回路７０により処理回路７３（ΣΔ変調器）を構成している。そして、この処理回路７３（ΣΔ変調器）は上記構成により、前記振動子３０における第１のセンス電極３４および第２のセンス電極３５より出力される電荷をΣΔ変調し、１ビットデジタル信号に変換して出力するものである。

７４は補正演算手段で、この補正演算手段７４にはフリップフロップ７２が出力する１ビット信号が入力され、この１ビット差分信号と所定の補正情報との補正演算を置換処理により実現するものである。つまり、上記したように補正演算手段７４に入力される１ビット差分信号が“０”“１”“−１”であり、例えば、補正情報が“５”である場合にはそれぞれ“０”“５”“−５”と置き換えて出力する構成となっている。７５はデジタルフィルタで、このデジタルフィルタ７５には前記補正演算手段７４より出力されるデジタル信号が入力され、ノイズ成分を除去するフィルタリング処理を行うものである。そして、補正演算手段７４およびデジタルフィルタ７５により演算手段７６を構成している。また、この演算手段７６は、第１のタイミングΦ１で１ビットデジタル信号をラッチして、補正演算、フィルタリング処理を行い、マルチビット信号を出力している。そしてまた、前記タイミング制御回路４３と処理回路７３（ΣΔ変調器）および演算手段７６によりセンス回路を構成している。７７はＤＡ変換回路からなるキャンセル信号出力回路で、このキャンセル信号出力回路７７は、第１のセンス電極３４と第１の積分回路５６との間に、振動子３０の質量アンバランスにより第１のセンス電極３４から発生する不要信号と逆極性でかつ同一電荷量の方形波からなるキャンセル信号を注入するとともに、第２のセンス電極３５と第２の積分回路６７との間に、振動子３０の質量アンバランスにより第２のセンス電極３５から発生する不要信号と逆極性でかつ同一電荷量の方形波からなるキャンセル信号を注入している。

以上のように構成された本発明の一実施の形態における角速度センサについて、次にその動作を説明する。

前記振動子３０の駆動電極３２に交流電圧を加えると、前記振動体３１が共振し、モニタ電極３３に電荷が発生する。このモニタ電極３３に発生した電荷をドライブ回路４０における電荷増幅器３６に入力し、正弦波形の出力電圧に変換する。そしてこの電荷増幅器３６の出力電圧をバンドパスフィルタ３７に入力し、前記振動体３１の共振周波数のみを抽出し、ノイズ成分を除去した図２（ａ）に示すような正弦波形を出力する。そしてまた、前記ドライブ回路４０におけるバンドパスフィルタ３７の出力信号をＡＧＣ回路３８が有する半波整流平滑回路（図示せず）に入力することにより、ＤＣ信号に変換する。そしてＡＧＣ回路３８はこのＤＣ信号が大の場合には前記ドライブ回路４０におけるバンドパスフィルタ３７の出力信号を減衰させるような信号を、一方、前記ＤＣ信号が小の場合には前記ドライブ回路４０におけるバンドパスフィルタ３７の出力信号を増幅させるような信号を駆動回路３９に入力し、そして前記振動体３１の振動が一定振幅となるように調整するものである。さらに、タイミング制御回路４３に、図２（ａ）に示される正弦波信号が入力され、そしてこの正弦波信号を前記ＰＬＬ回路４１で逓倍した信号をもとにタイミング生成回路４２により図２（ｂ）で示される第１のタイミングΦ１および第２のタイミングΦ２を形成する。そして、このタイミング信号が前記処理回路７３（ΣΔ変調器）および補正演算手段７４に、スイッチの切替およびラッチ回路のラッチタイミングとして入力される。

また、前記振動子３０が図１に図示している駆動方向に速度値に相当する電荷で屈曲振動している状態において、前記振動体３１の長手方向の中心軸周りに角速度ωで回転すると、この振動子３０にＦ＝２ｍＶ×ωのコリオリ力が発生する。このコリオリ力により前記振動子３０が有する第１のセンス電極３４および第２のセンス電極３５に、図２（ｃ）および図２（ｄ）に示すように電荷が発生する。そしてこの第１のセンス電極３４および第２のセンス電極３５に発生する電荷はコリオリ力により発生するため、前記モニタ電極３３に発生する信号より位相が９０度進んでいる。前記第１のセンス電極３４および第２のセンス電極３５に発生した出力信号は図２（ｃ）および図２（ｄ）に示す通り、正極性信号と負極性信号の関係にある。

この場合における処理回路７３（ΣΔ変調器）の動作を以下に説明する。この処理回路７３（ΣΔ変調器）は第１のタイミングΦ１および第２のタイミングΦ２を繰り返すことによって動作するもので、第１のタイミングΦ１および第２のタイミングΦ２では振動子３０における第１のセンス電極３４および第２のセンス電極３５から出力される正極性信号または負極性信号がΣΔ変調されて１ビットデジタル信号に変換される。

上記した第１のタイミングΦ１および第２のタイミングΦ２での動作をひとつずつ説明する。

ここでは、振動子３０の中心軸を中心に所定の角速度が振動子３０に付与されて、振動子３０が回転し、第１のセンス電極３４および第２のセンス電極３５に８値に相当する電荷の出力電圧が発生する場合を考える。

まず、第１のタイミングΦ１では、振動子３０における第１のセンス電極３４から発生する８値に相当する電荷からなる出力信号が第１の積分回路５６におけるコンデンサ５８に保持されるとともに、このコンデンサ５８に保持されている出力信号が比較回路７０における比較器７１の反転端子７１ａに入力される。これと同様に、振動子３０における第２のセンス電極３５から発生する出力信号が第２の積分回路６７におけるコンデンサ６９に保持されるとともに、このコンデンサ６９に保持されている−８値に相当する電荷からなる出力信号が比較回路７０における比較器７１の非反転端子７１ｂに入力される。そうすると、比較器７１から比較結果として、１ビットデジタル信号“１”がフリップフロップ７２に入力され、第２のタイミングΦ２時に、フリップフロップ７２にラッチされる。そして、第２のタイミングΦ２で、第１のＤＡ出力手段５１におけるスイッチ５３およびスイッチ５４がＯＮになり、コンデンサ５２に保持されている電荷が放電されるとともに、第２のＤＡ出力手段６２におけるスイッチ６４ａおよびスイッチ６４ｂがＯＮになり、コンデンサ６３に保持されている電荷が放電される。そして、フリップフロップ７２からのラッチ信号“１”が、次の、第１のタイミングΦ１時に第１のＤＡ変換手段４８における第１のＤＡ切替手段４７に入力され、−１０値に相当する電荷を発生する第２の基準電圧５０に切り替えられる。同様に、第２のＤＡ変換手段６６における第２のＤＡ切替手段５９に入力され、１０値に相当する電荷を発生する第１の基準電圧６０に切り替えられる。そうすると、第１のＤＡ出力手段５１におけるコンデンサ５２に、第２の基準電圧５０の−１０値に相当する電荷に対応する電荷が蓄えられ、第１の積分回路５６に入力されるとともに、第２のＤＡ出力手段６２におけるコンデンサ６３に第１の基準電圧６０の１０値に相当する電荷に対応する電荷が蓄えられ、第２の積分回路６７に入力される。それとともに、第１のスイッチ５５がＯＮになり、前記振動子３０の第１のセンス電極３４より発生する８値に相当する電荷に対応する電荷が第１の積分回路５６に出力される。さらに、第２のスイッチ６５がＯＮになり、第２のセンス電極３５から８値に相当する電荷に対応する電荷が第２の積分回路６７に入力される。

これにより第２のタイミングΦ２では、第１の積分回路５６におけるコンデンサ５８に、図２（ｃ）の斜線部で示される電荷量と第１のＤＡ変換手段４８より出力される電荷量の総和が積分されて６値に相当する電荷からなる出力信号が第１の積分回路５６に保持されることになる。これと同様に、第２の積分回路６７におけるコンデンサ６９に、図２（ｄ）の斜線部で示される電荷量と第２のＤＡ変換手段６６より出力される電荷量の総和が積分されて−６値に相当する電荷からなる出力信号が第２の積分回路６７に保持されることになる。そして、比較器７１により比較して、フリップフロップ７２に１ビットデジタル信号として出力されることになる。そして、このような前述したサイクルを繰り返すことにより、第１の積分回路５６に保持される電圧は順次２値に相当する電荷ずつ低下し、一方、第２の積分回路６７に保持される電圧は順次、２値に相当する電荷ずつ増加する。その結果、第１の積分回路５６および第２の積分回路６７に保持される電圧が０値に相当する電荷になるまでは、“１”の出力信号が出力される。その後、第１の積分回路５６に保持される電圧が−２値に相当する電荷になるとともに、第２の積分回路６７に保持される電圧が２値に相当する電荷になると、比較器７１からは、“−１”出力信号が出力される。そうすると、フリップフロップ７２からは、“−１”の出力信号が第１のＤＡ切替手段４７および第２のＤＡ切替手段５９に入力され、第１のＤＡ変換手段４８における第１の基準電圧４９から、１０値に相当する電荷の電圧が出力され、対応した電荷がコンデンサ５２に保持されるとともに、第２のＤＡ変換手段６６における第２の基準電圧６１からは、−１０値に相当する電荷の電圧が出力され、対応する電荷がコンデンサ６３に保持される。そうすると、第１の積分回路５６に１６値に相当する電荷の電圧が保持されるとともに、第２の積分回路６７に−１６値に相当する電荷の電圧が保持される。以後、第１の積分回路５６および第２の積分回路６７の出力電圧が順次２値に相当する電荷づつ変化して、“１”の出力信号が９回出力された後、“−１”の出力信号が１回出力され、マルチビット化すると、“０．８”の出力信号が出力されて、角速度の信号として検出されるものである。

ここで、モニタ信号と同相の不要信号が発生する場合を考えると、不要信号は、図２（ｅ）に示すように、第１のセンス電極３４から発生する出力信号よりも、位相が９０度遅れており、同様に、図２（ｆ）に示すように、第２のセンス電極３５から発生する出力信号よりも、位相が９０度遅れている。それゆえに、第１の積分回路５６および第２の積分回路６７により積分すると、零値近傍となり、不要信号がほとんど、キャンセルされるものである。

ここで、第１の積分回路５６におけるコンデンサ５８、第２の積分回路６７におけるコンデンサ６９の容量および配線パターン（図示せず）の抵抗値との時定数により、位相特性に変動が生じる場合を考えると、図３に示すように、第１のタイミングΦ１の積分区間が、理想的な区間ＡＢから、区間Ａ´Ｂ´に変更されてしまう。そうすると、積分により、負側の値が大きくなり、積分しても不要信号の全てをキャンセルすることが出来なくなってしまう。

そこで、本発明の一実施の形態における角速度センサにおいては、図４（ａ）に示すように、キャンセル信号出力回路７７から、（数１）に示す幅が不要信号の半周期の６４％であるとともに、振幅が不要信号の振幅と同一である逆相からなる方形波を第１のセンス電極３４と処理回路７３との間に注入している。また、同様に、図４（ｂ）に示すように、キャンセル信号出力回路７７から、幅が不要信号の半周期の６４％であるとともに、振幅が不要信号の振幅と同一である逆相からなる方形波を第２のセンス電極３５と処理回路７３との間に注入している。

そうすると、第１の積分回路５６におけるコンデンサ５８、第２の積分回路６７におけるコンデンサ６９の容量および配線パターン（図示せず）の抵抗値との時定数により、位相特性に変動が生じても、逆相の方形波も略同一の電荷が変動するから、第１のタイミングΦ１での積分により、不要信号を、確実に除去することができるものである。

このとき、注入する方形波の振幅は、角速度を付与しない状態に発生する出力信号のゼロ点からのドリフト量から規定することができる。

なお、本発明の一実施の形態における角速度センサにおいては、キャンセル信号出力回路７７から第１のセンス電極３４および第２のセンス電極３５と処理回路７３との間の各々に、キャンセル信号を入力する構成としていたが、図５（ａ）に示すように、第１のセンス電極３４と処理回路７３との間にのみ、不要信号の振幅の２倍の振幅の方形波を注入して、第２のセンス電極３５と処理回路７３との間に信号を注入しないようにしてもよい。

また、同様に、図５（ｂ）に示すように、第２のセンス電極３５と処理回路７３との間にのみ、不要信号の振幅の２倍の振幅を方形波を注入して、第２のセンス電極３５と処理回路７３との間に信号を注入しないようにしてもよい。

また、本発明の一実施の形態における角速度センサにおいては、キャンセル信号出力回路７７から第１のセンス電極３４および第２のセンス電極３５と処理回路７３との間の各々に、方形波からなるキャンセル信号を入力する構成としていたが、図６（ａ）、図６（ｂ）に示すように、キャンセル信号出力回路７７から第１のセンス電極３４および第２のセンス電極３５と処理回路７３との間の各々に、正弦波信号からなるキャンセル信号を注入するようにしても同様の効果を有するものである。

さらに、図７（ａ）に示す第１のセンス電極３４から発生する不要信号と、図７（ｂ）に示す第２のセンス電極３５から発生する不要信号との差動値に相当するとともに、振動子３０の駆動周波数と同期した正弦波からなるキャンセル信号を、図７（ａ）に示すように、第１のセンス電極３４と処理回路７３との間に注入しても同様の効果を有するものである。

本発明に係る角速度センサは、角速度センサの小型化に伴い、振動子が小型になっても、振動子の質量のアンバランスにより発生する不要信号を確実に除去することが可能な角速度センサを提供することができるという効果を有するものであり、特に、航空機、車両などの移動体の姿勢制御やナビゲーションシステム等に用いられる角速度センサとして有用なものである。

３０振動子
３２駆動電極
３３モニタ電極
３４第１のセンス電極
３５第２のセンス電極
４０ドライブ回路
４７第１のＤＡ切替手段
４８第１のＤＡ変換手段
５６第１の積分回路
５９第２のＤＡ切替手段
６６第２のＤＡ変換手段
６７第２の積分回路
７０比較回路
７３処理回路
７７キャンセル信号出力回路

Claims

駆動電極、第１のセンス電極、第２のセンス電極およびモニタ電極を設けた振動子と、この振動子を所定の駆動周波数で駆動振動させるドライブ回路と、第１のセンス電極および第２のセンス電極から出力される信号を検波する機能を有する処理回路とを備え、前記振動子の駆動振動の際に、第１のセンス電極および第２のセンス電極から発生する不要信号と逆極性でかつ同一電荷量のキャンセル信号を、各々第１のセンス電極および第２のセンス電極と処理回路との間に注入するキャンセル信号出力回路を設けた角速度センサ。
駆動電極、第１のセンス電極、第２のセンス電極およびモニタ電極を設けた振動子と、この振動子を所定の駆動周波数で駆動振動させるドライブ回路と、第１のセンス電極と第２のセンス電極から出力される信号を検波する機能を有する処理回路とを備え、前記振動子の駆動振動の際に、第１のセンス電極および第２のセンス電極から発生する不要信号の差動値と逆極性でかつ同一電荷量のキャンセル信号を、第１のセンス電極または第２のセンス電極のいずれか一方と処理回路との間に注入するキャンセル信号出力回路を設けた角速度センサ。
前記キャンセル信号出力回路が、振動子の駆動周波数と同期した正弦波信号を出力するＤＡ変換回路で構成されており、第１のセンス電極および第２のセンス電極から発生する各々の不要信号をキャンセルする構成とした請求項１記載の角速度センサ。
前記キャンセル信号出力回路が、振動子の駆動周波数と同期した正弦波信号を出力するＤＡ変換回路で構成されており、第１のセンス電極および第２のセンス電極から発生する不要信号の差動値と同じ電荷量の信号を出力することを特徴とした請求項２記載の角速度センサ。
前記キャンセル信号出力回路が、振動子の所定の駆動周波数と同期した方形波信号を出力するＤＡ変換回路で構成されており、第１のセンス電極および第２のセンス電極から発生する各々の不要信号をキャンセルする構成とした請求項１に記載の角速度センサ。
前記キャンセル信号出力回路が、振動子の所定の駆動周波数と同期した方形波信号を出力するＤＡ変換回路で構成されており、第１のセンス電極および第２のセンス電極から発生する不要信号の差動値と略同一の電荷量の信号を出力することを特徴とした請求項２に記載の角速度センサ。
前記キャンセル信号出力回路が出力する方形波信号の時間軸方向を調整することにより、出力する電荷量の総和を調整することを特徴とした請求項５または請求項６に記載の角速度センサ。
前記キャンセル信号出力回路が出力する方形波信号の幅を不要信号の半周期の約６４％とし、高さ方向を調整することにより、出力する電荷量の総和を調整することを特徴とした請求項５記載の角速度センサ。
駆動電極と第１のセンス電極と第２のセンス電極とモニタ電極とを設けた振動子と、この振動子を所定の駆動周波数で駆動振動させるドライブ回路と、少なくとも２つのレベルの電荷量を出力する第１のＤＡ変換手段および第２のＤＡ変換手段と、前記第１のセンス電極と第１のＤＡ変換手段とから出力される電荷を積分しその積分値を保持する第１の積分回路と、前記第２のセンス電極と第２のＤＡ変換手段とから出力される電荷を積分しその積分値を保持する第２の積分回路と、前記第１の積分回路と第２の積分回路からの出力信号を比較する比較回路と、この比較回路からの出力信号を基に前記第１のＤＡ変換手段からの出力信号のレベルを切り替える第１のＤＡ切替手段と、前記比較回路からの出力信号を基に前記第２のＤＡ変換手段からの出力信号のレベルを切り替える第２のＤＡ切替手段とを備え、前記振動子の駆動振動の際に、第１のセンス電極および第２のセンス電極から発生する不要信号と逆極性でかつ同一電荷量の方形波からなるキャンセル信号を、第１のセンス電極と第１の積分回路との間および第２のセンス電極と第２の積分回路との間に注入するように構成した角速度センサ。
駆動電極と第１のセンス電極と第２のセンス電極とモニタ電極とを設けた振動子と、この振動子を所定の駆動周波数で駆動振動させるドライブ回路と、少なくとも２つのレベルの電荷量を出力する第１のＤＡ変換手段および第２のＤＡ変換手段と、前記第１のセンス電極と第１のＤＡ変換手段とから出力される電荷を積分しその積分値を保持する第１の積分回路と、前記第２のセンス電極と第２のＤＡ変換手段とから出力される電荷を積分しその積分値を保持する第２の積分回路と、前記第１の積分回路と第２の積分回路からの出力信号を比較する比較回路と、この比較回路からの出力信号を基に前記第１のＤＡ変換手段からの出力信号のレベルを切り替える第１のＤＡ切替手段と、前記比較回路からの出力信号を基に前記第２のＤＡ変換手段からの出力信号のレベルを切り替える第２のＤＡ切替手段とを備え、前記振動子の駆動振動の際に、第１のセンス電極および第２のセンス電極から発生する不要信号の差動値と逆極性でかつ同一電荷量の方形波からなるキャンセル信号を、第１のセンス電極または第２のセンス電極とのいずれか一方と処理回路との間に注入するように構成した角速度センサ。