JP2012163477A

JP2012163477A - 角速度センサ

Info

Publication number: JP2012163477A
Application number: JP2011024919A
Authority: JP
Inventors: Sohiko Ogawa; 壮彦小川; Hideyuki Murakami; 英之村上; Takashi Kawai; 孝士川井
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2011-02-08
Filing date: 2011-02-08
Publication date: 2012-08-30

Abstract

【課題】本発明は、静電結合漏れを相殺するとともに、出力信号の感度の低下も抑制することが可能な角速度センサを提供することを目的とする。
【解決手段】本発明の角速度センサはＰＬＬ回路９１の出力の任意のエッジタイミングで可変可能な位相調整回路９２ａを備えることにより、センス回路における同期検波のタイミングを調整する構成としたため、同期検波時に出力信号に静電結合漏れに起因するオフセットが発生することを防止することが出来ることとなる。
【選択図】図５

Description

本発明は、特に、航空機、車両などの移動体の姿勢制御やナビゲーションシステム等に用いられる角速度センサに関するものである。

従来のこの種の角速度センサは、図８、図９に示されるような構成を有していた。

以下、従来の角速度センサについて、図面を参照しながら説明する。

図８は従来の角速度センサの斜視図、図９は同角速度センサの回路ブロック図である。

図８、図９において、１は音叉からなるセンサ素子で、このセンサ素子１は一対の駆動部２と、この一対の駆動部２の一端側に配設された一対の検知部３とにより構成されており、そして、この検知部３に角速度検出用電極４を設けている。また、前記センサ素子１の駆動部２には駆動用電極５を設けている。６は駆動回路で、この駆動回路６は前記センサ素子１における駆動用電極５と電気的に接続されており、ＡＧＣ回路７によりセンサ素子１を一定の振幅になるように制御している。８は検出回路で、この検出回路８はセンサ素子１の検知部３における角速度検出用電極４から出力される電荷をＱ／Ｖ変換回路８ａおよび差動増幅回路８ｂにより増幅して電圧に変換し、同期検波回路９により、駆動回路６から出力される信号に基づいて同期検波している。また、前記検出回路８にはオフセット調整回路１０を設けており、このオフセット調整回路１０により、前記差動増幅回路８ｂからの出力信号をオフセットさせて出力させるものである。

以上のように構成された従来の角速度センサについて、次にその動作を説明する。

センサ素子１の駆動用電極５に交流電圧を加えると前記センサ素子１が共振し、前記センサ素子１における駆動用電極５に、センサ素子１の振動振幅に応じた電荷が発生する。そして、この電荷をＱ／Ｖ変換した後、ＡＧＣ回路７により増幅、調整した後、センサ素子１に入力することにより、センサ素子１が一定の振幅で振動するように制御している。前記センサ素子１に角速度ωが加わると、一対の検知部３に設けた角速度検出用電極４に電荷が発生する。そしてこの角速度検出用電極４に発生する電荷を検出回路８におけるＱ／Ｖ変換回路８ａにより電圧に変換し、さらに差動増幅回路８ｂにより増幅し、同期検波回路９により、同期検波することにより、角速度に相当する出力信号を出力するものである。

ここで、センサ素子の形状のアンバランス等に起因して機械振動漏れによる不要信号が角速度検出用電極４に発生するとともに、図１０（ａ）に示すように、静電結合漏れよる出力信号のオフセット現象が同時に発生する場合を考えると、従来の角速度センサにおいては、同期検波により、機械振動漏れによる不要信号を相殺するとともに、図１０（ｂ）に示すように、オフセット調整回路１０により、２５℃における静電結合漏れによるオフセットを補正するものであった。

なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。

特開２００８−１０１９７３号公報

しかしながら、上記した従来の構成においては、静電結合漏れによるオフセットをオフセット調整回路１０により補正していたため、静電結合漏れを相殺することが出来る反面、オフセット調整をした分だけ出力電圧のレンジが小さくなることとなり、これにより、出力信号の感度が低下するという課題を有していた。

本発明は上記従来の課題を解決するもので、静電結合漏れを相殺するとともに、出力信号の感度の低下も抑制することが可能な角速度センサを提供することを目的とするものである。

上記目的を達成するために、本発明は以下の構成を有するものである。

本発明の請求項１に記載の発明は、駆動電極と、モニタ電極と、検出電極とを有するセンサ素子と、前記モニタ電極から出力されるモニタ信号をもとに所定の振幅の電圧を前記駆動電極に入力し振動駆動させるドライブ回路と、前記検出電極から出力される信号を角速度出力信号に変換するセンス回路と、前記モニタ信号に位相同期しモニタ信号周波数を任意の倍数で逓倍した方形波を出力するＰＬＬ回路とを設け、前記ＰＬＬ回路出力の任意のエッジタイミングで可変可能な位相調整回路を備えることにより、前記センス回路における同期検波のタイミングを調整する構成としたため、同期検波時に出力信号に静電結合漏れに起因するオフセットが発生することを防止することが出来ることとなり、これにより、オフセット調整をする必要が無くなるから、出力電圧のレンジの減少を抑制することとなり、その結果、出力信号の感度の低下を防止することができるという作用効果を有するものである。

本発明の請求項２に記載の発明は、駆動電極と、モニタ電極と、第１の検出電極と、この第１の検出電極により検出する角速度と直交する角速度を検出する第２の検出電極とを有するセンサ素子と、前記モニタ電極から出力されるモニタ信号をもとに所定の振幅の電圧を前記駆動電極に入力し振動駆動させるドライブ回路と、前記第１の検出電極から出力される信号を角速度出力信号に変換する第１のセンス回路と、前記第２の検出電極から出力される角速度を検出する信号を角速度出力信号に変換する第２のセンス回路と、前記モニタ信号に位相同期しモニタ信号周波数を任意の倍数で逓倍した方形波を出力するＰＬＬ回路とを備え、前記ＰＬＬ回路出力の任意のエッジタイミングで可変可能な第１の位相調整回路を設けることにより前記第１のセンス回路における同期検波のタイミングを調整し、さらに前記ＰＬＬ回路出力の任意のエッジタイミングで可変可能な第２の位相調整回路を設けることにより前記第２のセンス回路における同期検波のタイミングを調整するようにしたもので、この構成によれば、第１の位相調整回路により、同期検波時に角速度出力信号に生じるオフセットの発生を抑制することが出来るとともに、第２の位相調整回路により、同期検波時に第２の検出電極から出力される角速度を検出する信号の角速度出力信号に生じるオフセットの発生を抑制することができるという作用効果を有するものである。

本発明の請求項３に記載の発明は、特に、位相調整回路にＲＯＭを設け、このＲＯＭにセンサ素子における検出電極の素子容量により生じる位相ずれ量を補正する補正値を格納するようにしたもので、この構成によれば、製造工程で容易に、出力信号のオフセット発生を防止することができるという作用効果を有するものである。

以上のように本発明の角速度センサは、駆動電極と、モニタ電極と、検出電極とを有するセンサ素子と、前記モニタ電極から出力されるモニタ信号をもとに所定の振幅の電圧を前記駆動電極に入力し振動駆動させるドライブ回路と、前記検出電極から出力される信号を角速度出力信号に変換するセンス回路と、前記モニタ信号に位相同期しモニタ信号周波数を任意の倍数で逓倍した方形波を出力するＰＬＬ回路とを設け、前記ＰＬＬ回路出力の任意のエッジタイミングで可変可能な位相調整回路を備えることにより、前記センス回路における同期検波のタイミングを調整する構成としたため、同期検波時に出力信号に静電結合漏れに起因するオフセットが発生することを防止することが出来ることとなり、これにより、オフセット調整をする必要が無くなるから、出力電圧のレンジの減少を抑制することとなり、その結果、出力信号の感度の低下を防止する角速度センサを提供することができるという効果を有するものである。

本発明の一実施の形態における角速度センサの分解斜視図同角速度センサの側断面図同角速度センサにおけるセンサ素子の上面図同角速度センサにおけるＩＣの下方からの斜視図本発明の一実施の形態における角速度センサの回路図（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）（ｇ）同角速度センサの動作状態を示す図（A）（ａ）（ｂ）（ｃ）（ｄ）（ｅ）同角速度センサの動作状態を示す図従来の角速度センサの斜視図従来の角速度センサの回路ブロック図従来の角速度センサに静電結合漏れによるオフセットをオフセット調整回路により補正する状態を示す図

以下、本発明の一実施の形態における角速度センサについて、図面を参照しながら説明する。

図１は本発明の一実施の形態における角速度センサの分解斜視図、図２は同角速度センサの側断面図、図３は同角速度センサにおけるセンサ素子の上面図、図４は同角速度センサにおけるＩＣの下方からの斜視図、図５は同角速度センサの回路図である。

図１〜図５において、１１はセラミックを積層して焼成することにより構成された基板で、この基板１１は上面に凹部１２を設けるとともに、この凹部１２の内底面に、複数のセンサ素子接続用のアナログバンプ接合部１３、外部とのアナログ信号出力用のアナログバンプ接合部１４およびデジタルバンプ接合部１５を放射線状に設けている。また、前記基板１１の上面には、センサ素子電極１６を設けている。そしてまた、前記基板１１には、前記凹部１２における内底面と同一面から上面にかけてアナログ層１７を設けており、そして、このアナログ層１７には、前記センサ素子接続用のアナログバンプ接合部１３と電気的に接続されるセンサ素子アナログ信号配線パターン１８を設けているものである。さらに、前記基板１１には、前記凹部１２における内底面と同一面から下面にかけてデジタル層１９を設けており、そして、このデジタル層１９には、前記アナログ信号出力用のアナログバンプ接合部１４と電気的に接続される出力用アナログ信号配線パターン２０ａを設けるとともに、デジタルバンプ接合部１５と電気的に接続されるデジタル信号配線パターン２０ｂを設けているものである。また、凹部１２における内底面では、デジタルバンプ接合部１５を設けた側と異なる側にセンサ素子接続用のアナログバンプ接合部１３およびアナログ信号出力用のアナログバンプ接合部１４を設けているものである。そしてまた、図２に示すように、基板１１におけるアナログ層１７に設けたセンサ素子アナログ信号配線パターン１８とデジタル層１９に設けたデジタル信号配線パターン２０ｂとは互いに交差しないように構成されているものである。

２１はＳｉからなるセンサ素子である。そして、このセンサ素子２１の一端側には第１の固定部２１ａを設けており、この第１の固定部２１ａの上面には一対の駆動電極ランド２２、１つのＹ方向検出電極ランド２３、４つのＺ方向検出電極ランド２４、ＧＮＤ電極ランド２５およびモニタ電極ランド２６を設けている。２７はＳｉからなる第１のＹ軸検出振動体で、この第１のＹ軸検出振動体２７は一端を第１の固定部２１ａの一端と接続されるとともに、上面にＰＺＴ薄膜からなるＹ軸方向の角速度を検出する第１の検出電極２８ａを設けている。３１はＳｉからなる第２のＹ軸検出振動体で、この第２のＹ軸検出振動体３１は一端を第１の固定部２１ａの他端と接続されるとともに、上面にＹ軸方向の角速度を検出する第１の検出電極２８ｂを設けている。３２は捩れ延出部で、この捩れ延出部３２は前記第１のＹ軸検出振動体２７の他端と、第２のＹ軸検出振動体３１の他端とを連接している。３３は第１の駆動振動体で、この第１の駆動振動体３３は前記捩れ延出部３２から垂直な方向に延出されるとともに、上面に一対のＰＺＴ薄膜からなる駆動圧電電極３３ａを設けている。３４は第１のＺ軸検出振動体で、この第１のＺ軸検出振動体３４は前記第１の駆動振動体３３の他端に、第１の駆動振動体３３の延出方向と垂直な方向に延出されるとともに、Ｌ字形状に略中央を折り曲げられている。また、前記第１のＺ軸検出振動体３４の上面には、外側にＰＺＴ薄膜からなるＺ軸方向の角速度を検出する第２の検出電極３５ａを設けるとともに、内側に第２の検出電極３５ｂを設けている。３６は重り部で、この重り部３６は、前記第１のＺ軸検出振動体３４の他端に接続されるとともに、一対の又部３７を設けており、この又部３７の各々を前記第１のＺ軸検出振動体３４の他端の両側に配設するように設けている。３８は第２の駆動振動体で、この第２の駆動振動体３８は捩れ延出部３２から垂直な方向に前記第１の駆動振動体３３と平行に延出されるとともに、上面に一対のＰＺＴ薄膜からなる駆動圧電電極３３ａを設けている。３９は第２のＺ軸検出振動体で、この第２のＺ軸検出振動体３９は前記第２の駆動振動体３８の他端に、第２の駆動振動体３８の延出方向と垂直な方向でかつ、前記第１のＺ軸検出振動体３４と反対の方向に延出されるとともに、Ｌ字形状に略中央を折り曲げられている。４０は重り部で、この重り部４０は前記第２のＺ軸検出振動体３９の他端に接続されている。４１はＳｉからなる第２の固定部で、この第２の固定部４１の上面には一対の駆動電極ランド４２、１つのＹ方向検出電極ランド４３、４つのＺ方向検出電極ランド４４、ＧＮＤ電極ランド４５およびモニタ電極ランド４６を設けている。４７はＳｉからなる第３のＹ軸検出振動体で、この第３のＹ軸検出振動体４７は一端を第２の固定部４１の一端と接続されるとともに、上面に第１の検出電極２８ａを設けている。５１はＳｉからなる第４のＹ軸検出振動体で、この第４のＹ軸検出振動体５１は一端を第２の固定部４１の他端と接続されるとともに、上面に第１の検出電極２８ｂを設けている。そして、第３のＹ軸検出振動体４７の他端と、第４のＹ軸検出振動体５１の他端とは前記捩れ延出部３２に接続されている。５２は第３の駆動振動体で、この第３の駆動振動体５２は前記捩れ延出部３２から前記第２の駆動振動体３８と反対方向でかつ捩れ延出部３２と垂直な方向に延出されるとともに、上面に一対のＰＺＴ薄膜からなる駆動圧電電極３３ａを設けている。５４は第３のＺ軸検出振動体で、この第３のＺ軸検出振動体５４は前記第３の駆動振動体５２の他端に、第３の駆動振動体５２の延出方向と垂直な方向に延出されるとともに、Ｌ字形状に略中央を折り曲げられている。また、前記第３のＺ軸検出振動体５４の上面には、外側に第２の検出電極３５ａを設けるとともに、内側に第２の検出電極３５ｂを設けている。５６は重り部で、この重り部５６は、前記第３のＺ軸検出振動体５４の他端に接続されている。５８は第４の駆動振動体で、この第４の駆動振動体５８は捩れ延出部３２から垂直な方向に前記第３の駆動振動体５２と平行に延出されるとともに、上面に一対の駆動圧電電極３３ａを設けている。５９は第４のＺ軸検出振動体で、この第４のＺ軸検出振動体５９は前記第４の駆動振動体５８の他端に、第４の駆動振動体５８の延出方向と垂直な方向でかつ、前記第３のＺ軸検出振動体５４と反対の方向に延出されるとともに、Ｌ字形状に略中央を折り曲げられている。６０は重り部で、この重り部６０は前記第４のＺ軸検出振動体５９の他端に接続されている。そして、前記第１の駆動振動体３３、第２の駆動振動体３８、第３の駆動振動体５２および第４の駆動振動体５８と捩れ延出部３２との接続箇所の近傍の上面には、各々、モニタ圧電電極６１を設けている。そしてまた、前記第１の固定部２１ａにおける駆動電極ランド２２は、第１の駆動振動体３３および第２の駆動振動体３８における駆動圧電電極３３ａと配線パターン６２により電気的に接続されるとともに、Ｙ方向検出電極ランド２３は配線パターン６２により、第１のＹ軸検出振動体２７および第２のＹ軸検出振動体３１における第１の検出電極２８ａ、２８ｂと電気的に接続されている。さらに、第１の固定部２１ａにおけるＺ方向検出電極ランド２４は、第１のＺ軸検出振動体３４および第２のＺ軸検出振動体３９におけるＺ軸検出圧電電極３５と配線パターン６２により電気的に接続されるとともに、モニタ電極ランド２６は、第１の駆動振動体３３および第２の駆動振動体３８におけるモニタ圧電電極６１と配線パターン６２により電気的に接続されている。さらに、前記第２の固定部４１における駆動電極ランド４２は、第３の駆動振動体５２および第４の駆動振動体５８における駆動圧電電極３３ａと配線パターン６２により電気的に接続されるとともに、Ｙ方向検出電極ランド４３は配線パターン６２により、第３のＹ軸検出振動体４７および第４のＹ軸検出振動体５１における第１の検出電極２８ａ、２８ｂと電気的に接続されている。さらに、第２の固定部４１におけるＺ方向検出電極ランド４４は、第３のＺ軸検出振動体５４および第４のＺ軸検出振動体５９における第２の検出電極３５ａまたは第２の検出電極３５ｂと配線パターン６２により電気的に接続されるとともに、モニタ電極ランド４６は、第３の駆動振動体５２および第４の駆動振動体５８におけるモニタ圧電電極６１と配線パターン６２により電気的に接続されている。

７７はＩＣで、このＩＣ７７は前記基板１１の凹部１２に設けられるとともに、センサ素子２１を振動駆動し、かつセンサ素子２１からの出力信号を処理するセンサ素子アナログ信号処理回路部７８を設けている。また、前記ＩＣ７７にはデジタル信号処理回路部７９を設けており、そして、このデジタル信号処理回路部７９により、前記センサ素子アナログ信号処理回路部７８から出力されるアナログ信号をデジタル信号に変換している。そしてまた、前記ＩＣ７７の下面には、方形形状に整列するようにバンプ電極８０を設けており、かつこのバンプ電極８０は、基板１１におけるセンサ素子接続用のアナログバンプ接合部１３、アナログ信号出力用のアナログバンプ接合部１４およびデジタルバンプ接合部１５と電気的に接続しているものである。すなわち、ＩＣ７７におけるバンプ電極８０からセンサ素子接続用のアナログバンプ接合部１３、センサ素子電極１６およびワイヤー線２９を介して前記センサ素子２１における駆動圧電電極３３ａに駆動電圧を供給している。また、前記ＩＣ７７は、前記センサ素子２１における第１の検出電極２８ａ、第１の検出電極２８ｂ、第２の検出電極３５ａおよび第２の検出電極３５ｂからの出力信号を、ワイヤー線２９、センサ素子電極１６、センサ素子アナログ信号配線パターン１８を介して入力するとともに、センサ素子アナログ信号処理回路部７８およびデジタル信号処理回路部７９により信号処理をしてデジタル信号配線パターン２０ｂより外部に出力しているものである。そして、前記ＩＣ７７におけるデジタル信号処理回路部７９には、図５に示すように、電荷増幅器８６を設けており、この電荷増幅器８６には前記センサ素子２１におけるモニタ圧電電極６１が出力する電荷が入力され、そしてこの入力された電荷を所定の倍率で電圧に変換するものである。８７はバンドパスフィルタで、このバンドパスフィルタ８７には前記電荷増幅器８６の出力が入力され、そしてこの入力された信号のノイズ成分を除去してモニタ信号を出力するものである。８８はＡＧＣ回路で、このＡＧＣ回路８８は半波整流平滑回路（図示せず）を有しているもので、前記バンドパスフィルタ８７の出力信号を半波整流して平滑したＤＣ信号を生成し、このＤＣ信号をもとに前記バンドパスフィルタ８７の出力するモニタ信号を増幅あるいは減衰させて出力するものである。８９は駆動回路で、この駆動回路８９には前記ＡＧＣ回路８８の出力が入力され、前記センサ素子２１の駆動圧電電極３３ａに駆動信号を出力するものである。そして、前記電荷増幅器８６、バンドパスフィルタ８７、ＡＧＣ回路８８および駆動回路８９によりドライブ回路９０を構成している。

９１は５．１２ＭＨｚのＰＬＬ回路で、このＰＬＬ回路９１は前記ドライブ回路９０におけるバンドパスフィルタ８７が出力するモニタ信号を逓倍した方形波を出力し、位相ノイズを時間的に積分し低減して出力するものである。９２は４０ｋＨｚのタイミング生成回路で、このタイミング生成回路９２は前記ＰＬＬ回路９１から出力されるモニタ信号を１／１２８に逓倍した信号をもとに、タイミング信号を生成して出力するものである。９２ａは第１の位相調整回路で、前記ＰＬＬ回路出力の任意のエッジタイミングで可変可能であるこの第１の位相調整回路９２ａは、前記タイミング生成回路９２から出力されるタイミング信号Φ１およびΦ２の位相を第１の検出電極２８ａおよび第１の検出電極２８ｂの容量に相当するとともに、前記ＰＬＬ回路９１の周波数の１エッジ分に相当する１．４度ずらしてタイミング信号Φ３およびΦ４を出力するものである。同様に、９２ｂは第２の位相調整回路で、前記ＰＬＬ回路出力の任意のエッジタイミングで可変可能であるこの第２の位相調整回路９２ｂは、前記タイミング生成回路９２から出力されるタイミング信号Φ１およびΦ２の位相を第２の検出電極３５ａおよび第２の検出電極３５ｂの容量に相当するとともに前記ＰＬＬ回路９１の周波数の５エッジ分に相当する７度ずらしてタイミング信号Φ５およびΦ６を出力するものである。そして、前記ＰＬＬ回路９１とタイミング生成回路９２と第１の位相調整回路９２ａおよび第２の位相調整回路９２ｂとでタイミング制御回路９３を構成している。９７は第１のＤＡ切替手段で、この第１のＤＡ切替手段９７は、第１の基準電圧９９および第２の基準電圧１００を有し、そしてこの第１の基準電圧９９と第２の基準電圧１００を所定の信号により切り替えるものである。１０１は第１のＤＡ出力手段で、この第１のＤＡ出力手段１０１は前記第１のＤＡ切替手段９７の出力信号が入力されるコンデンサ１０２と、このコンデンサ１０２の両端に接続され、第２のタイミングΦ４で動作してコンデンサ１０２の電荷を放電するスイッチ１０３、１０４とにより構成されている。そして、前記第１のＤＡ切替手段９７と第１のＤＡ出力手段１０１とで第１のＤＡ変換手段９８を構成し、かつこの第１のＤＡ変換手段９８は第３のタイミングΦ３で前記コンデンサ１０２の電荷を放電するとともに、第１のＤＡ切替手段９７が出力する基準電圧に応じた電荷を入出力するものである。１０５は第１のスイッチで、この第１のスイッチ１０５は前記第３のタイミングΦ３で第１の検出電極２８ａから、電流からなる出力信号を出力するものである。１０６は第１の積分回路で、この第１の積分回路１０６には前記第１のスイッチ１０５の出力が入力されるもので、演算増幅器１０７と、この演算増幅器１０７の帰還に並列に接続されるコンデンサ１０８とにより構成されている。

１０９は第２のＤＡ切替手段で、この第２のＤＡ切替手段１０９は、第１の基準電圧１１０および第２の基準電圧１１１を有し、そしてこの第１の基準電圧１１０と第２の基準電圧１１１を所定の信号により切り替えるものである。１１２は第２のＤＡ出力手段で、この第２のＤＡ出力手段１１２は前記第２のＤＡ切替手段１０９の出力信号が入力されるコンデンサ１１３と、このコンデンサ１１３の両端に接続され、第４のタイミングΦ４で動作してコンデンサ１１３の電荷を放電するスイッチ１１４ａ、１１４ｂとにより構成されている。そして、前記第２のＤＡ切替手段１０９と第２のＤＡ出力手段１１２とで第２のＤＡ変換手段１１６を構成し、かつこの第２のＤＡ変換手段１１６は第２のタイミングΦ４で前記コンデンサ１１３の電荷を放電するとともに、第２のＤＡ切替手段１０９が出力する基準電圧に応じた電荷を入出力するものである。１１５は第２のスイッチで、この第２のスイッチ１１５は前記第３のタイミングΦ３で、第１の検出電極２８ｂから出力信号を出力するものである。１１７は第２の積分回路で、この第２の積分回路１１７には前記第２のスイッチ１１５の出力が入力されるもので、演算増幅器１１８と、この演算増幅器１１８の帰還に並列に接続されるコンデンサ１１９とにより構成されている。１２０は比較手段で、この比較手段１２０には前記第１の積分回路１０６が出力する積分信号と第２の積分回路１１７が出力する積分信号とを比較する比較器１２１と、Ｄ型フリップフロップ１２２とにより構成されており、前記Ｄ型フリップフロップ１２２に、比較器１２１が出力する１ビットからなるデジタル信号を入力している。また、前記Ｄ型フリップフロップ１２２は前記第１のタイミングΦ１の開始時に前記１ビットデジタル信号をラッチしてラッチ信号を出力するものであり、このラッチ信号は、前記第１のＤＡ変換手段９８の第１のＤＡ切替手段９７に入力されて第１の基準電圧９９または第２の基準電圧１００を切り替えるとともに、前記第２のＤＡ変換手段１１６の第２のＤＡ切替手段１０９に入力されて第１の基準電圧１１０または第２の基準電圧１１１を切り替えるものである。そして、前記第１のＤＡ変換手段９８、第２のＤＡ変換手段１１６、第１の積分回路１０６、第２の積分回路１１７および比較手段１２０によりΣΔ変調器からなる第１のＡＤ変換器１２３を構成している。

そして、この第１のＡＤ変換器１２３は上記構成により、前記センサ素子２１における第１の検出電極２８ａおよび第１の検出電極２８ｂより出力される電荷をΣΔ変調し、１ビットデジタル信号に変換して出力するものである。１２４は第１の補正演算手段で、この第１の補正演算手段１２４にはフリップフロップ１２２が出力する１ビット差分信号が入力され、この１ビット差分信号と所定の補正情報との補正演算を置換処理により実現するものである。つまり、上記したように第１の補正演算手段１２４に入力される１ビット差分信号が“０”“１”“−１”であり、例えば、補正情報が“５”である場合にはそれぞれ“０”“５”“−５”と置き換えて出力する構成となっている。１２５はデジタルフィルタで、このデジタルフィルタ１２５には前記補正演算手段１２４より出力されるデジタル信号が入力され、ノイズ成分を除去するフィルタリング処理を行うものである。そして、補正演算手段１２４、およびデジタルフィルタ１２５により演算手段１２７を構成している。また、この演算手段１２７は、第１のタイミングΦ３で１ビットデジタル信号をラッチして、補正演算、フィルタリング処理を行い、マルチビット信号を出力している。そしてまた、前記タイミング制御回路９３、第１のＡＤ変換器１２３および演算手段１２７によりセンス回路を構成している。１３７は第３のＤＡ切替手段で、この第３のＤＡ切替手段１３７は、第１の基準電圧１３９および第２の基準電圧１４０を有し、そしてこの第１の基準電圧１３９と第２の基準電圧１４０を所定の信号により切り替えるものである。１４１は第３のＤＡ出力手段で、この第３のＤＡ出力手段１４１は前記第３のＤＡ切替手段１３７の出力信号が入力されるコンデンサ１４２と、このコンデンサ１４２の両端に接続され、第６のタイミングΦ６で動作してコンデンサ１４２の電荷を放電するスイッチ１４３、１４４とにより構成されている。そして、前記第３のＤＡ切替手段１３７と第３のＤＡ出力手段１４１とで第３のＤＡ変換手段１３８を構成し、かつこの第３のＤＡ変換手段１３８は第５のタイミングΦ５で前記コンデンサ１４２の電荷を放電するとともに、第３のＤＡ切替手段１３７が出力する基準電圧に応じた電荷を入出力するものである。１４５は第３のスイッチで、この第３のスイッチ１４５は前記第５のタイミングΦ５で外側第２の検出電極３５ａから、電流からなる出力信号を出力するものである。１４６は第３の積分回路で、この第３の積分回路１４６には前記第３のスイッチ１４５の出力が入力されるもので、演算増幅器１４７と、この演算増幅器１４７の帰還に並列に接続されるコンデンサ１４８とにより構成されている。

１４９は第４のＤＡ切替手段で、この第４のＤＡ切替手段１４９は、第１の基準電圧１５０および第２の基準電圧１５１を有し、そしてこの第１の基準電圧１５０と第２の基準電圧１５１を所定の信号により切り替えるものである。１５２は第４のＤＡ出力手段で、この第４のＤＡ出力手段１５２は前記第４のＤＡ切替手段１４９の出力信号が入力されるコンデンサ１５３と、このコンデンサ１５３の両端に接続され、第６のタイミングΦ６で動作してコンデンサ１５３の電荷を放電するスイッチ１５４ａ、１５４ｂとにより構成されている。そして、前記第４のＤＡ切替手段１４９と第４のＤＡ出力手段１５２とで第４のＤＡ変換手段１５６を構成し、かつこの第４のＤＡ変換手段１５６は第４のタイミングΦ６で前記コンデンサ１５３の電荷を放電するとともに、第４のＤＡ切替手段１４９が出力する基準電圧に応じた電荷を入出力するものである。１５５は第４のスイッチで、この第４のスイッチ１５５は前記第５のタイミングΦ５で、内側第２の検出電極３５ｂからの出力信号を出力するものである。１５７は第４の積分回路で、この第４の積分回路１５７には前記第４のスイッチ１５５の出力が入力されるもので、演算増幅器１５８と、この演算増幅器１５８の帰還に並列に接続されるコンデンサ１５９とにより構成されている。１６０は比較手段で、この比較手段１６０には前記第３の積分回路１４６が出力する積分信号と第４の積分回路１５７が出力する積分信号とを比較する比較器１６１と、Ｄ型フリップフロップ１６２とにより構成されており、前記Ｄ型フリップフロップ１６２に、比較器１６１が出力する１ビットからなるデジタル信号を入力している。また、前記Ｄ型フリップフロップ１６２は前記第５のタイミングΦ５の開始時に前記１ビットデジタル信号をラッチしてラッチ信号を出力するものであり、このラッチ信号は、前記第３のＤＡ変換手段１３８の第３のＤＡ切替手段１３７に入力されて第１の基準電圧１３９または第２の基準電圧１４０を切り替えるとともに、前記第４のＤＡ変換手段１５６の第４のＤＡ切替手段１４９に入力されて第１の基準電圧１５０または第２の基準電圧１５１を切り替えるものである。そして、前記第３のＤＡ変換手段１３８、第４のＤＡ変換手段１５６、第３の積分回路１４６、第４の積分回路１５７および比較手段１６０によりΣΔ変調器からなる第２のＡＤ変換器１６３を構成している。そして、この第２のＡＤ変換器１６３は上記構成により、前記センサ素子２１における外側第２の検出電極３５ａおよび内側第２の検出電極３５ｂより出力される電荷をΣΔ変調し、１ビットデジタル信号に変換して出力するものである。

１６４は第２の補正演算手段で、この第２の補正演算手段１６４にはフリップフロップ１６２が出力する１ビット差分信号が入力され、この１ビット差分信号と所定の補正情報との補正演算を置換処理により実現するものである。１６５はデジタルフィルタで、このデジタルフィルタ１６５には前記補正演算手段１６４より出力されるデジタル信号が入力され、ノイズ成分を除去するフィルタリング処理を行うものである。そして、補正演算手段１６４、およびデジタルフィルタ１６５により演算手段１６７を構成している。また、この演算手段１６７は、第５のタイミングΦ５で１ビットデジタル信号をラッチして、補正演算、フィルタリング処理を行い、マルチビット信号を出力している。そしてまた、前記タイミング制御回路９３、第２のＡＤ変換器１６３および演算手段１６７によりＺ軸周りの角速度を検出するセンス回路を構成している。

１６８は上蓋で、この上蓋１６８は前記基板１１の上面を覆うことによりセンサ素子２１を保護しているものである。

以上のように構成された本発明の一実施の形態における角速度センサについて、次にその製造方法を説明する。

まず、基板１１の上面に設けた凹部１２に、エポキシ系の熱硬化性樹脂を塗布した後、凹部１２にＩＣ７７を搭載し、さらに高温雰囲気中で熱硬化性樹脂を硬化させることにより、基板１１にＩＣ７７を固着し、そしてこのＩＣ７７におけるバンプ電極８０を基板１１におけるセンサ素子接続用のアナログバンプ接合部１３、アナログ信号出力用のアナログバンプ接合部１４、デジタルバンプ接合部１５に電気的に接続する。

次に、基板１１におけるセンサ素子２１を載置する位置に、エポキシ系の熱硬化性樹脂を塗布する。

次に、基板１１の上面にセンサ素子２１を載置した後、基板１１を約１５０℃の高温槽（図示せず）に約９０分投入して、基板１１の上面にセンサ素子２１を固着する。

次に、センサ素子２１と基板１１におけるセンサ素子電極１６とを、ワイヤー線２９のワイヤーボンディングにより電気的に接続する。

次に、基板１１の上面に上蓋１６８を取り付ける。

最後に、第１の位相調整回路９２ａにおけるＲＯＭ（図示せず）に、第１の検出電極２８ａおよび第１の検出電極２８ｂの容量に起因する位相ズレを補正する補正値を格納した後、第２の位相調整回路９２ｂにおけるＲＯＭ（図示せず）に、外側第２の検出電極３５ａおよび内側第２の検出電極３５ｂの容量に起因する位相ズレを補正する補正値を格納する。

すなわち、第１の位相調整回路９２ａおよび第２の位相調整回路９２ｂにＲＯＭ（図示せず）を設け、このＲＯＭ（図示せず）にセンサ素子２１における第１の検出電極２８ａ、第１の検出電極２８ｂ、外側第２の検出電極３５ａおよび内側第２の検出電極３５ｂの素子容量により生じる位相ずれ量を補正する補正値を格納するようにしたもので、この構成によれば、製造工程で容易に、出力信号のオフセット発生を防止することができるという作用効果を有するものである。

以上のように構成された本発明の一実施の形態における角速度センサについて、次にその動作を説明する。

センサ素子２１における第１の固定部２１ａの駆動電極ランド２２および第２の固定部４１の駆動電極ランド４２に交流電圧を印加することにより、配線パターン６２を介して、第１の駆動振動体３３、第２の駆動振動体３８、第３の駆動振動体５２および第４の駆動振動体５８における駆動圧電電極３３ａの分極の方向と同じ方向の場合には駆動圧電電極３３ａに引張応力が発生し、一方、反対の方向の場合には、圧縮応力が発生する。そうすると、交流電圧の位相に応じて、第１の駆動振動体３３、第２の駆動振動体３８、第３の駆動振動体５２および第４の駆動振動体５８がＸ軸方向に速度Ｖで駆動振動する。この駆動振動は第１のＺ軸検出振動体３４、第２のＺ軸検出振動体３９、第３のＺ軸検出振動体５４および第４のＺ軸検出振動体５９を介して重り部３６、４０、５６、６０に伝わり、重り部３６、４０、５６、６０がＸ軸方向に速度Ｖで駆動振動する。

前記センサ素子２１の駆動圧電電極３３ａに交流電圧を加えると、第１の駆動振動体３３、第２の駆動振動体３８、第３の駆動振動体５２および第４の駆動振動体５８が共振し、モニタ圧電電極６１に電荷が発生する。このモニタ圧電電極６１に発生した電荷をドライブ回路９０における電荷増幅器８６に入力し、正弦波形の出力電圧に変換する。そしてこの電荷増幅器８６の出力電圧をバンドパスフィルタ８７に入力し、前記第１の駆動振動体３３、第２の駆動振動体３８、第３の駆動振動体５２および第４の駆動振動体５８の共振周波数のみを抽出し、ノイズ成分を除去した図６（ａ）に示すような正弦波形を出力する。そしてまた、前記ドライブ回路９０におけるバンドパスフィルタ８７の出力信号をＡＧＣ回路８８が有する半波整流平滑回路（図示せず）に入力することにより、ＤＣ信号に変換する。そしてＡＧＣ回路８８はこのＤＣ信号が大の場合には前記ドライブ回路９０におけるバンドパスフィルタ８７の出力信号を減衰させるような信号を、一方、前記ＤＣ信号が小の場合には前記ドライブ回路９０におけるバンドパスフィルタ８７の出力信号を増幅させるような信号を駆動回路８９に入力し、そして第１の駆動振動体３３、第２の駆動振動体３８、第３の駆動振動体５２および第４の駆動振動体５８の振動が一定振幅となるように調整するものである。さらに、タイミング制御回路９３に、図６（ａ）に示される正弦波信号が入力され、そしてこの正弦波信号を前記ＰＬＬ回路９１で逓倍した信号をもとにタイミング生成回路９２により図６（ｂ）で示される第１のタイミングΦ１および第２のタイミングΦ２を形成する。そして、このタイミング信号Φ１およびΦ２を第１の位相調整回路９２ａによりずらして生成したタイミング信号Φ３およびΦ４を前記ΣΔ変調器からなる第１のＡＤ変換器１２３および第１の補正演算手段１２４に、スイッチの切替およびラッチ回路のラッチタイミングとして入力する。

ここで、まず、角速度センサにＹ軸方向回りの角速度が発生する場合を考える。

その場合には、重り部３６、４０、５６、６０がコリオリ力により、Ｚ軸方向に振動駆動する。そうすると、第１のＺ軸検出振動体３４、第２のＺ軸検出振動体３９、第３のＺ軸検出振動体５４および第４のＺ軸検出振動体５９と、第１の駆動振動体３３、第２の駆動振動体３８、第３の駆動振動体５２および第４の駆動振動体５８を介して、捩れ延出部３２に捩り力が加わり、第１のＹ軸検出振動体２７、第２のＹ軸検出振動体３１、第３のＹ軸検出振動体４７および第４のＹ軸検出振動体５１がＺ方向に振動駆動する。そして、第１の検出電極２８ａおよび第１の検出電極２８ｂに図６（ｄ）および図６（ｅ）に示すように電荷が発生する。そしてこの第１の検出電極２８ａおよび第１の検出電極２８ｂに発生する電荷はコリオリ力により発生するため、前記モニタ圧電電極６１に発生する信号より位相が９０度進んでいる。前記第１の検出電極２８ａおよび第１の検出電極２８ｂに発生した出力信号は図６（ｄ）および図６（ｅ）に示す通り、正極性信号と負極性信号の関係にある。

この場合におけるΣΔ変調器からなる第１のＡＤ変換器１２３の動作を以下に説明する。この第１のＡＤ変換器１２３は図６（ｃ）に示す第３のタイミングΦ３および第４のタイミングΦ４を繰り返すことによって動作するもので、第３のタイミングΦ３および第４のタイミングΦ４ではセンサ素子２１における第１の検出電極２８ａおよび第１の検出電極２８ｂから出力される正極性信号または負極性信号がΣΔ変調されて１ビットデジタル信号に変換される。

上記した第３のタイミングΦ３および第４のタイミングΦ４での動作をひとつずつ説明する。

ここでは、センサ素子２１のＹ軸を中心に所定の角速度がセンサ素子２１に付与されて、センサ素子２１が回転し、第１の検出電極２８ａおよび第１の検出電極２８ｂに８値に相当する電荷の出力電圧が発生する場合を考える。

まず、第３のタイミングΦ３では、センサ素子２１における第１の検出電極２８ａおよび第１の検出電極２８ｂから発生する８値に相当する電荷からなる出力信号が第１の積分回路１０６におけるコンデンサ１０８に保持されるとともに、このコンデンサ１０８に保持されている出力信号が比較手段１２０における比較器１２１の反転端子に入力される。同様に、センサ素子２１における第１の検出電極２８ｂから発生する出力信号が第２の積分回路１１７におけるコンデンサ１１９に保持されるとともに、このコンデンサ１１９に保持されている−８値に相当する電荷からなる出力信号が比較手段１２０における比較器１２１の非反転端子に入力される。そうすると、比較器１２１から比較結果として、１ビットデジタル信号“１”がフリップフロップ１２２に入力され、第４のタイミングΦ４時に、フリップフロップ１２２にラッチされる。そして、第４のタイミングΦ４で、第１のＤＡ出力手段１０１におけるスイッチ１０３およびスイッチ１０４がＯＮになり、コンデンサ１０２に保持されている電荷が放電されるとともに、第２のＤＡ出力手段１１２におけるスイッチ１１４ａおよびスイッチ１１４ｂがＯＮになり、コンデンサ１１３に保持されている電荷が放電される。そして、フリップフロップ１２２からのラッチ信号“１”が、次の、第３のタイミングΦ３時に第１のＤＡ変換手段９８における第１のＤＡ切替手段９７に入力され、−１０値に相当する電荷を発生する第２の基準電圧１００に切り替えられる。同様に、第２のＤＡ変換手段１１６における第２のＤＡ切替手段１０９に入力され、１０値に相当する電荷を発生する第１の基準電圧１１０に切り替えられる。そうすると、第１のＤＡ出力手段１０１におけるコンデンサ１０２に、第２の基準電圧１００の−１０値に相当する電荷に対応する電荷が蓄えられ、第１の積分回路１０６に入力されるとともに、第２のＤＡ出力手段１１２におけるコンデンサ１１３に第１の基準電圧１１０の１０値に相当する電荷に対応する電荷が蓄えられ、第２の積分回路１１７に入力される。それとともに、第１のスイッチ１０５がＯＮになり、前記センサ素子２１の第１の検出電極２８ａより発生する８値に相当する電荷に対応する電荷が第１の積分回路１０６に出力される。さらに、第２のスイッチ１１５がＯＮになり、第１の検出電極２８ｂから８値に相当する電荷に対応する電荷が第２の積分回路１１７に入力される。

これにより第４のタイミングΦ４では、第１の積分回路１０６におけるコンデンサ１０８に、図６（ｄ）の斜線部で示される電荷量と第１のＤＡ変換手段９８より出力される電荷量の総和が積分されて６値に相当する電荷からなる出力信号が第１の積分回路１０６に保持されることになる。同様に、第２の積分回路１１７におけるコンデンサ１１９に、図６（ｆ）の斜線部で示される電荷量と第２のＤＡ変換手段１１６より出力される電荷量の総和が積分されて−６値に相当する電荷からなる出力信号が第２の積分回路１１７に保持されることになる。そして、比較器１２１により比較して、フリップフロップ１２２に１ビットデジタル信号として出力されることになる。そして、このような前述のサイクルを繰り返すことにより、第１の積分回路１０６に保持される電圧は順次２値に相当する電荷ずつ低下し、一方、第２の積分回路１１７に保持される電圧は順次、２値に相当する電荷ずつ増加する。その結果、第１の積分回路１０６および第２の積分回路１１７に保持される電圧が０値に相当する電荷になるまでは、“１”の出力信号が出力される。その後、第１の積分回路１０６に保持される電圧が−２値に相当する電荷になるとともに、第２の積分回路１１７に保持される電圧が２値に相当する電荷になると、比較器１２１からは、“−１”出力信号が出力される。そうすると、フリップフロップ１２２からは、“−１”の出力信号が第１のＤＡ切替手段９７および第２のＤＡ切替手段１０９に入力され、第１のＤＡ変換手段９８における第１の基準電圧９９から、１０値に相当する電荷の電圧が出力され、対応した電荷がコンデンサ１０２に保持されるとともに、第２のＤＡ変換手段１１６における第２の基準電圧１１１からは、−１０値に相当する電荷の電圧が出力され、対応する電荷がコンデンサ１１３に保持される。そうすると、第１の積分回路１０６に１６値に相当する電荷の電圧が保持されるとともに、第２の積分回路１１７に−１６値に相当する電荷の電圧が保持される。以後、第１の積分回路１０６および第２の積分回路１１７の出力電圧が順次２値に相当する電荷ずつ変化して、“１”の出力信号が９回出力された後、“−１”の出力信号が１回出力され、マルチビット化すると、“０．８”の出力信号が出力されて、Ｙ軸周りの角速度の信号として検出されるものである。

次に、角速度センサ素子にＺ軸方向回りの角速度が発生する場合を考える。重り部３６、４０、５６、６０がコリオリ力により、Ｙ軸方向に振動駆動する。そうすると、第１のＺ軸検出振動体３４、第２のＺ軸検出振動体３９、第３のＺ軸検出振動体５４および第４のＺ軸検出振動体５９における第１の駆動振動体３３、第２の駆動振動体３８、第３の駆動振動体５２および第４の駆動振動体５８から垂直な方向に延出された箇所がＹ軸方向に振動駆動する。そして、角速度に応じた電荷が外側第２の検出電極３５ａおよび内側第２の検出電極３５ｂに発生する。さらに、第１のＺ軸検出振動体３４、第２のＺ軸検出振動体３９、第３のＺ軸検出振動体５４および第４のＺ軸検出振動体５９のＬ字形状に折り曲げられた先端側は、前述のＹ軸方向振動駆動に伴い、Ｘ軸方向に撓み振動する。したがって、この撓み振動により発生する電荷が、外側第２の検出電極３５ａおよび内側第２の検出電極３５ｂに加算して発生し、Ｚ軸周りの角速度を検出することが出来るものである。

そして、外側第２の検出電極３５ａおよび内側第２の検出電極３５ｂに図７（ｂ）および図７（ｃ）に示すように電荷が発生する。そしてこの外側第２の検出電極３５ａおよび内側第２の検出電極３５ｂに発生する電荷はコリオリ力により発生するため、前記モニタ圧電電極６１に発生する信号より位相が９０度進んでいる。前記外側第２の検出電極３５ａおよび内側第２の検出電極３５ｂに発生した出力信号は図７（ｂ）および図７（ｃ）に示す通り、正極性信号と負極性信号の関係にある。

この場合におけるΣΔ変調器からなる第２のＡＤ変換器１６３の動作を以下に説明する。この第２のＡＤ変換器１６３は図７（ａ）に示す第５のタイミングΦ５および第６のタイミングΦ６を繰り返すことによって動作するもので、第５のタイミングΦ５および第６のタイミングΦ６ではセンサ素子２１における外側第２の検出電極３５ａおよび内側第２の検出電極３５ｂから出力される正極性信号または負極性信号がΣΔ変調されて１ビットデジタル信号に変換される。

上記した第５のタイミングΦ５および第６のタイミングΦ６での動作をひとつずつ説明する。

ここでは、センサ素子２１のＺ軸を中心に所定の角速度がセンサ素子２１に付与されて、センサ素子２１が回転し、外側第２の検出電極３５ａおよび内側第２の検出電極３５ｂに８値に相当する電荷の出力電圧が発生する場合を考える。

まず、第５のタイミングΦ５では、センサ素子２１における外側第２の検出電極３５ａから発生する８値に相当する電荷からなる出力信号が第３の積分回路１４６におけるコンデンサ１４８に保持されるとともに、このコンデンサ１４８に保持されている出力信号が比較手段１６０における比較器１６１の反転端子に入力される。同様に、センサ素子２１における内側第２の検出電極３５ｂから発生する出力信号が第４の積分回路１５７におけるコンデンサ１５９に保持されるとともに、このコンデンサ１５９に保持されている−８値に相当する電荷からなる出力信号が比較手段１６０における比較器１６１の非反転端子に入力される。そうすると、比較器１６１から比較結果として、１ビットデジタル信号“１”がフリップフロップ１６２に入力され、第６のタイミングΦ６時に、フリップフロップ１６２にラッチされる。そして、第６のタイミングΦ６で、第３のＤＡ出力手段１４１におけるスイッチ１４３およびスイッチ１４４がＯＮになり、コンデンサ１４２に保持されている電荷が放電されるとともに、第４のＤＡ出力手段１５２におけるスイッチ１５４ａおよびスイッチ１５４ｂがＯＮになり、コンデンサ１５３に保持されている電荷が放電される。そして、フリップフロップ１６２からのラッチ信号“１”が、次の、第５のタイミングΦ５時に第３のＤＡ変換手段１３８における第３のＤＡ切替手段１３７に入力され、−１０値に相当する電荷を発生する第２の基準電圧１４０に切り替えられる。同様に、第４のＤＡ変換手段１５６における第４のＤＡ切替手段１４９に入力され、１０値に相当する電荷を発生する第１の基準電圧１５０に切り替えられる。そうすると、第３のＤＡ出力手段１４１におけるコンデンサ１４２に、第２の基準電圧１４０の−１０値に相当する電荷に対応する電荷が蓄えられ、第３の積分回路１４６に入力されるとともに、第４のＤＡ出力手段１５２におけるコンデンサ１５３に第１の基準電圧１５０の１０値に相当する電荷に対応する電荷が蓄えられ、第４の積分回路１５７に入力される。それとともに、第３のスイッチ１４５がＯＮになり、前記センサ素子２１の外側第２の検出電極３５ａより発生する８値に相当する電荷に対応する電荷が第３の積分回路１４６に出力される。さらに、第４のスイッチ１５５がＯＮになり、内側第２の検出電極３５ｂから８値に相当する電荷に対応する電荷が第４の積分回路１５７に入力される。

これにより第６のタイミングΦ６では、第３の積分回路１４６におけるコンデンサ１４８に、図７（ｂ）の斜線部で示される電荷量と第３のＤＡ変換手段１３８より出力される電荷量の総和が積分されて６値に相当する電荷からなる出力信号が第３の積分回路１４６に保持されることになる。同様に、第４の積分回路１５７におけるコンデンサ１５９に、図７（ｃ）の斜線部で示される電荷量と第４のＤＡ変換手段１５６より出力される電荷量の総和が積分されて−６値に相当する電荷からなる出力信号が第４の積分回路１５７に保持されることになる。そして、比較器１６１により比較して、フリップフロップ１６２に１ビットデジタル信号として出力されることになる。そして、このような前述のサイクルを繰り返すことにより、第３の積分回路１４６に保持される電圧は順次２値に相当する電荷ずつ低下し、一方、第４の積分回路１５７に保持される電圧は順次、２値に相当する電荷ずつ増加する。その結果、第３の積分回路１４６および第４の積分回路１５７に保持される電圧が０値に相当する電荷になるまでは、“１”の出力信号が出力される。その後、第３の積分回路１４６に保持される電圧が−２値に相当する電荷になるとともに、第４の積分回路１５７に保持される電圧が２値に相当する電荷になると、比較器１６１からは、“−１”の出力信号が出力される。そうすると、フリップフロップ１６２からは、“−１”の出力信号が第３のＤＡ切替手段１３７および第４のＤＡ切替手段１４９に入力され、第３のＤＡ変換手段１３８における第１の基準電圧１３９から、１０値に相当する電荷の電圧が出力され、対応した電荷がコンデンサ１４２に保持されるとともに、第４のＤＡ変換手段１５６における第２の基準電圧１５１からは、−１０値に相当する電荷の電圧が出力され、対応する電荷がコンデンサ１５３に保持される。そうすると、第３の積分回路１４６に１６値に相当する電荷の電圧が保持されるとともに、第４の積分回路１５７に−１６値に相当する電荷の電圧が保持される。以後、第３の積分回路１４６および第４の積分回路１５７の出力電圧が順次２値に相当する電荷ずつ変化して、“１”の出力信号が９回出力された後、“−１”の出力信号が１回出力され、マルチビット化すると、“０．８”の出力信号が出力されて、Ｚ軸周りの角速度の信号として検出されるものである。

ここで、センサ素子２１の質量アンバランスにより、第１の検出電極２８ａに図６（ｆ）に示す不要な信号が発生するとともに、第１の検出電極２８ｂに図６（ｇ）に示す不要な信号が発生する場合を考える。

本発明の一実施の形態における角速度センサにおいては、タイミング制御回路９３に、センサ素子２１における第１の検出電極２８ａおよび第１の検出電極２８ｂの容量により生じる位相ずれ量を補正する第１の位相調整回路９２ａを設けたため、同期検波時に出力信号に静電結合漏れに起因するオフセットが発生することを防止することが出来ることとなり、これにより、オフセット調整をする必要が無くなるから、Ｙ軸周りの角速度出力電圧のレンジの減少を抑制することとなり、その結果、Ｙ軸周りの角速度出力信号の感度の低下を防止することができるという作用効果を有するものである。

また、同様に、タイミング制御回路９３に、センサ素子２１における外側第２の検出電極３５ａおよび内側第２の検出電極３５ｂの容量により生じる位相ずれ量を補正する第２の位相調整回路９２ｂを設けたため、同期検波時に出力信号に静電結合漏れに起因するオフセットが発生することを防止することが出来ることとなり、これにより、オフセット調整をする必要が無くなるから、Ｚ軸周りの角速度出力電圧のレンジの減少を抑制することとなり、その結果、Ｚ軸周りの角速度出力信号の感度の低下を防止することができるという作用効果を有するものである。

本発明にかかる角速度センサは、静電結合漏れを相殺するとともに、出力信号の感度の低下も抑制することが可能な角速度センサを提供することができるという効果を有し、航空機、車両などの移動体の姿勢制御やナビゲーションシステム等に用いられる角速度センサとして有用である。

２１センサ素子
２８ａ，２８ｂ第１の検出電極
３３ａ駆動圧電電極
３５ａ，３５ｂ第２の検出電極
６１モニタ圧電電極
９０ドライブ回路
９２ａ第１の位相調整回路
９２ｂ第２の位相調整回路
９３タイミング制御回路
９７第１のＤＡ切替手段
９８第１のＤＡ変換手段
１０５第１のスイッチ
１０６第１の積分回路
１２０比較手段
１２４第１の補正演算手段
１３７第３のＤＡ切替手段
１３８第３のＤＡ変換手段
１４５第３のスイッチ
１４６第３の積分回路
１６０比較手段
１６４第２の補正演算手段

Claims

駆動電極と、モニタ電極と、検出電極とを有するセンサ素子と、前記モニタ電極から出力されるモニタ信号をもとに所定の振幅の電圧を前記駆動電極に入力し振動駆動させるドライブ回路と、前記検出電極から出力される信号を角速度出力信号に変換するセンス回路と、前記モニタ信号に位相同期しモニタ信号周波数を任意の倍数で逓倍した方形波を出力するＰＬＬ回路とを設け、前記ＰＬＬ回路出力の任意のエッジタイミングで可変可能な位相調整回路を備えることにより、前記センス回路における同期検波のタイミングを調整する構成とした角速度センサ。
駆動電極と、モニタ電極と、第１の検出電極と、この第１の検出電極により検出する角速度と直交する角速度を検出する第２の検出電極とを有するセンサ素子と、前記モニタ電極から出力されるモニタ信号をもとに所定の振幅の電圧を前記駆動電極に入力し振動駆動させるドライブ回路と、前記第１の検出電極から出力される信号を角速度出力信号に変換する第１のセンス回路と、前記第２の検出電極から出力される角速度を検出する信号を角速度出力信号に変換する第２のセンス回路と、前記モニタ信号に位相同期しモニタ信号周波数を任意の倍数で逓倍した方形波を出力するＰＬＬ回路とを備え、前記ＰＬＬ回路出力の任意のエッジタイミングで可変可能な第１の位相調整回路を設けることにより前記第１のセンス回路における同期検波のタイミングを調整し、さらに前記ＰＬＬ回路出力の任意のエッジタイミングで可変可能な第２の位相調整回路を設けることにより前記第２のセンス回路における同期検波のタイミングを調整する構成とした角速度センサ。
前記位相調整回路にＲＯＭを設け、このＲＯＭにセンサ素子における検出電極により生じる位相ずれ量を補正する補正値を格納するようにした請求項１又は請求項２記載の角速度センサ。