JPH1050697A - 半導体装置の素子分離方法 - Google Patents

半導体装置の素子分離方法

Info

Publication number
JPH1050697A
JPH1050697A JP9072101A JP7210197A JPH1050697A JP H1050697 A JPH1050697 A JP H1050697A JP 9072101 A JP9072101 A JP 9072101A JP 7210197 A JP7210197 A JP 7210197A JP H1050697 A JPH1050697 A JP H1050697A
Authority
JP
Japan
Prior art keywords
oxide film
forming
polysilicon
silicon nitride
pad oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9072101A
Other languages
English (en)
Other versions
JP4003844B2 (ja
Inventor
Toko An
安東浩
▲黄▼民旭
Minkyoku Ko
Eiu Boku
朴泳雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH1050697A publication Critical patent/JPH1050697A/ja
Application granted granted Critical
Publication of JP4003844B2 publication Critical patent/JP4003844B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】 【課題】半導体装置の素子分離膜の形成方法を提供す
る。 【解決手段】半導体基板の所定領域を露出させるパッド
酸化膜パターン上にパッド酸化膜パターンの幅より広い
シリコン窒化膜パターンを形成してシリコン窒化膜パタ
ーンの縁下部にアンダーカット領域を形成し、全面にア
ンダーカット領域を充填するポリシリコン膜を形成し、
これを熱酸化させて前記シリコン窒化膜パターンの開口
部にフィールド酸化膜を形成し、シリコン窒化膜パター
ンを除去し、フィールド酸化膜及びパッド酸化膜パター
ンを酸化膜蝕刻溶液で所定の厚さだけ蝕刻してフィール
ド酸化膜の縁部に残存するポリシリコン残余物を露出さ
せ、露出したポリシリコン残余物を有機物除去用洗浄溶
液で蝕刻してその大きさを小さくし、これを熱酸化工程
で完全に酸化させ、酸化膜蝕刻溶液に浸けて活性領域を
露出させることによりポリシリコン残余物を完全に除去
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の素子分
離方法に係り、特にポリシリコン膜を使用する素子分離
方法に関する。
【０００２】
【従来の技術】近年、半導体装置の集積度の増加に伴
い、制限された面積内に多くのトランジスタを形成する
ために、これらを相互に分離するための素子分離膜の幅
が徐々に小さくなっていきた。このような素子分離膜を
形成する方法として、シリコン基板を局部的に熱酸化さ
せて厚いフィールド酸化膜を形成する方法（Local Oxid
ation of Silicon、以下ＬＯＣＯＳという）が広く使用
されてきた。しかし、このＬＯＣＯＳ方法による工程
は、フィールド酸化膜の縁部に形成されるバーズビーク
(ｂird's beak)を一定の大きさ以下にすることが困難で
あるという問題点を有する。このようなバーズビーク
は、その大きさが大きいほど半導体装置の活性領域の面
積を減少させるため、高集積の半導体装置を設計する際
の妨げとなる。従って、近年、バーズビークを小さくし
得る素子分離膜の形成方法に関して、様々ま研究が行わ
れている。
【０００３】図１乃至図４は、バーズビークを小さくす
るためにポリシリコンスペーサを使用する従来技術に係
る素子分離膜の形成方法を説明するための断面図であ
る。
【０００４】図１は、シリコン窒化膜パターン５及びポ
リシリコン膜よりなるスペーサ９を形成する工程を説明
するための断面図である。まず、半導体基板１の全面に
パッド酸化膜及びシリコン窒化膜を順に形成する。ここ
で、前記パッド酸化膜は１００Å乃至２００Åの厚さを
有する熱酸化膜で形成し、前記シリコン窒化膜は１００
０Å乃至２０００Åの厚さで形成する。次いで、前記シ
リコン窒化膜をパタニングしてパッド酸化膜の所定領域
を露出させるシリコン窒化膜パターン５を形成する。次
いで、シリコン窒化膜パターン５の縁下部にアンダーカ
ット領域を形成するために、露出したパッド酸化膜を等
方性蝕刻して、その下部の半導体基板１を露出させると
共にシリコン窒化膜パターン５の下部にパッド酸化膜パ
ターン３を形成する。次いで、パッド酸化膜パターン３
が形成された結果物を熱酸化させて、露出した半導体基
板１の表面に厚い熱酸化膜７を形成する。次いで、熱酸
化膜７が形成された結果物の全面に対して、前記アンダ
ーカット領域を充填するポリシリコン膜を形成し、これ
を異方性蝕刻してシリコン窒化膜パターン５の側壁の下
端部にスペーサ９を形成する。ここで、異方性蝕刻工程
においては、スペーサ９がシリコン窒化膜パターン５の
側壁の下端部に形成されるように、過度な蝕刻を行う。
【０００５】図２は、フィールド酸化膜１１を形成する
工程を説明するための断面図である。具体的に説明すれ
ば、スペーサ９が形成された結果物を熱酸化させて、シ
リコン窒化膜パターン５の開口部に厚いフィールド酸化
膜１１を形成する。この際、ポリシリコン膜で形成され
たスペーサ９は、その殆どが酸化されてフィールド酸化
膜１１の一部を形成し、これによりシリコン窒化膜パタ
ーン５の縁下部にバーズビークが形成されることを効果
的に抑制することができる。しかし、図１を参照して説
明したアンダーカット領域に充填されたポリシリコン膜
が完全には酸化さず、図示のように、シリコン窒化膜パ
ターン５の縁下部にポリシリコン残余物９ａが残る。こ
のようにしてフィールド酸化膜１１が形成された結果物
の断面図を電子透過顕微鏡（transmission electron mi
croscope：ＴＥＭ）で撮影した写真を図５に示す。図５
において、シリコン窒化膜パターン５の縁下部に、白の
矢印に示すように、ポリシリコン残余物９ａが残ってい
ることがわかる。
【０００６】図３は、犠牲酸化膜３ａを形成する工程を
説明するための断面図である。更に詳しく説明すれば、
フィールド酸化膜１１が形成された結果物をＨ3ＰＯ4溶
液に浸けてシリコン窒化膜パターン５を除去することに
より、その下部のパッド酸化膜パターン３を露出させ
る。次いで、シリコン窒化膜パターン５が除去された結
果物を熱酸化させ、露出したパッド酸化膜パターン３が
さらに厚くなった犠牲酸化膜３ａを形成する。この際、
犠牲酸化膜３ａは３００Åより厚くならないように形成
することが望ましい。これは、犠牲酸化膜３ａが３００
Åより厚く形成されると、犠牲酸化膜３ａを除去するた
めの後続工程時において、フィールド酸化膜１１の厚さ
及び幅が著しく減少し、素子分離特性を低下させるから
である。このように、犠牲酸化膜３ａを充分に厚く形成
することは望ましくないため、ポリシリコン残余物９ａ
が完全には酸化されないことになる。よって、犠牲酸化
膜３ａの形成後においても、その大きさが若干小さくな
ったポリシリコン残余物９ｂが依然として存在する。
【０００７】図４は、素子分離膜１１ａを完成するため
の工程を説明するための断面図である。まず、犠牲酸化
膜３ａが形成された結果物を酸化膜の除去溶液、例えば
フッ酸溶液に浸けて犠牲酸化膜３ａの下部の半導体基板
１が露出されるように犠牲酸化膜３ａを除去する。この
際、フィールド酸化膜１１も蝕刻されて、その厚さが薄
くなった素子分離膜１１ａが形成され、ポリシリコン残
余物９ｂは、図示のように、フィールド酸化膜１１から
離脱して、露出した半導体基板１、即ち活性領域の表面
及び素子分離膜１１ａの表面に吸着される。このように
活性領域及び素子分離膜１１ａの表面にポリシリコン残
余物９ｂが吸着された結果物の表面を電子走査顕微鏡
（scanning electron microscope：ＳＥＭ）で撮影した
写真を図６に示す。
【０００８】前述したように、従来の素子分離膜の形成
方法によれば、犠牲酸化膜を除去した後にポリシリコン
残余物が活性領域及び素子分離膜の表面に吸着され、後
続工程であるゲート酸化膜の形成工程時に、活性領域の
表面に均一な厚さを有するゲート酸化膜が形成されな
い。よって、ゲート酸化膜の内圧を低下させ、トランジ
スタの特性を著しく低下させる。
【０００９】
【発明が解決しようとする課題】本発明は、上記の事情
に鑑みてなされたものであり、その目的は、ポリシリコ
ン残余物を完全に除去させ得る半導体装置の素子分離膜
形成方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明に係る素子分離膜
の形成方法は、半導体基板の表面にパッド酸化膜を形成
する工程と、前記パッド酸化膜上の所定領域を露出させ
るシリコン窒化膜パターンを形成する工程と、前記露出
されたパッド酸化膜を等方性蝕刻して前記シリコン窒化
膜パターンの縁下部にアンダーカット領域を形成すると
共に前記等方性蝕刻されたパッド酸化膜の下部の半導体
基板を露出させるパッド酸化膜パターンを形成する工程
と、前記露出された半導体基板の表面に前記パッド酸化
膜より薄い熱酸化膜を形成する工程と、前記シリコン窒
化膜パターンの側壁に前記アンダーカット領域を充填す
るポリシリコンスペーサを形成する工程と、前記ポリシ
リコンスペーサが酸化されるように前記結果物を熱酸化
させて前記シリコン窒化膜パターンの間にフィールド酸
化膜を形成する工程と、前記シリコン窒化膜パターンを
除去して、その下部のパッド酸化膜パターンを露出させ
る工程と、前記露出されたパッド酸化膜パターン及び前
記フィールド酸化膜を所定の厚さだけ蝕刻して前記アン
ダーカット領域に残っているポリシリコン残余物を露出
させる工程と、前記結果物を有機物除去用洗浄溶液に浸
けて前記露出されたポリシリコン残余物を蝕刻する工程
と、前記結果物を熱酸化させ前記蝕刻されたポリシリコ
ン残余物を完全に酸化させる工程とを含むことを特徴と
する。
【００１１】本発明に係る素子分離膜の形成方法は、半
導体基板上にパッド酸化膜を形成する工程と、前記パッ
ド酸化膜上の所定領域を露出させるシリコン窒化膜パタ
ーンを形成する工程と、前記露出されたパッド酸化膜を
等方性蝕刻して前記シリコン窒化膜パターンの縁下部に
アンダーカット領域を形成すると共に前記等方性蝕刻さ
れたパッド酸化膜の下部の半導体基板を露出させるパッ
ド酸化膜パターンを形成する工程と、前記露出された半
導体基板の表面に前記パッド酸化膜より薄い熱酸化膜を
形成する工程と、前記結果物の全面に前記アンダーカッ
ト領域を充填するポリシリコン膜を形成する工程と、前
記結果物を熱酸化させることにより前記ポリシリコン膜
及び前記シリコン窒化膜パターンの間の半導体基板が酸
化されたシリコン酸化膜を形成する工程と、前記シリコ
ン窒化膜パターンが露出されるように前記シリコン酸化
膜を全面蝕刻して前記シリコン窒化膜パターンの間にフ
ィールド酸化膜を形成する工程と、前記露出されたシリ
コン窒化膜パターンを除去してその下部のパッド酸化膜
パターンを露出させる工程と、前記露出されたパッド酸
化膜パターン及び前記フィールド酸化膜を所定の厚さだ
け蝕刻して前記アンダーカット領域に残っているポリシ
リコン残余物を露出させる工程と、前記結果物を有機物
除去用洗浄溶液に浸けて前記露出されたポリシリコン残
余物を蝕刻する工程と、前記結果物を熱酸化させ前記蝕
刻されたポリシリコン残余物を完全に酸化させる工程と
を含むことを特徴とする。
【００１２】本発明に係る素子分離の膜形成方法は、半
導体基板上に第１層及び第２層を順に積層し、前記第２
層をパタニングして開口部を形成した後に、前記開口部
を介して前記第１層を選択的に等方性蝕刻して、前記第
２層の開口部の周辺下部にアンダーカット領域を形成す
る工程と、前記アンダーカット領域をポリシリコンによ
り充填する工程と、絶酸化により前記開口部にシリコン
酸化膜を成長させる工程と、前記第２層を除去して前記
第１層を露出させる工程と、露出した前記第１層を所定
の厚さだけ蝕刻する工程と、前記アンダーカット領域に
存在する未酸化のポリシリコンを酸化させる工程と、結
果物の表面のシリコン酸化膜を所定量だけ蝕刻する工程
とを含むことを特徴とする。
【００１３】
【発明の実施の形態】以下、添付した図面に基づき本発
明の好適な実施の形態を詳しく説明する。
【００１４】［第１の実施の形態］図７乃至図１１は、
本発明の第１の実施の形態に係る素子分離膜の形成方法
を説明するための断面図である。
【００１５】図７は、パッド酸化膜パターン２３及びシ
リコン窒化膜パターン２５を形成する工程を説明するた
めの断面図である。まず、半導体基板２１上にパッド酸
化膜及びシリコン窒化膜を順に形成する。ここで、前記
パッド酸化膜は１００Å乃至３００Åの酸化膜で形成す
ることが望ましく、前記シリコン窒化膜は１０００Å乃
至２０００Åの厚さで形成することが望ましい。次い
で、前記シリコン窒化膜をパタニングしてパッド酸化膜
の所定領域を露出させるシリコン窒化膜パターン２５を
形成する。次いで、露出したパッド酸化膜を等方性蝕刻
してシリコン窒化膜パターン２５の縁下部にアンダーカ
ット領域を形成すると共に等方性蝕刻されたパッド酸化
膜の下部の半導体基板２１を露出させるパッド酸化膜パ
ターン２３を形成する。ここで、上記のアンダーカット
領域を形成するために露出したパッド酸化膜を等方性蝕
刻する工程は、フッ酸（ＨＦ）溶液を使用する湿式蝕刻
工程で実施することが望ましい。
【００１６】図８は、ポリシリコン膜よりなるスペーサ
２９を形成する工程を説明するための断面図である。具
体的に説明すれば、パッド酸化膜パターン２３が形成さ
れた結果物を熱酸化させて、露出した半導体基板２１の
表面にパッド酸化膜より薄い熱酸化膜２７を形成する。
このように熱酸化膜を薄く形成すれば、シリコン窒化膜
パターン２５の縁下部に依然としてアンダーカット領域
が存在する。次いで、熱酸化膜２７が形成された結果物
の全面に対して、アンダーカット領域を充填するポリシ
リコン膜を形成し、そのポリシリコン膜を異方性蝕刻し
て、シリコン窒化膜パターン２５の側壁にスペーサ２９
を形成する。ここで、スペーサ２９は、ポリシリコン膜
を過度に異方性蝕刻して、図示のように、シリコン窒化
膜パターン２５の側壁上部が露出されるように形成する
ことが望ましい。これは、スペーサ２９がシリコン窒化
膜２５の側壁全体を覆うように形成された場合、後続工
程で形成されるフィールド酸化膜の縁部に尖ったピーク
が形成されるからである。
【００１７】図９は、フィールド酸化膜３１を形成する
工程を説明するための断面図である。さらに具体的に説
明すれば、スペーサ２９が形成された結果物を熱酸化さ
せて、スペーサ２９及びこれらの間の半導体基板２１が
酸化されたフィールド酸化膜３１を形成する。この際、
アンダーカット領域を充填するスペーサ２９が酸化され
ながらフィールド酸化膜３１が形成されるため、シリコ
ン窒化膜パターン２５の縁下部に形成されるバーズビー
クの大きさを著しく小さくすることができる。しかし、
アンダーカット領域に充填されたポリシリコン膜が完全
に酸化されないために、図示のように、シリコン窒化膜
パターン２５の縁下部において、フィールド酸化膜３１
を取囲むようにしてポリシリコン残余物２９ａが形成さ
れる。
【００１８】図１０は、ポリシリコン残余物２９を小さ
くするための工程を説明するための断面図である。ま
ず、フィールド酸化膜３１が形成された結果物をＨ3Ｐ
Ｏ4溶液に浸けてシリコン窒化膜パターン２５を除去す
ることにより、その下部のパッド酸化膜パターン２３を
露出させる。次いで、パッド酸化膜パターン２３が露出
した結果物をフッ酸（ＨＦ）溶液に浸けて、パッド酸化
膜パターン２３及びフィールド酸化膜３１を所定の厚
さ、例えば３０Å乃至１００Åほど蝕刻することにより
ポリシリコン残余物２９ａを露出させる。この際、フィ
ールド酸化膜３１の周囲の半導体基板２１の表面、即ち
活性領域の表面には薄くなったパッド酸化膜パターン２
３ａが形成される。次いで、ポリシリコン残余物２９ａ
が露出した結果物を有機物除去用洗浄溶液、例えばＮＨ
4ＯＨ、Ｈ2Ｏ2及び脱イオン水が混合された溶液に１０
分乃至４０分間浸けて有機物を除去する。この工程にお
いて、ポリシリコン残余物２９ａは、蝕刻されて小さく
なり、ポリシリコン残余物２９ｂとなる。
【００１９】図１１は、素子分離膜３１ａを完成する工
程を説明するための断面図である。具体的に説明すれ
ば、蝕刻により小さくなったポリシリコン残余物２９ｂ
を有する結果物を熱酸化させて、ポリシリコン残余物２
９ｂを完全に酸化させる。次いで、ポリシリコン残余物
２９ｂが完全に酸化された結果物を酸化膜蝕刻溶液、例
えばフッ酸溶液に浸けて、半導体基板２１の活性領域を
露出させると共にフィールド酸化膜３１の厚さ及び幅が
縮められた素子分離膜３１ａを形成する。素子分離膜３
１ａが形成された結果物の表面を電子走査顕微鏡で撮影
した写真を図１８に示す。図１８において、素子分離膜
３１ａが完成された表面にポリシリコン残余物２９ａ、
２９ｂが存在しないことがわかる。
【００２０】［第２の実施の形態］図１２乃至図１７
は、本発明の第２の実施の形態に係る素子分離膜の形成
方法を説明するための断面図である。
【００２１】図１２は、パッド酸化膜パターン４３及び
シリコン窒化膜パターン４５を形成する工程を説明する
ための断面図である。まず、半導体基板４１上にパッド
酸化膜及びシリコン窒化膜を順に形成する。ここで、前
記パッド酸化膜は熱酸化膜で形成することが望ましい。
次いで、前記シリコン窒化膜をパタニングしてパッド酸
化膜の所定領域を露出させるシリコン窒化膜パターン４
５を形成する。次いで、露出したパッド酸化膜を等方性
蝕刻して、シリコン窒化膜パターン４５の縁下部にアン
ダーカット領域を形成すると共に等方性蝕刻されたパッ
ド酸化膜の下部の半導体基板４１を露出させるパッド酸
化膜パターン４３を形成する。ここで、上記のアンダー
カット領域を形成するために露出されたパッド酸化膜を
等方性蝕刻する工程は、フッ酸（ＨＦ）溶液を使用する
湿式蝕刻工程で実施することが望ましい。
【００２２】図１３は熱酸化膜４７及びポリシリコン膜
４９を形成する工程を説明するための断面図である。具
体的に説明すれば、パッド酸化膜パターン４３が形成さ
れた結果物を熱酸化させて、露出した半導体基板４１の
表面にパッド酸化膜より薄い熱酸化膜４７を形成する。
このように熱酸化膜４７を薄く形成すれば、シリコン窒
化膜パターン４５の縁下部に依然としてアンダーカット
領域が存在する。次いで、熱酸化膜４７が形成された結
果物の全面にアンダーカット領域を充填するポリシリコ
ン膜４９を形成する。
【００２３】図１４は、シリコン酸化膜５１を形成する
工程を説明するための断面図である。さらに具体的に説
明すれば、ポリシリコン膜４９が形成された結果物を熱
酸化させて、ポリシリコン膜４９及び熱酸化膜４７の下
部の半導体基板４１が酸化されたシリコン酸化膜５１を
形成する。この際、アンダーカット領域を充填するポリ
シリコン膜４９が酸化されながらシリコン酸化膜５１が
形成されるため、シリコン窒化膜パターン４５の縁下部
に形成されるバーズビークの大きさを著しく小さくする
ことができる。しかし、アンダーカット領域に充填され
たポリシリコン膜を完全に酸化させることが困難である
ため、図示のように、シリコン窒化膜パターン４５の縁
下部において、シリコン酸化膜５１を取囲むようにして
ポリシリコン残余物４９ａが形成される。
【００２４】図１５は、シリコン窒化膜パターン４５の
開口部に素子分離領域を限定するフィールド酸化膜５１
ａを形成する工程を説明するための断面図である。ま
ず、シリコン窒化膜パターン４５が露出されるまでシリ
コン酸化膜５１を蝕刻して、シリコン窒化膜パターン４
５の間に素子分離領域を限定するフィールド酸化膜５１
ａを形成する。次いで、露出したシリコン窒化膜パター
ン４５をＨ3ＰＯ4溶液で除去して、その下部のパッド酸
化膜パターン４３を露出させる。
【００２５】図１６は、ポリシリコン残余物４９ａを小
さくするための工程を説明するための断面図である。ま
ず、フィールド酸化膜５１ａが形成された結果物を酸化
膜蝕刻溶液、例えばフッ酸溶液に浸けて、パッド酸化膜
パターン４３及びフィールド酸化膜５１ａを一定の厚
さ、例えば３０Å乃至１００Åほど蝕刻することにより
ポリシリコン残余物４９ａを露出させる。この際、フィ
ールド酸化膜５１ａの両側の半導体基板４１の表面、即
ち活性領域の表面には薄くなったパッド酸化膜パターン
４３ａが形成される。次いで、ポリシリコン残余物４９
ａが露出した結果物を有機物除去用洗浄溶液、例えば、
ＮＨ4ＯＨ、Ｈ2Ｏ2及び脱イオン水が混合された溶液に
１０分乃至４０分間浸ける。この工程において、ポリシ
リコン残余物４９ａは、蝕刻されて小さくなリ、ポリシ
リコン残余物４９ｂとなる。
【００２６】図１７は、素子分離膜５１ｂを完成する工
程を説明するための断面図である。具体的に説明すれ
ば、蝕刻により小さくなったポリシリコン残余物４９ｂ
を有する結果物を熱酸化して、ポリシリコン残余物４９
ｂを完全に酸化させる。次いで、ポリシリコン残余物４
９ｂが完全に酸化された結果物を酸化膜蝕刻溶液、例え
ばフッ酸溶液に浸けて、半導体基板４１の活性領域を露
出させると共に前記フィールド酸化膜５１ａの厚さ及び
幅が縮められた素子分離膜５１ｂを形成する。
【００２７】本発明は、上記の実施の形態に限定され
ず、本発明の技術的思想の範囲内で様々な変形をなし得
る。
【００２８】
【発明の効果】本発明によれば、フィールド酸化膜の形
成時にバーズビークの形成を抑制するために形成したア
ンダーカット領域において、酸化されない状態で残存す
るポリシリコン残余物を完全に除去することができる。
【００２９】したがって、例えば、活性領域に形成され
るトランジスタのゲート酸化膜の厚さを均一化すること
ができ、トランジスタの信頼性を大きく改善することが
できる。
【００３０】
【図面の簡単な説明】
【図１】従来の素子分離膜の形成方法を説明するための
断面図である。
【図２】従来の素子分離膜の形成方法を説明するための
断面図である。
【図３】従来の素子分離膜の形成方法を説明するための
断面図である。
【図４】従来の素子分離膜の形成方法を説明するための
断面図である。
【図５】図２のフィールド酸化膜を形成した直後の断面
を電子透過顕微鏡（ＴＥＭ）で撮影した写真である。
【図６】図４の素子分離膜を完成した直後の電子走査顕
微鏡（ＳＥＭ）で撮影した写真である。
【図７】本発明の第１の実施の形態に係る素子分離膜の
形成方法を説明するための断面図である。
【図８】本発明の第１の実施の形態に係る素子分離膜の
形成方法を説明するための断面図である。
【図９】本発明の第１の実施の形態に係る素子分離膜の
形成方法を説明するための断面図である。
【図１０】本発明の第１の実施の形態に係る素子分離膜
の形成方法を説明するための断面図である。
【図１１】本発明の第１の実施の形態に係る素子分離膜
の形成方法を説明するための断面図である。
【図１２】本発明の第２の実施の形態に係る素子分離膜
の形成方法を説明するための断面図である。
【図１３】本発明の第２の実施の形態に係る素子分離膜
の形成方法を説明するための断面図である。
【図１４】本発明の第２の実施の形態に係る素子分離膜
の形成方法を説明するための断面図である。
【図１５】本発明の第２の実施の形態に係る素子分離膜
の形成方法を説明するための断面図である。
【図１６】本発明の第２の実施の形態に係る素子分離膜
の形成方法を説明するための断面図である。
【図１７】本発明の第２の実施の形態に係る素子分離膜
の形成方法を説明するための断面図である。
【図１８】本発明の第１の実施の形態に係る素子分離膜
の形成方法により製造された結果物の表面を電子走査顕
微鏡（ＳＥＭ）で撮影した写真である。
【符号の説明】
１ 半導体基板 ３ パッド酸化膜パターン ３ａ 犠牲酸化膜 ５ シリコン窒化膜パターン ７ 熱酸化膜 ９ スペーサ ９ａ，９ｂ ポリシリコン残余物９ａ １１ フィールド酸化膜 １１ａ 素子分離膜 ２１ 半導体基板 ２３，２３ａ パッド酸化膜パターン ２５ シリコン窒化膜パターン ２７ 熱酸化膜 ２９ スペーサ ２９ａ，２９ｂ ポリシリコン残余物９ａ ３１ フィールド酸化膜 ３１ａ 素子分離膜 ４１ 半導体基板 ４３ パッド酸化膜パターン ４５ シリコン窒化膜パターン ４７ 熱酸化膜 ４９ ポリシリコン膜 ４９ａ，４９ｂ ポリシリコン残余物 ５１ シリコン酸化膜 ５１ａ フィールド酸化膜 ５１ｂ 素子分離膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の表面にパッド酸化膜を形成
    する工程と、 前記パッド酸化膜上の所定領域を露出させるシリコン窒
    化膜パターンを形成する工程と、 露出した前記パッド酸化膜を等方性蝕刻して、前記シリ
    コン窒化膜パターンの縁下部にアンダーカット領域を形
    成すると共に露出した前記パッド酸化膜の下部の半導体
    基板を露出させるパッド酸化膜パターンを形成する工程
    と、 露出した前記半導体基板の表面に前記パッド酸化膜より
    も薄い熱酸化膜を形成する工程と、 前記シリコン窒化膜パターンの側壁に前記アンダーカッ
    ト領域を充填するポリシリコンスペーサを形成する工程
    と、 前記ポリシリコンスペーサが酸化されるように結果物を
    熱酸化させ前記シリコン窒化膜パターンの開口部にフィ
    ールド酸化膜を形成する工程と、 前記シリコン窒化膜パターンを除去して、その下部の前
    記パッド酸化膜パターンを露出させる工程と、 露出した前記パッド酸化膜パターン及び前記フィールド
    酸化膜を所定の厚さだけ蝕刻して前記アンダーカット領
    域に残っているポリシリコン残余物を露出させる工程
    と、 結果物を有機物除去用洗浄溶液に浸けて、露出した前記
    ポリシリコン残余物を蝕刻する工程と、 結果物を熱酸化させて、蝕刻された前記ポリシリコン残
    余物を完全に酸化させる工程と、 を含むことを特徴とする半導体装置の素子分離方法。
  2. 【請求項２】 前記有機物除去用洗浄溶液は、ＮＨ4Ｏ
    Ｈ、Ｈ2Ｏ2及び脱イオン水が含まれた溶液であることを
    特徴とする請求項１に記載の半導体装置の素子分離方
    法。
  3. 【請求項３】 半導体基板上にパッド酸化膜を形成する
    工程と、 前記パッド酸化膜上の所定領域を露出させるシリコン窒
    化膜パターンを形成する工程と、 露出した前記パッド酸化膜を等方性蝕刻して、前記シリ
    コン窒化膜パターンの縁下部にアンダーカット領域を形
    成すると共に露出した前記パッド酸化膜の下部の半導体
    基板を露出させるパッド酸化膜パターンを形成する工程
    と、 露出した前記半導体基板の表面に前記パッド酸化膜より
    も薄い熱酸化膜を形成する工程と、 結果物の全面に前記アンダーカット領域を充填するポリ
    シリコン膜を形成する工程と、 結果物を熱酸化させて、前記ポリシリコン膜及び前記シ
    リコン窒化膜パターンの開口部の前記半導体基板の酸化
    によるシリコン酸化膜を形成する工程と、 前記シリコン窒化膜パターンが露出するように前記シリ
    コン酸化膜の全面を蝕刻して前記シリコン窒化膜パター
    ンの間にフィールド酸化膜を形成する工程と、 露出した前記シリコン窒化膜パターンを除去して、その
    下部のパッド酸化膜パターンを露出させる工程と、 露出した前記パッド酸化膜パターン及び前記フィールド
    酸化膜を所定の厚さだけ蝕刻して前記アンダーカット領
    域に残っているポリシリコン残余物を露出させる工程
    と、 結果物を有機物除去用洗浄溶液に浸けて、露出したポリ
    シリコン残余物を蝕刻する工程と、 結果物を熱酸化させて、蝕刻された前記ポリシリコン残
    余物を完全に酸化させる工程と、 を含むことを特徴とする半導体装置の素子分離方法。
  4. 【請求項４】 前記有機物除去用洗浄溶液は、ＮＨ4Ｏ
    Ｈ、Ｈ2Ｏ2及び脱イオン水が含まれた溶液であることを
    特徴とする請求項３に記載の半導体装置の素子分離膜形
    成方法。
  5. 【請求項５】 半導体基板上の素子を分離するための素
    子分離膜形成方法であって、 半導体基板上に第１層及び第２層を順に積層し、前記第
    ２層をパタニングして開口部を形成した後に、前記開口
    部を介して前記第１層を選択的に等方性蝕刻して、前記
    第２層の開口部の周辺下部にアンダーカット領域を形成
    する工程と、 前記アンダーカット領域をポリシリコンにより充填する
    工程と、 絶酸化により前記開口部にシリコン酸化膜を成長させる
    工程と、 前記第２層を除去して前記第１層を露出させる工程と、 露出した前記第１層を所定の厚さだけ蝕刻する工程と、 前記アンダーカット領域に存在する未酸化のポリシリコ
    ンを酸化させる工程と、 結果物の表面のシリコン酸化膜を所定量だけ蝕刻する工
    程と、 を含むことを特徴とする半導体装置の素子分離方法
JP07210197A 1996-06-07 1997-03-25 半導体装置の素子分離方法 Expired - Fee Related JP4003844B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR96-20369 1996-06-07
KR1019960020369A KR0183879B1 (ko) 1996-06-07 1996-06-07 반도체장치의 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
JPH1050697A true JPH1050697A (ja) 1998-02-20
JP4003844B2 JP4003844B2 (ja) 2007-11-07

Family

ID=19461119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07210197A Expired - Fee Related JP4003844B2 (ja) 1996-06-07 1997-03-25 半導体装置の素子分離方法

Country Status (3)

Country Link
US (1) US5837595A (ja)
JP (1) JP4003844B2 (ja)
KR (1) KR0183879B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6455381B1 (en) 1999-05-27 2002-09-24 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device having a trench isolation structure

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100219043B1 (ko) * 1996-12-20 1999-09-01 김영환 반도체 장치의 소자분리막 형성 방법
KR100280107B1 (ko) 1998-05-07 2001-03-02 윤종용 트렌치 격리 형성 방법
KR100292616B1 (ko) 1998-10-09 2001-07-12 윤종용 트렌치격리의제조방법
TW449832B (en) * 1999-01-04 2001-08-11 United Microelectronics Corp Removing method of polysilicon defect
KR100322531B1 (ko) 1999-01-11 2002-03-18 윤종용 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
KR100338767B1 (ko) 1999-10-12 2002-05-30 윤종용 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법
KR100649872B1 (ko) * 2005-12-29 2006-11-27 동부일렉트로닉스 주식회사 반도체소자의 트랜치 소자분리막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6455381B1 (en) 1999-05-27 2002-09-24 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device having a trench isolation structure

Also Published As

Publication number Publication date
KR980006031A (ko) 1998-03-30
JP4003844B2 (ja) 2007-11-07
US5837595A (en) 1998-11-17
KR0183879B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
US5795811A (en) Method for forming insulating films in semiconductor devices
JPH09172166A (ja) 半導体集積回路の形成方法
JPH03132034A (ja) 半導体デバイスの製造方法
US5989975A (en) Method for manufacturing shallow trench isolation
US5371036A (en) Locos technology with narrow silicon trench
JPH1050697A (ja) 半導体装置の素子分離方法
JP2875972B2 (ja) 半導体素子の隔離方法
JPH11340315A (ja) 半導体装置の製造方法
US5913133A (en) Method of forming isolation layer for semiconductor device
KR20000042870A (ko) 반도체 소자의 트렌치 형성방법
US6245643B1 (en) Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution
US5940720A (en) Methods of forming oxide isolation regions for integrated circuits substrates using mask and spacer
KR100241517B1 (ko) 반도체 장치의 소자분리막 형성방법
JPS59202648A (ja) 半導体装置の製造方法
JP3856410B2 (ja) 半導体装置の素子分離領域形成方法
JPH0268929A (ja) 半導体装置の製造方法
KR19990021358A (ko) 반도체 소자의 소자 분리방법
KR100416813B1 (ko) 반도체소자의필드산화막형성방법
JPH1070186A (ja) 半導体装置の素子分離膜形成方法
JPH11135608A (ja) 半導体装置の製造方法
JPH11135609A (ja) 半導体装置の製造方法
JPH11135610A (ja) 半導体装置の製造方法
JPH05218082A (ja) 半導体装置の製造方法
JPH0737873A (ja) 半導体装置の素子分離領域形成方法
JPH07263432A (ja) フィールド酸化膜製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070816

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees