JPH0737873A - 半導体装置の素子分離領域形成方法 - Google Patents
半導体装置の素子分離領域形成方法Info
- Publication number
- JPH0737873A JPH0737873A JP15653993A JP15653993A JPH0737873A JP H0737873 A JPH0737873 A JP H0737873A JP 15653993 A JP15653993 A JP 15653993A JP 15653993 A JP15653993 A JP 15653993A JP H0737873 A JPH0737873 A JP H0737873A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon film
- polysilicon
- opening
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 バーズビークを抑制し、かつ、平坦性にも優
れた半導体装置の素子分離領域を形成する。 【構成】 シリコン基板上に絶縁膜、第１のポリシリコ
ン膜、窒化膜を順次積層したのち前記窒化膜の素子分離
領域が形成される領域を開口し、この開口部に第２のポ
リシリコン膜を形成したのち酸化することによって素子
分離領域を形成する方法において、第１のポリシリコン
膜の所定領域を除去して開口する工程と、窒化膜および
第１のポリシリコン膜の開口部に第２のポリシリコン膜
を形成する工程と、第２のポリシリコン膜の所定領域を
除去する工程と、所定領域を除去された第２のポリシリ
コン膜を酸化する工程を含むことにより、特性の優れた
半導体装置が得られる。
れた半導体装置の素子分離領域を形成する。 【構成】 シリコン基板上に絶縁膜、第１のポリシリコ
ン膜、窒化膜を順次積層したのち前記窒化膜の素子分離
領域が形成される領域を開口し、この開口部に第２のポ
リシリコン膜を形成したのち酸化することによって素子
分離領域を形成する方法において、第１のポリシリコン
膜の所定領域を除去して開口する工程と、窒化膜および
第１のポリシリコン膜の開口部に第２のポリシリコン膜
を形成する工程と、第２のポリシリコン膜の所定領域を
除去する工程と、所定領域を除去された第２のポリシリ
コン膜を酸化する工程を含むことにより、特性の優れた
半導体装置が得られる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関するものであり、特に、半導体装置における素子分離
法に関するものである。
関するものであり、特に、半導体装置における素子分離
法に関するものである。
【０００２】
【従来の技術】半導体装置の素子分離法としては、従来
ＬＯＣＯＳ法が一般的に用いられてきた。しかしなが
ら、ＬＯＣＯＳ法において発生するバーズビークは、素
子分離領域が微細化されるに従い大きな障害となってい
る。その対策としてこれまでに多くの素子分離法が提案
されてきた。すなわち、大きくはＬＯＣＯＳ法の改良型
と、シリコン基板に溝を掘って絶縁膜を埋め込んだトレ
ンチ分離法が挙げられる。このトレンチ分離法ではバー
ズビークの発生はなく、微細化には向いているが、基板
を深くエッチングしなければならないため、結晶欠陥の
導入によるリーク電流発生という大きな問題があり、再
度ＬＯＣＯＳ法が見直され、より微細加工志向の改良が
加えられている。
ＬＯＣＯＳ法が一般的に用いられてきた。しかしなが
ら、ＬＯＣＯＳ法において発生するバーズビークは、素
子分離領域が微細化されるに従い大きな障害となってい
る。その対策としてこれまでに多くの素子分離法が提案
されてきた。すなわち、大きくはＬＯＣＯＳ法の改良型
と、シリコン基板に溝を掘って絶縁膜を埋め込んだトレ
ンチ分離法が挙げられる。このトレンチ分離法ではバー
ズビークの発生はなく、微細化には向いているが、基板
を深くエッチングしなければならないため、結晶欠陥の
導入によるリーク電流発生という大きな問題があり、再
度ＬＯＣＯＳ法が見直され、より微細加工志向の改良が
加えられている。
【０００３】ＬＯＣＯＳ法の改良型としては、例えば
Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，Ｖｏｌ．１３
６，Ｎｏ．７，Ｊｕｌｙ １９８９の第１９９２頁ない
し第１９９６頁『ＬＯＰＯＳ：Ａｄｖａｎｃｅｄ Ｄｅ
ｖｉｃｅ Ｉｓｏｌａｔｉｏｎｆｏｒ ａ ０．８μｍ
ＣＭＯＳ／ＢＵＬＫ Ｐｒｏｃｅｓｓ Ｔｅｃｈｎｏ
ｌｏｇｙ』に開示されるＬＯＰＯＳ法がある。これはパ
ッド酸化膜とマスク窒化膜の間にポリシリコン膜を介在
させ、バーズビークを抑制しつつ窒化膜のストレスを緩
和する素子分離方法である。
Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，Ｖｏｌ．１３
６，Ｎｏ．７，Ｊｕｌｙ １９８９の第１９９２頁ない
し第１９９６頁『ＬＯＰＯＳ：Ａｄｖａｎｃｅｄ Ｄｅ
ｖｉｃｅ Ｉｓｏｌａｔｉｏｎｆｏｒ ａ ０．８μｍ
ＣＭＯＳ／ＢＵＬＫ Ｐｒｏｃｅｓｓ Ｔｅｃｈｎｏ
ｌｏｇｙ』に開示されるＬＯＰＯＳ法がある。これはパ
ッド酸化膜とマスク窒化膜の間にポリシリコン膜を介在
させ、バーズビークを抑制しつつ窒化膜のストレスを緩
和する素子分離方法である。
【０００４】また、特開平３−１８０２７号公報に開示
されるものは、ＬＯＰＯＳ工程において窒化膜の開口部
のみにポリシリコン膜を堆積し、必要な分離膜厚を確保
しつつポリシリコン膜の横方向酸化量を抑制する素子分
離方法である。
されるものは、ＬＯＰＯＳ工程において窒化膜の開口部
のみにポリシリコン膜を堆積し、必要な分離膜厚を確保
しつつポリシリコン膜の横方向酸化量を抑制する素子分
離方法である。
【０００５】さらに、ＩＥＥＥ ＥＬＥＣＴＲＯＮ Ｄ
ＥＶＩＣＥ ＬＥＴＴＥＲＳ．ＶＯＬ．１１ ＮＯ．１
１．ＮＯＶＥＭＢＥＲ １９９０の第５４９頁ないし第
５５１頁『Ｒｅｖｅｒｓｅ Ｌ−Ｓｈａｐｅ Ｓｅａｌ
ｅｄ Ｐｏｌｙ−Ｂｕｆｆｅｒ ＬＯＣＯＳ Ｔｅｃｈ
ｎｏｌｏｇｙ』に開示されるものは、ポリバッファＬＯ
ＣＯＳに逆Ｌ型窒化膜を加え、欠陥、バーズビークを抑
制した素子分離方法である。
ＥＶＩＣＥ ＬＥＴＴＥＲＳ．ＶＯＬ．１１ ＮＯ．１
１．ＮＯＶＥＭＢＥＲ １９９０の第５４９頁ないし第
５５１頁『Ｒｅｖｅｒｓｅ Ｌ−Ｓｈａｐｅ Ｓｅａｌ
ｅｄ Ｐｏｌｙ−Ｂｕｆｆｅｒ ＬＯＣＯＳ Ｔｅｃｈ
ｎｏｌｏｇｙ』に開示されるものは、ポリバッファＬＯ
ＣＯＳに逆Ｌ型窒化膜を加え、欠陥、バーズビークを抑
制した素子分離方法である。
【０００６】図１に従来行なわれてきた代表的な改良Ｌ
ＯＣＯＳ法であるＬＯＰＯＳ法に、さらに改良を加えた
素子分離構造を有する半導体装置の製造方法を示す。
ＯＣＯＳ法であるＬＯＰＯＳ法に、さらに改良を加えた
素子分離構造を有する半導体装置の製造方法を示す。
【０００７】先ずシリコン基板１上にパッド酸化膜２、
パッドポリシリコン膜３、窒化膜４を形成する。（同図
（ａ））続いてレジストをパターンニングし、これをマ
スクとして窒化膜４をエッチングすることにより素子分
離領域が形成される領域を開口するようパターニングす
る。（同図（ｂ））続いてマスク窒化膜の開口部にのみ
ポリシリコン膜５を形成する。（同図（ｃ））前記開口
部を選択酸化することによりポリシリコン層を酸化し、
フィールド酸化膜を形成する。（同図（ｄ））次にマス
ク窒化膜４をエッチング除去し、さらに異方性エッチン
グを施すことにより残存するポリシリコン膜６を除去す
る。この際未酸化のポリシリコン膜６の端部７がエッチ
ングされずに残り、また、窒化膜エッジの形状により、
形成されたフィールド酸化膜８にオーバーハング部９が
形成される。（同図（ｅ））さらにポリシリコン膜１０
を全面成長し（同図（ｆ））、異方性エッチングによっ
てオーバーハング部９にポリシリコン１１を残す。（同
図（ｇ））最後にウェット酸化することで素子分離領域
が完成する。このように従来技術においては、バーズビ
ークをより小さいレベルに抑えつつ、所望のフィールド
酸化膜厚が確保できる利点がある。
パッドポリシリコン膜３、窒化膜４を形成する。（同図
（ａ））続いてレジストをパターンニングし、これをマ
スクとして窒化膜４をエッチングすることにより素子分
離領域が形成される領域を開口するようパターニングす
る。（同図（ｂ））続いてマスク窒化膜の開口部にのみ
ポリシリコン膜５を形成する。（同図（ｃ））前記開口
部を選択酸化することによりポリシリコン層を酸化し、
フィールド酸化膜を形成する。（同図（ｄ））次にマス
ク窒化膜４をエッチング除去し、さらに異方性エッチン
グを施すことにより残存するポリシリコン膜６を除去す
る。この際未酸化のポリシリコン膜６の端部７がエッチ
ングされずに残り、また、窒化膜エッジの形状により、
形成されたフィールド酸化膜８にオーバーハング部９が
形成される。（同図（ｅ））さらにポリシリコン膜１０
を全面成長し（同図（ｆ））、異方性エッチングによっ
てオーバーハング部９にポリシリコン１１を残す。（同
図（ｇ））最後にウェット酸化することで素子分離領域
が完成する。このように従来技術においては、バーズビ
ークをより小さいレベルに抑えつつ、所望のフィールド
酸化膜厚が確保できる利点がある。
【０００８】しかしながら、上述した製造方法において
もバーズビークは小さいレベルながら存在し、また、あ
るフィールド酸化膜厚の形成においてマスク窒化膜の開
口部のポリシリコン膜５の膜厚が厚い場合、シリコン基
板の酸化量は少ないが、その分だけフィールド酸化膜上
部の厚さが厚くなる。すなわち、このことは横方向の酸
化（バーズビーク）は小さくなるが、平坦性が悪くなる
ことを意味する。逆にポリシリコン膜５が薄い場合、フ
ィールド酸化膜上部の厚さは薄くなるが、シリコン基板
の酸化量は大きくなる。すなわち、平坦性が良くなる
が、横方向の酸化（バーズビーク）は大きくなるという
ことになる。以上のようにこの製造方法では横方向の酸
化（バーズビーク）量と平坦性にはトレードオフの関係
がある。
もバーズビークは小さいレベルながら存在し、また、あ
るフィールド酸化膜厚の形成においてマスク窒化膜の開
口部のポリシリコン膜５の膜厚が厚い場合、シリコン基
板の酸化量は少ないが、その分だけフィールド酸化膜上
部の厚さが厚くなる。すなわち、このことは横方向の酸
化（バーズビーク）は小さくなるが、平坦性が悪くなる
ことを意味する。逆にポリシリコン膜５が薄い場合、フ
ィールド酸化膜上部の厚さは薄くなるが、シリコン基板
の酸化量は大きくなる。すなわち、平坦性が良くなる
が、横方向の酸化（バーズビーク）は大きくなるという
ことになる。以上のようにこの製造方法では横方向の酸
化（バーズビーク）量と平坦性にはトレードオフの関係
がある。
【０００９】
【発明が解決しようとする課題】本発明においては、横
方向の酸化（バーズビーク）を抑制し、かつ平坦性にも
優れた素子分離領域を形成する半導体装置の製造方法を
提供することを目的とする。
方向の酸化（バーズビーク）を抑制し、かつ平坦性にも
優れた素子分離領域を形成する半導体装置の製造方法を
提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、シリコン基板
上に絶縁膜、第１のポリシリコン膜、窒化膜を順次積層
したのち前記窒化膜の素子分離領域が形成される領域を
開口し、この開口部に第２のポリシリコン層を形成した
のち酸化することによって素子分離領域を形成する方法
において、前記第１のポリシリコン膜の所定領域を除去
して開口する工程と、前記窒化膜および第１のポリシリ
コン膜の開口部に第２のポリシリコン膜を形成する工程
と、前記第２のポリシリコン層の所定領域を除去する工
程と、前記所定領域を除去された第２のポリシリコン層
を酸化する工程を含むことを特徴とする。
上に絶縁膜、第１のポリシリコン膜、窒化膜を順次積層
したのち前記窒化膜の素子分離領域が形成される領域を
開口し、この開口部に第２のポリシリコン層を形成した
のち酸化することによって素子分離領域を形成する方法
において、前記第１のポリシリコン膜の所定領域を除去
して開口する工程と、前記窒化膜および第１のポリシリ
コン膜の開口部に第２のポリシリコン膜を形成する工程
と、前記第２のポリシリコン層の所定領域を除去する工
程と、前記所定領域を除去された第２のポリシリコン層
を酸化する工程を含むことを特徴とする。
【００１１】さらに本発明は、前記第２のポリシリコン
層の所定領域は中央部であることを特徴とすることを特
徴とする。
層の所定領域は中央部であることを特徴とすることを特
徴とする。
【００１２】さらに本発明は、前記第１のポリシリコン
膜の所定領域を除去して開口する工程の後にはさらに前
記窒化膜および第１のポリシリコン膜の開口部の側壁に
第２の窒化膜を形成する工程を含むことを特徴とする。
膜の所定領域を除去して開口する工程の後にはさらに前
記窒化膜および第１のポリシリコン膜の開口部の側壁に
第２の窒化膜を形成する工程を含むことを特徴とする。
【００１３】さらに本発明は、シリコン基板上に絶縁
膜、第１のポリシリコン膜、窒化膜を素子分離領域が形
成される領域に開口部を有するように順次積層する工程
と、前記開口部を酸化して露出したシリコン基板表面お
よび前記第１のポリシリコン膜の側面に薄い酸化膜を形
成する工程と、全面に第２のポリシリコン膜を形成する
工程と、前記開口部に前記第２のポリシリコン膜を残す
よう第２のポリシリコン膜を選択的に除去する工程と、
前記残存する第２のポリシリコン膜を酸化する工程を含
むことを特徴とする。
膜、第１のポリシリコン膜、窒化膜を素子分離領域が形
成される領域に開口部を有するように順次積層する工程
と、前記開口部を酸化して露出したシリコン基板表面お
よび前記第１のポリシリコン膜の側面に薄い酸化膜を形
成する工程と、全面に第２のポリシリコン膜を形成する
工程と、前記開口部に前記第２のポリシリコン膜を残す
よう第２のポリシリコン膜を選択的に除去する工程と、
前記残存する第２のポリシリコン膜を酸化する工程を含
むことを特徴とする。
【００１４】さらに本発明は、前記開口部を酸化して露
出したシリコン基板表面および前記第１のポリシリコン
膜の側面に薄い酸化膜を形成する工程の後にはさらに前
記窒化膜の開口部および薄い酸化膜の側壁に第２の窒化
膜を形成する工程を含むことを特徴とする。
出したシリコン基板表面および前記第１のポリシリコン
膜の側面に薄い酸化膜を形成する工程の後にはさらに前
記窒化膜の開口部および薄い酸化膜の側壁に第２の窒化
膜を形成する工程を含むことを特徴とする。
【００１５】さらに本発明は、前記第２のポリシリコン
膜の膜厚は所定の厚さより薄く形成し、さらに前記開口
部に前記第２のポリシリコン膜を残すよう第２のポリシ
リコン膜を選択的に除去する工程は異方性エッチングに
より行なわれることを特徴とする。
膜の膜厚は所定の厚さより薄く形成し、さらに前記開口
部に前記第２のポリシリコン膜を残すよう第２のポリシ
リコン膜を選択的に除去する工程は異方性エッチングに
より行なわれることを特徴とする。
【００１６】
【作用】この発明によれば、バーズビークを抑制し、か
つ、平坦性の優れた半導体装置の素子分離領域を得るこ
とができる。
つ、平坦性の優れた半導体装置の素子分離領域を得るこ
とができる。
【００１７】
【実施例】以下に実施例を用いて本発明をより詳細に説
明する。
明する。
【００１８】図２に本発明の半導体装置の製造方法を示
す。なお、図１に示したものと同一のものについては、
同一の符号で示してある。先ずシリコン基板１上にパッ
ド酸化膜２、パッドポリシリコン膜３、窒化膜４を積層
形成したのち、フォトレジスト層を形成してパターニン
グし、これをマスクとして窒化膜４を異方性エッチング
によりエッチング除去し、そのままポリシリコン膜３を
オーバーエッチングする。オーバーエッチングをポリシ
リコン膜が薄く残る程度まで行ない、これにより開口部
が形成される。なお、オーバーエッチングをどの程度の
深さまで行なうかは周囲の状況（パッドポリシリコン膜
厚、窒化膜厚、要求されるフィールド酸化膜厚等）によ
り最適条件を選択するようにすれば良い。（同図
（ａ））
す。なお、図１に示したものと同一のものについては、
同一の符号で示してある。先ずシリコン基板１上にパッ
ド酸化膜２、パッドポリシリコン膜３、窒化膜４を積層
形成したのち、フォトレジスト層を形成してパターニン
グし、これをマスクとして窒化膜４を異方性エッチング
によりエッチング除去し、そのままポリシリコン膜３を
オーバーエッチングする。オーバーエッチングをポリシ
リコン膜が薄く残る程度まで行ない、これにより開口部
が形成される。なお、オーバーエッチングをどの程度の
深さまで行なうかは周囲の状況（パッドポリシリコン膜
厚、窒化膜厚、要求されるフィールド酸化膜厚等）によ
り最適条件を選択するようにすれば良い。（同図
（ａ））
【００１９】フォトレジスト層をマスクとして前記開口
部側壁に窒化膜１２（窒化サイドウォール）を形成す
る。（同図（ｂ））
部側壁に窒化膜１２（窒化サイドウォール）を形成す
る。（同図（ｂ））
【００２０】マスクを用いて前記開口部にのみポリシリ
コン膜１３を堆積形成し、その上にフォトレジスト層１
４を形成してパターニングする。ここで堆積するポリシ
リコン膜の厚さは周囲の状況に応じて適切に設定すれば
良く、また、フォトレジスト層１４により開口する部分
の大きさについても同様に設定すれば良い。（同図
（ｃ））
コン膜１３を堆積形成し、その上にフォトレジスト層１
４を形成してパターニングする。ここで堆積するポリシ
リコン膜の厚さは周囲の状況に応じて適切に設定すれば
良く、また、フォトレジスト層１４により開口する部分
の大きさについても同様に設定すれば良い。（同図
（ｃ））
【００２１】さらに、フォトレジスト層をマスクとして
ポリシリコン膜１３の露出部分をエッチングすることに
よりポリシリコン膜１３の中央部のみを所望の厚さにす
る。この厚さについても周囲の状況に応じて適切に設定
すれば良い。（同図（ｄ））
ポリシリコン膜１３の露出部分をエッチングすることに
よりポリシリコン膜１３の中央部のみを所望の厚さにす
る。この厚さについても周囲の状況に応じて適切に設定
すれば良い。（同図（ｄ））
【００２２】その後フィールド酸化（熱酸化）を行なう
ことによりフィールド酸化膜１４を形成する。（同図
（ｅ））
ことによりフィールド酸化膜１４を形成する。（同図
（ｅ））
【００２３】最後に窒化膜４、ポリシリコン膜３を除去
したのち、酸化膜１４をウェットエッチングすることに
よりフィールド（素子分離領域）１５が形成される。
（同図（ｆ））
したのち、酸化膜１４をウェットエッチングすることに
よりフィールド（素子分離領域）１５が形成される。
（同図（ｆ））
【００２４】次に図３に基づいて本発明による素子分離
領域形成の他の実施例を説明する。
領域形成の他の実施例を説明する。
【００２５】シリコン基板１上にパッド酸化膜２、パッ
ドポリシリコン膜３、窒化膜４を積層形成したのち、フ
ォトレジスト層を形成してパターニングするまでは上述
した方法と同様に形成する。その後窒化膜４、パッドポ
リシリコン膜３、パッド酸化膜２をすべてエッチング除
去し、開口部を形成する。（同図（ａ））
ドポリシリコン膜３、窒化膜４を積層形成したのち、フ
ォトレジスト層を形成してパターニングするまでは上述
した方法と同様に形成する。その後窒化膜４、パッドポ
リシリコン膜３、パッド酸化膜２をすべてエッチング除
去し、開口部を形成する。（同図（ａ））
【００２６】レジストを除去したのち上記の開口部を酸
化して薄い酸化膜１６を形成する。（同図（ｂ））
化して薄い酸化膜１６を形成する。（同図（ｂ））
【００２７】上述した実施例と同様に窒化サイドウォー
ルを形成したのちシリコン基板全面にポリシリコン膜１
７を堆積し、その上にフォトレジスト層１８を形成して
パターニングする。ポリシリコン膜の形成については、
例えばＣＶＤ法などにより形成できる。（同図（ｃ））
ルを形成したのちシリコン基板全面にポリシリコン膜１
７を堆積し、その上にフォトレジスト層１８を形成して
パターニングする。ポリシリコン膜の形成については、
例えばＣＶＤ法などにより形成できる。（同図（ｃ））
【００２８】残ったフォトレジスト層１８をマスクとし
て等方性エッチングを行なうことによりポリシリコン膜
１９を形成する。（同図（ｄ））以後の工程は上述した
図２（ｅ）、（ｆ）と同様にしてフィールドが形成され
る。
て等方性エッチングを行なうことによりポリシリコン膜
１９を形成する。（同図（ｄ））以後の工程は上述した
図２（ｅ）、（ｆ）と同様にしてフィールドが形成され
る。
【００２９】さらに本発明による素子分離領域形成の他
の実施例を説明する。
の実施例を説明する。
【００３０】図３（ｃ）においてポリシリコン膜１７を
薄く形成すれば、図３（ｄ）に示すようなエッチングを
施してポリシリコン膜２０を形成すると、図４に示した
形になる。以後の工程については図２（ｅ）、（ｆ）と
同様にしてフィールドが形成される。前述した開口部を
含むシリコン基板全面に堆積したポリシリコン膜１７が
厚い場合、異方性エッチングにより窒化膜上のポリシリ
コン層を除去すると窒化膜の上コーナー部にポリシリコ
ンが突出した形になり、フィールド酸化の際にこのポリ
シリコンの突出が窒化膜のストレスを増加させてしまう
が、この方法によればポリシリコンの突出はほとんどな
くなり、より一層効果的である。つまりは、等方性エッ
チング、異方性エッチングのいずれによっても好適な膜
が得られるので、製造方法に柔軟性を持たせることがで
きる。
薄く形成すれば、図３（ｄ）に示すようなエッチングを
施してポリシリコン膜２０を形成すると、図４に示した
形になる。以後の工程については図２（ｅ）、（ｆ）と
同様にしてフィールドが形成される。前述した開口部を
含むシリコン基板全面に堆積したポリシリコン膜１７が
厚い場合、異方性エッチングにより窒化膜上のポリシリ
コン層を除去すると窒化膜の上コーナー部にポリシリコ
ンが突出した形になり、フィールド酸化の際にこのポリ
シリコンの突出が窒化膜のストレスを増加させてしまう
が、この方法によればポリシリコンの突出はほとんどな
くなり、より一層効果的である。つまりは、等方性エッ
チング、異方性エッチングのいずれによっても好適な膜
が得られるので、製造方法に柔軟性を持たせることがで
きる。
【００３１】
【発明の効果】以上のように本発明においては、窒化サ
イドウォールで酸素の横方向の侵入を防ぎ、マスク窒化
膜開口部にのみ形成したポリシリコン膜を、中央部より
側壁部において厚く形成することにより、窒化膜端近
く、すなわちバーズビーク部分だけシリコン基板の酸化
量を小さくすることができるとともに窒化サイドウォー
ルを押さえることができ、バーズビークを抑制すること
ができる。また、中央部ではシリコン基板も酸化される
ため、平坦性も向上することができる。
イドウォールで酸素の横方向の侵入を防ぎ、マスク窒化
膜開口部にのみ形成したポリシリコン膜を、中央部より
側壁部において厚く形成することにより、窒化膜端近
く、すなわちバーズビーク部分だけシリコン基板の酸化
量を小さくすることができるとともに窒化サイドウォー
ルを押さえることができ、バーズビークを抑制すること
ができる。また、中央部ではシリコン基板も酸化される
ため、平坦性も向上することができる。
【００３２】さらに本発明においては、開口部を含むシ
リコン基板全面にポリシリコンを堆積したのちフォトレ
ジスト層を用いてパターニングするので高度な技術を用
いることなく容易に開口部のみにポリシリコン膜を堆積
できる。
リコン基板全面にポリシリコンを堆積したのちフォトレ
ジスト層を用いてパターニングするので高度な技術を用
いることなく容易に開口部のみにポリシリコン膜を堆積
できる。
【００３３】さらに本発明においては、開口部を含むシ
リコン基板全面にポリシリコン層を薄く堆積しているの
で、異方性エッチングにより窒化膜上のポリシリコン層
を除去してもポリシリコンの突出はほとんど形成され
ず、引いてはフィールド酸化の際の窒化膜のストレスを
低減できる。
リコン基板全面にポリシリコン層を薄く堆積しているの
で、異方性エッチングにより窒化膜上のポリシリコン層
を除去してもポリシリコンの突出はほとんど形成され
ず、引いてはフィールド酸化の際の窒化膜のストレスを
低減できる。
【図１】従来の素子分離構造の形成方法を示す図であ
る。
る。
【図２】本発明の実施例を示す図である。
【図３】本発明の他の実施例を示す図である。
【図４】本発明のさらに他の実施例を示す図である。
１ シリコン基板 ２、１６ 酸化膜 ３、１３、１７、１９、２０ ポリシリコン膜 ４ 窒化膜 １２ 窒化膜（窒化サイ
ドウォール） １４、１８ フォトレジスト層 １５ フィールド酸化膜
ドウォール） １４、１８ フォトレジスト層 １５ フィールド酸化膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年５月２６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 半導体装置の素子分離領域形成方法
Claims (6)
- 【請求項１】シリコン基板上に絶縁膜、第１のポリシリ
コン膜、窒化膜を順次積層したのち前記窒化膜の素子分
離領域が形成される領域を開口し、この開口部に第２の
ポリシリコン層を形成したのち酸化することによって素
子分離領域を形成する方法において、前記第１のポリシ
リコン膜の素子分離領域が形成される一部所定領域を除
去して開口する工程と、前記窒化膜および第１のポリシ
リコン膜の開口部に第２のポリシリコン膜を形成する工
程と、前記第２のポリシリコン層の一部所定領域を除去
する工程と、前記一部所定領域を除去された第２のポリ
シリコン層を酸化する工程を含むことを特徴とする半導
体装置の素子分離領域形成方法。 - 【請求項２】前記第２のポリシリコン層の所定領域は中
央部であることを特徴とすることを特徴とする請求項１
に記載の半導体装置の素子分離領域形成方法。 - 【請求項３】前記第１のポリシリコン膜の所定領域を除
去して開口する工程の後にはさらに前記窒化膜および第
１のポリシリコン膜の開口部の側壁に第２の窒化膜を形
成する工程を含むことを特徴とする請求項１または２に
記載の半導体装置の素子分離領域形成方法。 - 【請求項４】シリコン基板上に絶縁膜、第１のポリシリ
コン膜、窒化膜を素子分離領域が形成される領域に開口
部を有するように順次積層する工程と、前記開口部を酸
化して露出したシリコン基板表面および前記第１のポリ
シリコン膜の側面に薄い酸化膜を形成する工程と、全面
に第２のポリシリコン膜を形成する工程と、前記開口部
に前記第２のポリシリコン膜を残すよう第２のポリシリ
コン膜を選択的に除去する工程と、前記残存する第２の
ポリシリコン膜を酸化する工程を含むことを特徴とする
半導体装置の素子分離領域形成方法。 - 【請求項５】前記開口部を酸化して露出したシリコン基
板表面および前記第１のポリシリコン膜の側面に薄い酸
化膜を形成する工程の後にはさらに前記窒化膜の開口部
および薄い酸化膜の側壁に第２の窒化膜を形成する工程
を含むことを特徴とする請求項４に記載の半導体装置の
製造方法。 - 【請求項６】前記第２のポリシリコン膜の膜厚は所定の
厚さより薄く形成し、さらに前記開口部に前記第２のポ
リシリコン膜を残すよう第２のポリシリコン膜を選択的
に除去する工程は異方性エッチングにより行なわれるこ
とを特徴とする請求項４または５に記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15653993A JPH0737873A (ja) | 1993-06-28 | 1993-06-28 | 半導体装置の素子分離領域形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15653993A JPH0737873A (ja) | 1993-06-28 | 1993-06-28 | 半導体装置の素子分離領域形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0737873A true JPH0737873A (ja) | 1995-02-07 |
Family
ID=15630010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15653993A Pending JPH0737873A (ja) | 1993-06-28 | 1993-06-28 | 半導体装置の素子分離領域形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0737873A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0781971A1 (en) | 1995-12-27 | 1997-07-02 | Sanyo Electric Co., Ltd. | Door handle assembly |
| JP2012142560A (ja) * | 2010-12-15 | 2012-07-26 | Canon Inc | 固体撮像装置およびその製造方法ならびにカメラ |
-
1993
- 1993-06-28 JP JP15653993A patent/JPH0737873A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0781971A1 (en) | 1995-12-27 | 1997-07-02 | Sanyo Electric Co., Ltd. | Door handle assembly |
| JP2012142560A (ja) * | 2010-12-15 | 2012-07-26 | Canon Inc | 固体撮像装置およびその製造方法ならびにカメラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002313905A (ja) | 半導体装置の製造方法 | |
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| JPH06318634A (ja) | 半導体装置の素子分離方法 | |
| JPH10223747A (ja) | 半導体装置の製造方法 | |
| US6867143B1 (en) | Method for etching a semiconductor substrate using germanium hard mask | |
| JPH0737873A (ja) | 半導体装置の素子分離領域形成方法 | |
| JPH0817813A (ja) | 半導体装置の製造方法 | |
| JPH07111288A (ja) | 素子分離の形成方法 | |
| KR20000042870A (ko) | 반도체 소자의 트렌치 형성방법 | |
| US5930649A (en) | Method of forming device isolating layer of semiconductor device | |
| JP3923584B2 (ja) | 半導体装置の素子分離膜形成方法 | |
| JP3079530B2 (ja) | 半導体装置 | |
| JPH1126569A (ja) | 半導体装置の製造方法 | |
| JPH0338733B2 (ja) | ||
| KR100244397B1 (ko) | 반도체 소자의 분리막 형성방법 | |
| KR0166835B1 (ko) | 반도체 소자 격리형성 방법 | |
| KR0130369B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| JPH05243215A (ja) | 改良型ポリ−バッファ型ｌｏｃｏｓ構成体製造方法 | |
| KR960005554B1 (ko) | 반도체 소자의 분리막 형성방법 | |
| KR100422960B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR100297098B1 (ko) | 반도체소자의필드산화막형상방법 | |
| JPH07135308A (ja) | 半導体装置の製造方法 | |
| KR20000004532A (ko) | 반도체소자의 소자분리 산화막 제조방법 | |
| JPH01136349A (ja) | 半導体装置の素子間分離膜形成方法 | |
| JPH10209269A (ja) | トレンチと選択酸化を組み合わせるための分離方法 |