JP3856410B2 - 半導体装置の素子分離領域形成方法 - Google Patents
半導体装置の素子分離領域形成方法 Download PDFInfo
- Publication number
- JP3856410B2 JP3856410B2 JP14257697A JP14257697A JP3856410B2 JP 3856410 B2 JP3856410 B2 JP 3856410B2 JP 14257697 A JP14257697 A JP 14257697A JP 14257697 A JP14257697 A JP 14257697A JP 3856410 B2 JP3856410 B2 JP 3856410B2
- Authority
- JP
- Japan
- Prior art keywords
- element isolation
- isolation region
- silicon nitride
- oxide film
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000002955 isolation Methods 0.000 title claims description 63
- 238000000034 method Methods 0.000 title claims description 56
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 55
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 86
- 241000293849 Cordylanthus Species 0.000 description 15
- 239000010409 thin film Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の素子分離領域形成方法に関する。
【０００２】
【従来の技術】
シリコン基板にＦＥＴ、双極性トランジスタ、ダイオード、キャパシタ、抵抗等を形成した半導体装置においては、前記回路素子間を絶縁するための手段が必要である。この絶縁手段としては、一般的には、高誘電体物質のシリコン酸化膜による素子分離領域が使用される。このシリコン酸化膜による素子分離領域は、良く知られたＬＯＣＯＳ（Local Oxidation of Silicon）技術で製造される。
【０００３】
図３は従来のＬＯＣＯＳ技術で素子分離領域を製造する方法を示す断面図である。
【０００４】
まず図３（ａ）に示すように、熱酸化によって厚さ約５００Åの下部シリコン酸化膜１２をシリコン基板１１上に形成する。次に、下部シリコン酸化膜１２上に厚さが約１０００Åのシリコン窒化膜１３をＣＶＤ（Chemical Vapor Deposition;化学気相蒸着）法等によって形成する。前記下部シリコン酸化膜１２は、このシリコン窒化膜１３によってシリコン基板１１に印加される応力（stress）を緩和させるためのものである。
【０００５】
次に、図３（ｂ）に示すように、シリコン窒化膜１３をフォトリソグラフィ技術を使用したエッチングによってパタニングし、回路素子が形成されるシリコン基板１１の回路素子領域１９上だけにシリコン窒化膜パターン１３ａが残るようにする。その結果、素子分離領域にある下部シリコン酸化膜１２が露出される。
【０００６】
その後、図３（ｃ）に示すようにシリコン窒化膜パターン１３ａをマスクとして、素子分離領域の基板１１表面部を熱酸化し、素子分離領域の基板１１表面部に約５０００Åの厚さの素子分離酸化膜１４を形成する。
【０００７】
その後はシリコン窒化膜パターン１３ａを除去し、素子分離酸化膜１４によって囲まれている回路素子領域１９ａに良く知られている方法によって回路素子を形成する。
【０００８】
【発明が解決しようとする課題】
しかるに、上記のような方法では、シリコン窒化膜パターン１３ａをマスクとして素子分離領域の基板１１表面部を熱酸化した際、酸化反応が垂直方向だけでなく、シリコン窒化膜パターン１３ａの縁の下の領域にも進行するので、素子分離酸化膜１４にバーズビーク（鳥のくちばし形状）１５が発生する問題点があった。そして、このバーズビーク１５はシリコン基板１１上の素子分離領域を拡大させるので、半導体装置の高集積化を阻害する問題点があった。
【０００９】
そこで、バーズビークの成長を抑制しながら素子分離酸化膜を形成する図４に示す従来の他の技術が提案されている。
【００１０】
この方法では、図４（ａ）に示すように、シリコン基板２１上に下部シリコン酸化膜２２を形成した後、下部シリコン酸化膜２２上に気相蒸着法によってポリシリコン層２６を形成し、さらにこのポリシリコン層２６上にシリコン窒化膜２３を形成する。
【００１１】
次に、図４（ｂ）に示すようにシリコン窒化膜２３をパターニングして、シリコン窒化膜パターン２３ａを回路素子領域にだけ残す。その後、シリコン窒化膜パターン２３ａをマスクとして、ポリシリコン層２６とシリコン基板２１の表面部を選択的に熱酸化処理することにより素子分離酸化膜２４を形成する。２５は、この方法による場合のバーズビークを示す。
【００１２】
この方法でもバーズビークが全くなくなるわけではないが、図３に示す方法に比べてバーズビークをはるかに小さくすることができる。ここで、バーズビーク２５の成長を抑制するためにはポリシリコン層２６を厚く形成することが望ましい。しかるに、ポリシリコン層２６を厚くすると、素子分離酸化膜２４にバーズビーク２５の上で非正常的な突出部２７が成長する問題があった。そして、この突出部２７が成長すると、後属工程で良くない影響、たとえば、後属工程での有害物質が前記突出部２７とバーズビーク２５間の凹部分に残留する問題が生じた。
【００１３】
本発明は以上のような従来の問題点を解決することができる半導体装置の素子分離領域形成方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は上述の課題を解決するために、次のような半導体装置の素子分離領域形成方法とする。まず、半導体基板上にパッド酸化膜を形成する。次に、パッド酸化膜上にシリコン窒化膜を形成する。次に、シリコン窒化膜をパターニングして、前記半導体基板の回路素子領域上にシリコン窒化膜パターンを形成するとともに、前記半導体基板の素子分離領域の前記パッド酸化膜を露出させる。次に、露出した素子分離領域の前記パッド酸化膜の表面側を除去して、この部分のパッド酸化膜を他の部分より薄くする。次に、前記工程により薄くなった部分とその他の厚い部分との境に生じた前記パッド酸化膜の側壁部および前記シリコン窒化膜パターンの側壁部にシリコン窒化膜のサイドウォールを形成する。次に、サイドウォールと前記シリコン窒化膜パターンをマスクとして素子分離領域の前記半導体基板表面部を熱酸化し、該部分に素子分離酸化膜を形成する。
【００１５】
【発明の実施の形態】
次に添付図面を参照して本発明による半導体装置の素子分離領域形成方法の実施の形態を詳細に説明する。図１および図２は本発明の実施の形態を工程順に示す断面図である。
【００１６】
本発明の実施の形態では、まず図１（ａ）に示すように、半導体基板としてのシリコン基板３１上に約７００〜９００Åの厚さを持つパッド酸化膜としての下部シリコン酸化膜３２を約９５０℃の熱酸化によって形成する。次に、下部シリコン酸化膜３２上に約１３５０〜１６５０Åの厚さを持つ第１シリコン窒化膜３３を蒸着法によって蒸着する。このとき、第１シリコン窒化膜３３を余り厚く形成することは望ましくない。なぜならば、シリコン基板３１内に物理的な応力が生成されるからである。
【００１７】
次に、図１（ｂ）に示すように、第１シリコン窒化膜３３をフォトリソグラフィを利用したエッチングによってパターニングすることにより、基板３１の回路素子領域３９上に第１シリコン窒化膜パターン３３ａを形成するとともに、基板３１の素子分離領域上の下部シリコン酸化膜３２を露出させる。
【００１８】
次に、図２（ａ）に示すように、第１のシリコン窒化膜パターン３３ａをマスクとしてウェットエッチングのような等方性エッチングによって、素子分離領域の露出している下部シリコン酸化膜３２の表面側を選択的に除去し、この部分の下部シリコン酸化膜３２の膜厚を他の部分より薄くする。このとき、薄膜部分３２ａは、他の厚い部分の約３分の１の厚さ、ここでは２２０〜２８０Åの厚さとされる。また、等方性エッチングによって下部シリコン酸化膜３２を薄膜化することにより、第１シリコン窒化膜パターン３３ａの下にアンダーカットが形成され、第１シリコン窒化膜パターン３３ａの下に延びて薄膜部３２ａが形成される。
【００１９】
次に、薄膜部３２ａ（薄膜化が終了した素子分離領域の露出した下部シリコン酸化膜３２）と第１シリコン窒化膜パターン３３ａの全面に図２（ｂ）に示すように第２シリコン窒化膜３４を約７８０℃の蒸着法によって１０００〜１４００Åの厚さに形成する。このとき、第２シリコン窒化膜３４は、第１シリコン窒化膜パターン３３ａ下の前記アンダーカット部を埋めて形成される。その後、第２シリコン窒化膜３４を乾式エッチング法でエッチングすることにより、図２（ｃ）に示すように、第１シリコン窒化膜パターン３３ａの側壁部と、アンダーカット部を埋めて下部シリコン酸化膜３２の側壁部（薄膜部３２ａを形成することにより生じた側壁部）を覆って第２シリコン窒化膜のサイドウォール３４ａを形成する。このとき、下部シリコン酸化膜３２の薄膜部３２ａはエッチング停止層として機能する。
【００２０】
その後、シリコン窒化膜のサイドウォール３４ａと第１シリコン窒化膜パターン３３ａをマスクとして使用して、図２（ｄ）に示すように基板３１の素子分離領域部を約９５０℃で酸化処理することにより、該部分に約６５００〜７５００Åの素子分離酸化膜３５を形成する。この熱酸化工程中、下部シリコン酸化膜３２の側壁部を覆うサイドウォール３４ａによって、酸素が下部シリコン酸化膜３２に従って回路素子領域３９側に拡散することが防止される。従って、この方法によれば、素子分離酸化膜３５のバーズビークは非常に小さいものとなる。また、図４のポリシリコン層を用いた場合のようにバーズビークの上に非正常的な突出部が生成されることもない。
【００２１】
その後、シリコン窒化膜パターン３３ａとサイドウォール３４ａを除去した後、基板３１の回路素子領域３９にＦＥＴトランジスタや双極性トランジスタ、ダイオード、キャパシタ、あるいは抵抗などの回路素子を形成する。
【００２２】
なお、上記のような本発明の方法に類似する技術として特開平７−２６３４３２号公報がある。しかるに、この公報技術では、素子分離領域のパッド酸化膜をすべて除去したのち、該領域に新たに薄いパッド酸化膜を形成する方法であるため、工程が面倒になる。これに対して、本発明の方法によれば、素子分離領域の下部シリコン酸化膜３２の表面側をエッチングして、下部側は残して薄膜部分３２ａを形成する方法であり、工程が簡単になる。
【００２３】
また、他の類似技術として特開平８−８２４５号公報がある。しかるに、この公報技術では、素子分離領域の下地酸化膜をすべて除去した状態で窒化膜サイドウォールを形成しているので、該サイドウォールが直接シリコン基板と接するようになり、窒化膜サイドウォールによる応力の問題がある。これに対して、本発明の方法によれば、下部シリコン酸化膜３２の薄膜部分３２ａを残すことにより、サイドウォール３４ａ部分も含めてシリコン窒化膜が直接シリコン基板３１に接することを防止でき、シリコン窒化膜による応力の問題を防止できる。
【００２４】
【発明の効果】
以上詳細に説明したように、本発明による半導体装置の素子分離領域形成方法によれば、素子分離酸化膜のバーズビークを非常に小さくすることができるとともに、バーズビークの上に非正常的な突出部が形成されることを防止できる。また、バーズビークを小さくすることができれば、高集積化が可能になるだけでなく、バーズビーク分だけ素子分離領域を狭めて工程を実施する必要がなく、適正の大きさの素子分離領域で工程を進めることができるから、各工程が容易となり、かつ比較的短い熱酸化時間で素子分離酸化膜を形成できる。さらに、本発明の方法によれば、類似の公報技術に比較して工程を簡単にすることができるとともに、シリコン窒化膜による応力の問題を解決できる。
【図面の簡単な説明】
【図１】本発明による半導体装置の素子分離領域形成方法の実施の形態を示す断面図。
【図２】本発明による半導体装置の素子分離領域形成方法の実施の形態を示し、図１に続く工程を示す断面図。
【図３】従来の半導体装置の素子分離領域形成方法を示す断面図。
【図４】従来の半導体装置の素子分離領域形成方法の他の例を示す断面図。
【符号の説明】
３１ シリコン基板
３２ 下部シリコン酸化膜
３２ａ 薄膜部分
３３ 第１シリコン窒化膜
３３ａ 第１シリコン窒化膜パターン
３４ 第２シリコン窒化膜
３４ａ サイドウォール
３５ 素子分離酸化膜
【発明の属する技術分野】
本発明は半導体装置の素子分離領域形成方法に関する。
【０００２】
【従来の技術】
シリコン基板にＦＥＴ、双極性トランジスタ、ダイオード、キャパシタ、抵抗等を形成した半導体装置においては、前記回路素子間を絶縁するための手段が必要である。この絶縁手段としては、一般的には、高誘電体物質のシリコン酸化膜による素子分離領域が使用される。このシリコン酸化膜による素子分離領域は、良く知られたＬＯＣＯＳ（Local Oxidation of Silicon）技術で製造される。
【０００３】
図３は従来のＬＯＣＯＳ技術で素子分離領域を製造する方法を示す断面図である。
【０００４】
まず図３（ａ）に示すように、熱酸化によって厚さ約５００Åの下部シリコン酸化膜１２をシリコン基板１１上に形成する。次に、下部シリコン酸化膜１２上に厚さが約１０００Åのシリコン窒化膜１３をＣＶＤ（Chemical Vapor Deposition;化学気相蒸着）法等によって形成する。前記下部シリコン酸化膜１２は、このシリコン窒化膜１３によってシリコン基板１１に印加される応力（stress）を緩和させるためのものである。
【０００５】
次に、図３（ｂ）に示すように、シリコン窒化膜１３をフォトリソグラフィ技術を使用したエッチングによってパタニングし、回路素子が形成されるシリコン基板１１の回路素子領域１９上だけにシリコン窒化膜パターン１３ａが残るようにする。その結果、素子分離領域にある下部シリコン酸化膜１２が露出される。
【０００６】
その後、図３（ｃ）に示すようにシリコン窒化膜パターン１３ａをマスクとして、素子分離領域の基板１１表面部を熱酸化し、素子分離領域の基板１１表面部に約５０００Åの厚さの素子分離酸化膜１４を形成する。
【０００７】
その後はシリコン窒化膜パターン１３ａを除去し、素子分離酸化膜１４によって囲まれている回路素子領域１９ａに良く知られている方法によって回路素子を形成する。
【０００８】
【発明が解決しようとする課題】
しかるに、上記のような方法では、シリコン窒化膜パターン１３ａをマスクとして素子分離領域の基板１１表面部を熱酸化した際、酸化反応が垂直方向だけでなく、シリコン窒化膜パターン１３ａの縁の下の領域にも進行するので、素子分離酸化膜１４にバーズビーク（鳥のくちばし形状）１５が発生する問題点があった。そして、このバーズビーク１５はシリコン基板１１上の素子分離領域を拡大させるので、半導体装置の高集積化を阻害する問題点があった。
【０００９】
そこで、バーズビークの成長を抑制しながら素子分離酸化膜を形成する図４に示す従来の他の技術が提案されている。
【００１０】
この方法では、図４（ａ）に示すように、シリコン基板２１上に下部シリコン酸化膜２２を形成した後、下部シリコン酸化膜２２上に気相蒸着法によってポリシリコン層２６を形成し、さらにこのポリシリコン層２６上にシリコン窒化膜２３を形成する。
【００１１】
次に、図４（ｂ）に示すようにシリコン窒化膜２３をパターニングして、シリコン窒化膜パターン２３ａを回路素子領域にだけ残す。その後、シリコン窒化膜パターン２３ａをマスクとして、ポリシリコン層２６とシリコン基板２１の表面部を選択的に熱酸化処理することにより素子分離酸化膜２４を形成する。２５は、この方法による場合のバーズビークを示す。
【００１２】
この方法でもバーズビークが全くなくなるわけではないが、図３に示す方法に比べてバーズビークをはるかに小さくすることができる。ここで、バーズビーク２５の成長を抑制するためにはポリシリコン層２６を厚く形成することが望ましい。しかるに、ポリシリコン層２６を厚くすると、素子分離酸化膜２４にバーズビーク２５の上で非正常的な突出部２７が成長する問題があった。そして、この突出部２７が成長すると、後属工程で良くない影響、たとえば、後属工程での有害物質が前記突出部２７とバーズビーク２５間の凹部分に残留する問題が生じた。
【００１３】
本発明は以上のような従来の問題点を解決することができる半導体装置の素子分離領域形成方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明は上述の課題を解決するために、次のような半導体装置の素子分離領域形成方法とする。まず、半導体基板上にパッド酸化膜を形成する。次に、パッド酸化膜上にシリコン窒化膜を形成する。次に、シリコン窒化膜をパターニングして、前記半導体基板の回路素子領域上にシリコン窒化膜パターンを形成するとともに、前記半導体基板の素子分離領域の前記パッド酸化膜を露出させる。次に、露出した素子分離領域の前記パッド酸化膜の表面側を除去して、この部分のパッド酸化膜を他の部分より薄くする。次に、前記工程により薄くなった部分とその他の厚い部分との境に生じた前記パッド酸化膜の側壁部および前記シリコン窒化膜パターンの側壁部にシリコン窒化膜のサイドウォールを形成する。次に、サイドウォールと前記シリコン窒化膜パターンをマスクとして素子分離領域の前記半導体基板表面部を熱酸化し、該部分に素子分離酸化膜を形成する。
【００１５】
【発明の実施の形態】
次に添付図面を参照して本発明による半導体装置の素子分離領域形成方法の実施の形態を詳細に説明する。図１および図２は本発明の実施の形態を工程順に示す断面図である。
【００１６】
本発明の実施の形態では、まず図１（ａ）に示すように、半導体基板としてのシリコン基板３１上に約７００〜９００Åの厚さを持つパッド酸化膜としての下部シリコン酸化膜３２を約９５０℃の熱酸化によって形成する。次に、下部シリコン酸化膜３２上に約１３５０〜１６５０Åの厚さを持つ第１シリコン窒化膜３３を蒸着法によって蒸着する。このとき、第１シリコン窒化膜３３を余り厚く形成することは望ましくない。なぜならば、シリコン基板３１内に物理的な応力が生成されるからである。
【００１７】
次に、図１（ｂ）に示すように、第１シリコン窒化膜３３をフォトリソグラフィを利用したエッチングによってパターニングすることにより、基板３１の回路素子領域３９上に第１シリコン窒化膜パターン３３ａを形成するとともに、基板３１の素子分離領域上の下部シリコン酸化膜３２を露出させる。
【００１８】
次に、図２（ａ）に示すように、第１のシリコン窒化膜パターン３３ａをマスクとしてウェットエッチングのような等方性エッチングによって、素子分離領域の露出している下部シリコン酸化膜３２の表面側を選択的に除去し、この部分の下部シリコン酸化膜３２の膜厚を他の部分より薄くする。このとき、薄膜部分３２ａは、他の厚い部分の約３分の１の厚さ、ここでは２２０〜２８０Åの厚さとされる。また、等方性エッチングによって下部シリコン酸化膜３２を薄膜化することにより、第１シリコン窒化膜パターン３３ａの下にアンダーカットが形成され、第１シリコン窒化膜パターン３３ａの下に延びて薄膜部３２ａが形成される。
【００１９】
次に、薄膜部３２ａ（薄膜化が終了した素子分離領域の露出した下部シリコン酸化膜３２）と第１シリコン窒化膜パターン３３ａの全面に図２（ｂ）に示すように第２シリコン窒化膜３４を約７８０℃の蒸着法によって１０００〜１４００Åの厚さに形成する。このとき、第２シリコン窒化膜３４は、第１シリコン窒化膜パターン３３ａ下の前記アンダーカット部を埋めて形成される。その後、第２シリコン窒化膜３４を乾式エッチング法でエッチングすることにより、図２（ｃ）に示すように、第１シリコン窒化膜パターン３３ａの側壁部と、アンダーカット部を埋めて下部シリコン酸化膜３２の側壁部（薄膜部３２ａを形成することにより生じた側壁部）を覆って第２シリコン窒化膜のサイドウォール３４ａを形成する。このとき、下部シリコン酸化膜３２の薄膜部３２ａはエッチング停止層として機能する。
【００２０】
その後、シリコン窒化膜のサイドウォール３４ａと第１シリコン窒化膜パターン３３ａをマスクとして使用して、図２（ｄ）に示すように基板３１の素子分離領域部を約９５０℃で酸化処理することにより、該部分に約６５００〜７５００Åの素子分離酸化膜３５を形成する。この熱酸化工程中、下部シリコン酸化膜３２の側壁部を覆うサイドウォール３４ａによって、酸素が下部シリコン酸化膜３２に従って回路素子領域３９側に拡散することが防止される。従って、この方法によれば、素子分離酸化膜３５のバーズビークは非常に小さいものとなる。また、図４のポリシリコン層を用いた場合のようにバーズビークの上に非正常的な突出部が生成されることもない。
【００２１】
その後、シリコン窒化膜パターン３３ａとサイドウォール３４ａを除去した後、基板３１の回路素子領域３９にＦＥＴトランジスタや双極性トランジスタ、ダイオード、キャパシタ、あるいは抵抗などの回路素子を形成する。
【００２２】
なお、上記のような本発明の方法に類似する技術として特開平７−２６３４３２号公報がある。しかるに、この公報技術では、素子分離領域のパッド酸化膜をすべて除去したのち、該領域に新たに薄いパッド酸化膜を形成する方法であるため、工程が面倒になる。これに対して、本発明の方法によれば、素子分離領域の下部シリコン酸化膜３２の表面側をエッチングして、下部側は残して薄膜部分３２ａを形成する方法であり、工程が簡単になる。
【００２３】
また、他の類似技術として特開平８−８２４５号公報がある。しかるに、この公報技術では、素子分離領域の下地酸化膜をすべて除去した状態で窒化膜サイドウォールを形成しているので、該サイドウォールが直接シリコン基板と接するようになり、窒化膜サイドウォールによる応力の問題がある。これに対して、本発明の方法によれば、下部シリコン酸化膜３２の薄膜部分３２ａを残すことにより、サイドウォール３４ａ部分も含めてシリコン窒化膜が直接シリコン基板３１に接することを防止でき、シリコン窒化膜による応力の問題を防止できる。
【００２４】
【発明の効果】
以上詳細に説明したように、本発明による半導体装置の素子分離領域形成方法によれば、素子分離酸化膜のバーズビークを非常に小さくすることができるとともに、バーズビークの上に非正常的な突出部が形成されることを防止できる。また、バーズビークを小さくすることができれば、高集積化が可能になるだけでなく、バーズビーク分だけ素子分離領域を狭めて工程を実施する必要がなく、適正の大きさの素子分離領域で工程を進めることができるから、各工程が容易となり、かつ比較的短い熱酸化時間で素子分離酸化膜を形成できる。さらに、本発明の方法によれば、類似の公報技術に比較して工程を簡単にすることができるとともに、シリコン窒化膜による応力の問題を解決できる。
【図面の簡単な説明】
【図１】本発明による半導体装置の素子分離領域形成方法の実施の形態を示す断面図。
【図２】本発明による半導体装置の素子分離領域形成方法の実施の形態を示し、図１に続く工程を示す断面図。
【図３】従来の半導体装置の素子分離領域形成方法を示す断面図。
【図４】従来の半導体装置の素子分離領域形成方法の他の例を示す断面図。
【符号の説明】
３１ シリコン基板
３２ 下部シリコン酸化膜
３２ａ 薄膜部分
３３ 第１シリコン窒化膜
３３ａ 第１シリコン窒化膜パターン
３４ 第２シリコン窒化膜
３４ａ サイドウォール
３５ 素子分離酸化膜
Claims (10)
- 半導体基板上にパッド酸化膜を形成する工程と、
前記パッド酸化膜上にシリコン窒化膜を形成する工程と、
前記シリコン窒化膜をパターニングして、前記半導体基板の回路素子領域上にシリコン窒化膜パターンを形成するとともに、前記半導体基板の素子分離領域の前記パッド酸化膜を露出させる工程と、
露出した素子分離領域の前記パッド酸化膜の表面側を除去して、この部分のパッド酸化膜を他の部分より薄くする工程と、
前記工程により薄くなった部分とその他の厚い部分との境に生じた前記パッド酸化膜の側壁部および前記シリコン窒化膜パターンの側壁部にシリコン窒化膜のサイドウォールを形成する工程と、
前記サイドウォールと前記シリコン窒化膜パターンをマスクとして素子分離領域の前記半導体基板表面部を熱酸化し、該部分に素子分離酸化膜を形成する工程とを具備し、
露出した素子分離領域のパッド酸化膜の薄膜化は、シリコン窒化膜パターンをマスクにしてシリコン窒化膜パターンの下にアンダーカットを有して行われ、サイドウォールは、アンダーカット部を埋めて形成されることを特徴とする半導体装置の素子分離領域形成方法。 - 請求項１記載の半導体装置の素子分離領域形成方法において、半導体基板はシリコン基板であることを特徴とする半導体装置の素子分離領域形成方法。
- 請求項１記載の半導体装置の素子分離領域形成方法において、パッド酸化膜は熱酸化によって形成されることを特徴とする半導体装置の素子分離領域形成方法。
- 請求項１記載の半導体装置の素子分離領域形成方法において、パッド酸化膜はシリコン酸化膜であることを特徴とする半導体装置の素子分離領域形成方法。
- 請求項１記載の半導体装置の素子分離領域形成方法において、パッド酸化膜上のシリコン窒化膜は蒸着法で形成されることを特徴とする半導体装置の素子分離領域形成方法。
- 請求項１記載の半導体装置の素子分離領域形成方法において、シリコン窒化膜パターンはフォトリソグラフィ技術によって形成されることを特徴とする半導体装置の素子分離領域形成方法。
- 請求項１記載の半導体装置の素子分離領域形成方法において、露出した素子分離領域のパッド酸化膜は、該パッド酸化膜のその他の部分の３分の１の厚さに薄くされることを特徴とする半導体装置の素子分離領域形成方法。
- 請求項１記載の半導体装置の素子分離領域形成方法において、露出した素子分離領域のパッド酸化膜の薄膜化は、シリコン窒化膜パターンをマスクにして等方性エッチングで行われることを特徴とする半導体装置の素子分離領域形成方法。
- 請求項１記載の半導体装置の素子分離領域形成方法において、サイドウォールは、薄膜化が終了した素子分離領域の露出したパッド酸化膜とシリコン窒化膜パターンの全面にシリコン窒化膜を形成したのち、該シリコン窒化膜を乾式エッチング法でエッチングすることにより形成されることを特徴とする半導体装置の素子分離領域形成方法。
- 請求項９記載の半導体装置の素子分離領域形成方法において、サイドウォール形成用のシリコン窒化膜は蒸着法で形成されることを特徴とする半導体装置の素子分離領域形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960071823A KR100205612B1 (ko) | 1996-12-24 | 1996-12-24 | 반도체 소자의 격리영역형성방법 |
| KR1996P-71823 | 1996-12-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10189707A JPH10189707A (ja) | 1998-07-21 |
| JP3856410B2 true JP3856410B2 (ja) | 2006-12-13 |
Family
ID=19490837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14257697A Expired - Lifetime JP3856410B2 (ja) | 1996-12-24 | 1997-05-30 | 半導体装置の素子分離領域形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3856410B2 (ja) |
| KR (1) | KR100205612B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010058339A (ko) * | 1999-12-27 | 2001-07-05 | 박종섭 | 반도체 소자의 소자분리막 형성방법 |
-
1996
- 1996-12-24 KR KR1019960071823A patent/KR100205612B1/ko not_active IP Right Cessation
-
1997
- 1997-05-30 JP JP14257697A patent/JP3856410B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980052798A (ko) | 1998-09-25 |
| JPH10189707A (ja) | 1998-07-21 |
| KR100205612B1 (ko) | 1999-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5061653A (en) | Trench isolation process | |
| JPH07105436B2 (ja) | 半導体装置の製造方法 | |
| JP3856410B2 (ja) | 半導体装置の素子分離領域形成方法 | |
| JP4003844B2 (ja) | 半導体装置の素子分離方法 | |
| US5891789A (en) | Method for fabricating isolation layer in semiconductor device | |
| KR100532406B1 (ko) | 선택적 에피택셜 성장법 및 부분 산화를 이용한 반도체소자의트렌치 소자분리방법 | |
| JPH07211710A (ja) | 半導体デバイスの素子分離膜の形成方法 | |
| US5215935A (en) | Method of forming isolation region in semiconductor device | |
| US5940720A (en) | Methods of forming oxide isolation regions for integrated circuits substrates using mask and spacer | |
| JP3998288B2 (ja) | 半導体装置の素子分離方法 | |
| JPH06326091A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| US6326672B1 (en) | LOCOS fabrication processes and semiconductive material structures | |
| JPS6359538B2 (ja) | ||
| JPH0555361A (ja) | 半導体装置及びその製造方法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPH1092806A (ja) | 半導体素子の分離領域形成方法 | |
| KR100808377B1 (ko) | 반도체 소자 제조 방법 | |
| JPH07302791A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| KR940011745B1 (ko) | 반도체 장치의 소자분리방법 | |
| KR100202177B1 (ko) | 반도체장치의 소자분리영역 형성방법 | |
| KR100209226B1 (ko) | 소자분리를 위한 반도체 장치 제조방법 | |
| KR0180782B1 (ko) | 반도체 소자의 소자 분리막 제조방법 | |
| KR0165488B1 (ko) | 반도체 소자의 스페이서 형성방법 | |
| JPH11163118A (ja) | 半導体装置の製造方法 | |
| JPH0547921A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050119 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060828 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060911 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |