JPH10506230A - 放射線像形成パネル - Google Patents

Abstract

(57)【要約】 入射放射線を電荷に直接変換するための容量性結合の放射線検出器と、発生された電荷を蓄積するための蓄積キャパシタと、この蓄積キャパシタに蓄積された電荷を周期的に出力するための読み出しスイッチと、放射線検出器を周期的にリセットするためのリセットスイッチとを備えた放射線像形成システム。

Description

【発明の詳細な説明】 放射線像形成パネル発明の分野 本発明は、一般に、像形成システムに係り、より詳細には、容量性結合の放射 線検出器と、この容量性放射線検出器の電位を周期的にリセットするためのリセ ットスイッチとを組み込んだＸ線像形成パネルに係る。先行技術の説明 アモルファスセレン（ａ−Ｓｅ）は、医療用及び工業用のデジタルＸ線像形成 装置の有望な材料として最近確認されている。このような１つの公知装置が、メ ディカル・イメージングＶＩ：インスツルメンテーションＳＰＩＥ１６５１の第 １３４−１４３ページ（１９９２年）に掲載された「アモルファスセレンを用い た放射線学のための大面積ソリッドステート検出器(A Large Area Solid-State Detector for Radiology Using Amorphous Selenium)」と題する論文に述べられ ている。この論文には、セレン（Ｓｅ）プレートに高電圧を印加してＸ線の高い 変換効率を得るようなデジタルＸ線像形成装置が説明されている。Ｓｅフィルム の厚みにもよるが、ＤＣバイアス電圧は、数千ボルト以上になる。Ｓｅフィルム に高電圧を使用すると、Ｘ線変換プレートに接続された半導体装置に重大な危険 が課せられる。 このような危険を回避する１つの解決策は、読み出し回路とＳｅフィルムとの 間に絶縁体を挿入することにより信号検出回路から高電圧部分を分離することを 含む。Ｓｅフィルム及び絶縁体を含むＸ線像形成装置（電極／Ｓｅ／絶縁体／読 み出し回路又は読み出し回路／Ｓｅ／絶縁体／電極）が、ジャーナル・オブ・ア プライド・フォトグラフィック・エンジニアリング、第４巻、第４号、１９７８ 年秋に掲載されたＤ．Ｍ．コーン氏等の「電子写真及び電子放射線写真像を電子 的に読み出す方法(A Method of Electronic Readout of Electrophotographic a nd Electroradiographic Images)」と題する論文、及びＳＰＩＥ、第１７３巻、 アプリケーション・オブ・オプチカル・インスツルメンテーション・アンド・メ ディスンＶＩＩ、第８１−８７ページ（１９７９年）に掲載されたＡ．ザーメロ 氏等の「静電像のレーザ読み出し(Laser Readout of Electrostatic Images)」 と題する論文に説明されている。更に、ゼロックス社の米国特許第５，０１７， ９８９号は、電極／Ｓｅ／絶縁体／読み出し回路の構成を開示している。この公 知特許においては、像形成信号を増幅及び出力するために絶縁フィルム上に敷設 された薄膜トランジスタ（ＴＦＴ）の使用に改善が示されている。 上記した全ての公知装置においては、信号電圧が読み出し回路に容量性結合さ れる。従って、読み出し回路は、Ｓｅフィルムの電位を自動的にリセットするこ とができない（即ち、非破壊読み出し）。読み出しの後に、Ｓｅフィルムのバイ アス電圧を反転して、信号の電荷を逆転させ、これにより、Ｓｅフィルムの電位 をリセットしそしてパネルを次のＸ線露光に対して準備しなければならない。 上記した公知装置各々の著しい欠点は、Ｘ線像のリアルタイム収集を実質的に 行うことができない（即ち、映像速度信号を得るための高速動作（例えば、３０ フレーム／秒）を達成することができない）点である。 この欠点は、「好ましい実施形態の詳細な説明及び公知技術の更なる説明」に おいて詳細に述べる２つの理由で生じる。発明の要旨 本発明によれば、放射線感知フィルム（例えば、ａ−Ｓｅ）と、この放射線感 知フィルムをリセットするためのリセット電位源とにスイッチが接続された高い 読み出し速度のリアルタイム放射線像形成パネルが提供される。従って、本発明 の放射線像形成パネルは、公知技術とは対照的に、高い感度及び高い速度応答で 信号読み出しを行う。更に、高電圧及び大電流裕度をもつリセット回路を組み込 むことにより、回路動作の信頼性が改善される。図面の簡単な説明 以下、添付図面を参照し、公知技術及び本発明の好ましい実施形態を詳細に説 明する。 図１は、公知技術で知られたように、Ｓｅフィルムに印加されるバイアス電圧 に対して光電流及び暗電流を示したグラフである。 図２は、本発明による像形成アレーの単一ピクセルの等価回路図である。 図３は、本発明による多数のピクセルを組み込んだ像形成センサアレーの回路 図である。 図４は、好ましい実施形態による単一ピクセルのレイアウト図である。 図５は、図４のＡ−Ｂ線に沿った断面図である。 図６は、本発明の第１の別の実施形態による単一ピクセルの断面図である。 図７は、本発明の第２の別の実施形態による単一ピクセルの断面図である。 図８は、本発明の第３の別の実施形態による単一ピクセルの断面図である。 図９は、本発明の第４の別の実施形態による単一ピクセルの断面図である。 図１０は、更に別の実施形態によるセンサアレーの回路図である。 図１１は、図３に示されたセンサアレーのタイミング図である。好ましい実施形態の詳細な説明及び公知技術の更なる説明 上記のように、公知のデジタルＸ線像形成装置は、Ｘ線像のリアルタイム収集 に対して充分に高い速度を達成し得ないという欠点がある。公知技術のこの欠点 については、２つの原因がある。先ず第１に、Ｓｅフィルムにまたがって印加さ れたバイアス電圧に対し暗電流及び光電流を示した図１のグラフを参照すれば、 これら暗電流及び光電流は、Ｓｅフィルムにまたがるバイアス電圧の減少に伴い 急激に低下することが明らかである。これは、Ｓｅフィルムを完全に放電するの に長時間を要するか、又は大きな減衰遅れを生じることを示唆している。このよ うな特性は、Ｘ線透視又はＸ線テレビジョンの間に経験するような低線量Ｘ線の 場合に重大なものとなる。第２に、付加的な電子ノイズや空気放電の問題を招く ことなく、３０Ｈｚの映像周波数において例えば２０００Ｖないし−２０００Ｖ の高いバイアス電圧をＳｅバイアス電圧回路で切り換えることは困難である。更 に、高電圧パルスが絶縁体を経て信号読み出し回路へ流れ込む。このため、公知 システムにおいてＳｅフィルムと読み出し回路との間に挿入された絶縁体は、静 電界又は電界のＤＣ成分から読み出し回路を絶縁できるだけであって、時間と共 に変化する電界（即ち、電界のＡＣ成分）から読み出し回路を絶縁することはで きない。それ故、公知装置では、Ｓｅフィルムのバイアス電圧をゆっくりと変化 させて、差の電圧を減少しなければならない。公知装置をこのように動作するこ とは、応答時間を増加させる。 図２は、本発明によるＸ線像形成アレーにおける単一ピクセルの等価回路を示 している。この回路は、複数の並列な制御ライン７の１つに接続された制御端子 と、複数の並列なデータライン６の１つに接続された出力端子と、キャパシタン スＣｓを有する蓄積キャパシタ２に接続された入力端子とを有する読み出しスイ ッチ１を備えている。蓄積キャパシタ２は、放射線検出器４及びリセットスイッ チ３に接続される。以下に詳細に述べる好ましい実施形態のように、放射線検出 器４がＳｅの厚膜より成る場合には、キャパシタンスをＣｓｅと表す。 動作に際し、放射線検出器４にはバイアス電圧が印加され、放射線（例えば、 Ｘ線）に曝されたときに、放射線検出器に電荷（例えば、電子とホール）が発生 してキャパシタ２に蓄積されるようにする。垂直スキャナ（図３）は、制御ライ ン７の次々の１つに制御信号を発生し、ピクセルアレーの読み出しスイッチの次 々の行をイネーブルし（例えば、図３）、蓄積キャパシタ２の次々の行を放電す る。各キャパシタ２からの信号電荷は、図３を参照して以下で詳細に述べるよう に、その後の読み出しのためにデータライン６に送られる。 信号電荷の収集効率は、キャパシタ２の蓄積キャパシタンスと放射線検出器４ のキャパシタンスとの比に比例する（即ち、放射線検出器４がＳｅから形成され る場合には、収集効率は、Ｃｓ／（Ｃｓ＋Ｃｓｅ）により与えられる）。 上記のように、信号電圧は、読み出しスイッチ１に容量性結合されるので、読 み出しスイッチは、放射線検出器４の電位を自動的にリセットすることができな い。従って、公知システムにおいては、放射線検出器４に印加されるバイアス電 圧を逆転して、信号電荷を逆にし、これにより、放射線検出器４（例えば、Ｓｅ フィルム）の電位をリセットしている。 しかしながら、本発明によれば、スイッチ３が放射線検出器４及び蓄積キャパ シタ２に接続されて、放射線検出器４にまたがる電位（即ち、バイアス電圧）を 所定の電圧（例えば、接地又は他の適当なリセット電圧）へ迅速にリセットし、 これにより、センサのリアルタイム動作を容易にする。以下に詳細に述べるよう に、スイッチ３は、ＴＦＴ、ダイオード、ＭＩＭ（金属−絶縁体−金属）又はＭ ＩＳ（金属−絶縁体−半導体）として構成されてもよいし、或いは他の適当なス イッチング技術によって構成されてもよい。 図３を参照すれば、複数のセンサピクセルが示されている（即ち、図３の代表 的なアレーでは、このようなピクセルが４つ示されているが、実際には、典型的 なアレーは、長方形アレーに配列された複数のピクセルを含む）。 図３の実施形態において、リセットスイッチ３は、放射線検出器４の一方の端 子に接続されたＴＦＴとして形成される（他方の端子は、図示されていないが、 図５ないし９を参照して以下に詳細に述べるように、全センサアレーの上に横た わり、そして高いＤＣバイアス電圧のソースに接続される）。各リセットスイッ チ３の他方の端子は、リセット電位Ｖ_Rに接続されたリセットソースライン５に 接続される。 上記のように、制御ライン７の次々のラインが垂直スキャナ８に接続されて、 制御ライン７の次々のラインに制御パルスを発生するが、これについては図１１ を参照して以下に詳細に述べる。 マルチプレクサ９の形態の読み出し回路が設けられており、これは、その複数 の入力に接続された複数の電荷積分増幅器１４を有している。各増幅器１４は、 センサアレーのデータライン６の１つに接続され、データラインにより搬送され る電荷を良く知られた仕方で積分し、そしてそれを表す出力信号をマルチプレク サ９に付与する。次いで、マルチプレクサ９は、走査されたセンサの次々の行を その後の処理（例えば、Ａ／Ｄ変換、デジタル信号処理、像表示、等）のために 直列な出力流へとマルチプレクスする。電荷積分増幅器１４、垂直スキャナ８及 びマルチプレクサ９の動作は、当業者に明らかであろう。 図３と共に図１１を参照して、センサアレーの動作を簡単に説明する。図１１ は、垂直スキャナ８により発生される制御信号と、付加的な制御回路（図示され ていないが、標準設計の）により発生される読み出し及びリフレッシュ信号とを 示している。キャパシタ２に蓄積された電荷は、スキャナ８がＴＦＴ読み出しス イッチ１の次々の行をイネーブルするのに応答して、行ごとのベースでデータラ イン６に転送される。従って、図１１に示すように、読み出しスイッチ１の第１ の行は、垂直スキャナ８が制御パルス（φｙｉ）を発生するのに応答してイネー ブルされる。 次いで、各蓄積キャパシタ２からデータライン６に転送された電荷は、電荷積 分増幅器１４を経て積分され、そしてマルチプレクサ９へ送られる。 増幅器１４の各々によりマルチプレクサ９へ送られた電荷は、複数の次々の付 加的な制御信号φｘｊ、φｘｊ＋１、φｘｊ＋２等を発生する外部コントローラ に応答してマルチプレクスされて直列フォーマットでマルチプレクサ９から読み 出され、これにより、各ピクセルセンサに現れる像データが次々に読み出される （即ち、直列出力）。電荷積分増幅器１４の積分キャパシタは、次いで、外部コ ントロール回路が正のリフレッシュパルス信号（φｒ）を発生するのに応答して リセットされる。 次いで、垂直スキャナ８がピクセルセンサの第２の行に別の制御パルス（φｙ ｉ＋１）を発生するのに応答して蓄積キャパシタ２の第２の行が放電され、その 電荷がデータライン６へ転送され、そして増幅器１４を経て積分されて、マルチ プレクサ９へ付与され、その後に読み出される。しかしながら、図３から明らか なように、制御パルスφｙｉ＋１が発生されたときには、ＴＦＴリセットスイッ チ３は、その手前の行においてもイネーブルされ、その手前の行全体の放射線検 出器４の電位をリセットする。 このときのリセット動作は、蓄積キャパシタ２を完全にリフレッシュできない ことに注意されたい。というのは、手前の行のＴＦＴスイッチ１がオフに切り換 えられており、従って、スイッチ１側のキャパシタ２の端子が電気的に浮いてお り、その電位が反対の端子の電位と共に変動するからである。キャパシタ２に対 する完全なリセット動作は、像形成パネルの全てのピクセルが読み出された後に 行われる。 この読み出し及びリセットプロセスは、垂直スキャナがセンサアレーの次々の 制御ライン７に次々の付加的な制御パルス（例えば、φｙｉ＋２等）を発生する のに応答してセンサアレーの全てのその後の行に対して続けられる。 垂直スキャナ８が各行のセンサの電荷を読み出すようにすると（即ち、１つの フレーム像の後に）、垂直スキャナ８は、更に別の高電圧レベル制御パルスを全 制御ライン７に発生し、これにより、一度に全てのピクセルをリセットする。 図４及び５は、各々、本発明の好ましい実施形態による１つのピクセルのレイ アウト及びピクセルの断面を示す。 図２及び３を参照して上記したように、センサアレーは、制御ライン７（図４ にはゲートバスライン７０で示されている）の複数の行と、データライン６の複 数の列とで画成される。これらライン７０及び６は、通常の仕方でＣｒから作ら れるのが好ましい。ゲートライン７０は、個々のゲート７３がアクティブなピク セルエリアへ延びるようにガラス基板１０に付着される。ゲート７３及び基板１ ０の上には絶縁体１１（例えば、ＳｉＯ₂又はａ−ＳｉＮ）の層が付着される。 絶縁層１１の上にはリセットスイッチ３の個々のＣｒゲート７２が付着され、接 点経路７１を経て制御ライン７０に接触する。 絶縁像１１の上には、ＣｄＳｅ半導体１２の層が付着され、読み出しスイッチ １のゲート７３の上に横たわる。絶縁層１１の上には、データライン６（これも Ｃｒから作られる）及び下部ピクセル電極２１（これもＣｒから作られる）が、 半導体領域１２と接触するよう付着される。リセットスイッチ３のゲート７２、 データライン６、半導体領域１２、下部ピクセル電極２１、及びその下の絶縁層 １１の上には、ａ−ＳｉＮの更に別の絶縁層２０が付着される。 次いで、この絶縁層２０の上には、リセットスイッチ３のソースライン５及び 上部ピクセル電極２２が付着され、そして更に別の半導体領域３０（好ましくは ＣｄＳｅ）が付着されて、ソースライン５及び上部ピクセル電極２２に接触する と共に、リセットスイッチ３のゲート７２と実質的に整列される。 次いで、全アレーの上にａ−Ｓｅの層４０が付着され、その後、ＣｅＯ₂のブ ロッキング層４１及びＡｌの上部電極即ち接点７２が付着され、これは、上部ピ クセル電極２２と組み合わされて、ａ−Ｓｅ層４０に高いＤＣバイアス電圧を印 加するのに使用される。 第２のゲート誘電体フィルム２０（好ましくはａ−ＳｉＮで作られた）は、高 い誘電率（例えば、約９）を伴って厚く（例えば、５００ｎｍないし１０００ｎ ｍ）作られるので、ピクセル電極２２とＴＦＴ読み出しスイッチ１との間のブレ ークダウン電圧は、非常に高い。 上記したように、信号電荷の収集効率は、Ｃｓ／（Ｃｓ＋Ｃｓｅ）で与えられ る。放射線検出のためのＳｅフィルム４０の厚みは、約３００μｍであるから、 本発明の設計では、９８％以上の信号電荷を読み出すことができる。 図４及び５に示されたＴＦＴ構造は、本発明を実現するのに適した多数の種々 のＴＦＴ構造の１つに過ぎない。 図６、７及び８は、異なる構造のリセットＴＦＴ３を示す断面図である。図５ ないし８と共通の参照番号が、共通の特徴を示している。従って、図６に示す別 の実施形態では、ＴＦＴリセットスイッチ３がａ−Ｓｅ＋Ａｓ₂Ｓｅ₃の半導体層 ３２を用いて形成される。図７の実施形態では、ＴＦＴリセットスイッチ３がｐ⁺ −ａ−Ｓｉの半導体領域をもつＰチャンネルＴＦＴ装置を用いて形成され、そ して読み出しスイッチ１の半導体材料１３は、ａ−Ｓｉを用いて形成される。図 ８の実施形態では、リセットスイッチ３がＴＦＴ装置として形成され、放射線コ ンバータ４の半導体フィルムがＴＦＴスイッチ３に対しても使用される。読み出 しスイッチ１の半導体領域１３は、放射線検出フィルム４４の場合と同様に、ａ −Ｓｉから形成される。 図９は、リセットスイッチ３としてａ−Ｓｉ ｐ−ｉ−ｎダイオードスイッチ を用いた本発明の別の構造を示している。このダイオードは、ｐ⁺−ａ−Ｓｉの 層３５とｎ⁺−ａ−Ｓｉの層３６との間にサンドイッチされたａ−Ｓｉの層３４ を備えている。このダイオードはＣｒのリセット制御ライン５０に付着される。 図１０は、リセットスイッチ３のソースライン５がゲートライン７に並列に配 置された本発明の更に別の実施形態を示している。 この設計では、ゲート制御パルスと同期するが異なる電圧レベルをもつ駆動パ ルス波をソースライン５に付与して、リセットスイッチ３のオン電流を増加しそ してオフ電流を減少できるようにする。 本発明の更に別の実施形態及び変更も考えられる。例えば、上記実施形態は、 良く知られたマルチプレクサの読み出しを参照したが、各ピクセルに内蔵ＴＦＴ 増幅器をもつＴＦＴ読み出しアレー、レーザビーム走査読み出し、電気的輝度フ ィルムをもつ液晶又はソリッドステート像増強器を用いた空間的光変調読み出し （即ち、光バルブ）等のような別の読み出し回路及び装置を使用してもよい。こ のような変更及び修正は、全て、請求の範囲に規定された本発明の精神及び範囲 内に包含されるものとする。

【手続補正書】特許法第１８４条の７第１項 【提出日】１９９５年２月１３日 【補正内容】請求の範囲 １．ａ）入射する放射線を電荷に直接変換するための容量性結合の放射線検出 手段と、 ｂ）上記電荷を蓄積するために上記容量性結合の放射線検出手段に接続された 蓄積キャパシタ手段のアレーと、 ｃ）上記蓄積キャパシタ手段の各々に蓄積された上記電荷を周期的に出力する ために上記蓄積キャパシタ手段の各々に接続された複数の読み出し手段と、 ｄ）上記電荷の上記出力と同期して各々の上記蓄積キャパシタの次々の隣接す るキャパシタをリセットして、上記容量性結合の放射線検出手段を迅速に放電す るために上記蓄積キャパシタ手段の各々に接続された複数のリセット手段とを備 えたことを特徴とする放射線像形成システム。 ２．上記容量性結合の放射線検出手段は、高電圧ＤＣバイアスされたａ−Ｓｅ フィルムより成る請求項１に記載の像形成システム。 ３．上記ａ−Ｓｅフィルムは、約３００μｍ厚みである請求項２に記載の像形 成システム。 ４．上記蓄積キャパシタ手段の各々は、上記ａ−Ｓｅフィルムに隣接する第１ の電極と、この第１の電極と反対の第２の電極と、これら第１電極と第２電極と の間の誘電体層とを備えた請求項２に記載の像形成システム。 ５．上記容量性結合の放射線検出手段の各々は、高電圧ＤＣバイアスされたａ −Ｓｉフィルムより成る請求項１に記載の像形成システム。 ６．上記リセット手段の各々は、薄膜トランジスタ（ＴＦＴ）を備えた請求項 １に記載の像形成システム。 ７．上記リセット手段の各々は、ダイオードを備えた請求項１に記載の像形成 システム。 ８．上記リセット手段の各々は、金属−絶縁体−金属（ＭＩＭ）トランジスタ を備えた請求項１に記載の像形成システム。 ９．上記リセット手段の各々は、金属−絶縁体−半導体（ＭＩＳ）トランジス タを備えた請求項１に記載の像形成システム。 １０．上記ダイオードは、アモルファスシリコンｐ−ｉ−ｎダイオードである 請求項７に記載の像形成システム。 １１．上記読み出し手段の各々は、薄膜トランジスタ（ＴＦＴ）を備えた請求 項１に記載の像形成システム。 １２．上記読み出し手段の各々は、更に、上記第１の電極に接続されたドレイ ン端子と、データ読み出しラインに接続されたソース端子と、読み出し制御信号 源に接続されたゲート端子とを有する第１の薄膜トランジスタ（ＴＦＴ）を備え た請求項４に記載の像形成装置。 １３．上記リセット手段の各々は、第２の薄膜トランジスタ（ＴＦＴ）を備え た請求項４に記載の像形成装置。 １４．上記第２の薄膜トランジスタ（ＴＦＴ）は、上記第１電極に接続された ドレイン端子と、リセット電位源に接続されたソース端子と、リセット制御信号 源に接続されたゲート端子とを有する請求項１３に記載の像形成装置。 １５．上記リセット手段の各々は、上記第１電極に接続されたアノードと、リ セット制御信号源に接続されたカソードとを有するダイオードを備えた請求項１ ２に記載の像形成システム。 １６．ａ）入射する放射線を電荷に直接変換するための容量性結合の放射線検 出手段と、 ｂ）上記容量性結合の放射線検出手段に隣接して、上記電荷を蓄積するための ピクセル電極のアレーと、 ｃ）上記ピクセル電極のアレーの各行を分離する複数の制御ラインと、 ｄ）上記ピクセル電極のアレーの各列を分離する複数のデータラインと、 ｅ）次々の制御信号を次々の上記制御ラインに発生するスキャナ手段と、 ｆ）上記ピクセル電極の各々に接続されたドレイン端子、上記制御ラインの第 １の各ラインに接続されたゲート端子、及び上記データラインの各々に接続され たソース端子を有し、上記スキャナ手段が上記制御ラインの各々に上記制御信号 を発生するのに応答して上記ピクセル電極から上記データラインへ上記電荷を転 送するための複数のＴＦＴ読み出しスイッチ手段と、 ｇ）上記複数のデータラインに接続され、上記データラインから上記電荷の次 々の行を受け取って出力するためのマルチプレクサ手段と、 ｈ）上記ピクセル電極の各々に接続された第１の端子、上記制御ラインの上記 第１のラインに隣接する上記制御ラインの更に別の各々に接続された制御端子、 及びリセット電位源に接続された第２の端子を有し、上記ピクセル電極の各々を 上記電荷がそこから転送された後にリセットするための複数のリセットスイッチ 手段とを備えたことを特徴とする放射線像形成システム。 １７．上記容量性結合の放射線検出手段は、高電圧ＤＣバイアスされたａ−Ｓ ｅフィルムより成る請求項１６に記載の放射線像形成システム。 １８．上記ａ−Ｓｅフィルムは、約３００μｍ厚みである請求項１７に記載の 像形成システム。 １９．上記ピクセル電極手段は、上記ａ−Ｓｅフィルムに隣接する第１の電極 と、この第１の電極と反対の第２の電極と、これら第１電極と第２電極との間の 誘電体層とを含む請求項１７に記載の像形成システム。 ２０．上記容量性結合の放射線検出手段は、高電圧ＤＣバイアスされたａ−Ｓ ｉフィルムより成る請求項１６に記載の像形成システム。 ２１．上記リセット手段の各々は、薄膜トランジスタ（ＴＦＴ）を含む請求項 １６に記載の像形成システム。 ２２．上記のリセット手段の各々は、ダイオードを含む請求項１６に記載の像 形成システム。 ２３．上記リセット手段の各々は、金属−絶縁体−金属（ＭＩＭ）トランジス タを含む請求項１６に記載の像形成システム。 ２４．上記リセット手段の各々は、金属−絶縁体−半導体（ＭＩＳ）トランジ スタを含む請求項１６に記載の像形成システム。 ２５．上記ダイオードは、アモルファスシリコンｐ−ｉ−ｎダイオードである 請求項２２に記載の像形成システム。 ２６．上記ａ−Ｓｅフィルムの上に横たわるＡｌ層を更に備え、上記ａ−Ｓｅ フィルムは、このＡｌ層と上記第１電極との間に印加される高いＤＣ電圧により 高電圧ＤＣバイアスされる請求項１９に記載の像形成システム。 ２７．上記Ａｌ層と上記ａ−Ｓｅフィルムの中間にＣｅＯ₂のブロッキング層 を更に備えた請求項２６に記載の像形成システム。 ２８．上記ＴＦＴ読み出しスイッチ手段の各々は、ＣｄＳｅ半導体領域で形成 される請求項１６に記載の像形成手段。 ２９．上記ＴＦＴ読み出しスイッチ手段の各々は、ａ−Ｓｉ半導体領域で形成 される請求項１７に記載の像形成手段。 ３０．上記リセットスイッチ手段の各々は、ｐ⁺−ａ−Ｓｉ半導体で形成され たＭＩＳトランジスタを含む請求項２９に記載の像形成システム。 ３１．上記リセットスイッチ手段の各々は、ＭＩＭトランジスタを含み、そし て上記ＴＦＴ読み出しスイッチ手段の各々は、Ａ−Ｓｉ半導体で形成される請求 項２０に記載の像形成手段。 ３２．上記ダイオードの各々は、上記ピクセル電極の１つに接続されたｐ⁺− ａ−Ｓｉより成るアノードと、上記制御ラインの１つに接続されたｎ⁺−ａ−Ｓ ｉより成るカソードと、これらアノードとカソードとの間のａ−Ｓｉ層とを有す る請求項２５に記載の像形成システム。 ３３．上記リセットスイッチ手段の上記第２端子は、上記データラインの各々 に並列な各リセットラインを経て上記リセット電位源に接続される請求項１６に 記載の像形成システム。 ３４．上記リセットスイッチ手段の上記第２端子は、上記制御ラインの各々に 並列な各リセットラインを経て上記リセット電位源に接続される請求項１６に記 載の像形成システム。

Claims (1)

1. 【特許請求の範囲】 １．ａ）入射する放射線を電荷に直接変換するための容量性結合の放射線検出 手段と、 ｂ）上記電荷を蓄積するための蓄積キャパシタ手段と、 ｃ）上記蓄積キャパシタ手段に蓄積された上記電荷を周期的に出力するための 読み出し手段と、 ｄ）上記容量性結合の放射線検出手段を周期的にリセットするためのリセット 手段とを備えたことを特徴とする放射線像形成システム。 ２．上記容量性結合の放射線検出手段は、高電圧ＤＣバイアスされたａ−Ｓｅ フィルムより成る請求項１に記載の像形成システム。 ３．上記ａ−Ｓｅフィルムは、約３００μｍ厚みである請求項２に記載の像形 成システム。 ４．上記蓄積キャパシタ手段は、上記ａ−Ｓｅフィルムに隣接する第１の電極 と、この第１の電極と反対の第２の電極と、これら第１電極と第２電極との間の 誘電体層とを含む請求項２に記載の像形成システム。 ５．上記容量性結合の放射線検出手段は、高電圧ＤＣバイアスされたａ−Ｓｉ フィルムより成る請求項１に記載の像形成システム。 ６．上記リセット手段は、薄膜トランジスタ（ＴＦＴ）を含む請求項１に記載 の像形成システム。 ７．上記のリセット手段は、ダイオードを含む請求項１に記載の像形成システ ム。 ８．上記リセット手段は、金属−絶縁体−金属（ＭＩＭ）トランジスタを含む 請求項１に記載の像形成システム。 ９．上記リセット手段は、金属−絶縁体−半導体（ＭＩＳ）トランジスタを含 む請求項１に記載の像形成システム。 １０．上記ダイオードは、アモルファスシリコンｐ−ｉ−ｎダイオードである 請求項７に記載の像形成システム。 １１．上記読み出し手段は、薄膜トランジスタ（ＴＦＴ）を含む請求項１に記 載の像形成システム。 １２．上記読み出し手段は、更に、上記第１の電極に接続されたドレイン端子 と、データ読み出しラインに接続されたソース端子と、読み出し制御信号源に接 続されたゲート端子とを有する第１の薄膜トランジスタ（ＴＦＴ）を含む請求項 ４に記載の像形成装置。 １３．上記リセット手段は、第２の薄膜トランジスタ（ＴＦＴ）を含む請求項 ４に記載の像形成装置。 １４．上記第２の薄膜トランジスタ（ＴＦＴ）は、上記第１電極に接続された ドレイン端子と、リセット電位源に接続されたソース端子と、リセット制御信号 源に接続されたゲート端子とを有する請求項１３に記載の像形成装置。 １５．上記リセット手段は、上記第１電極に接続されたアノードと、リセット 制御信号源に接続されたカソードとを有するダイオードを含む請求項１２に記載 の像形成システム。 １６．ａ）入射する放射線を電荷に直接変換するための容量性結合の放射線検 出手段と、 ｂ）上記容量性結合の放射線検出手段に隣接して、上記電荷を蓄積するための ピクセル電極のアレーと、 ｃ）上記ピクセル電極のアレーの各行を分離する複数の制御ラインと、 ｄ）上記ピクセル電極のアレーの各列を分離する複数のデータラインと、 ｅ）次々の制御信号を次々の上記制御ラインに発生するスキャナ手段と、 ｆ）上記ピクセル電極の各々に接続されたドレイン端子、上記制御ラインの第 １の各ラインに接続されたゲート端子、及び上記データラインの各々に接続され たソース端子を有し、上記スキャナ手段が上記制御ラインの各々に上記制御信号 を発生するのに応答して上記ピクセル電極から上記データラインへ上記電荷を転 送するための複数のＴＦＴ読み出しスイッチ手段と、 ｇ）上記複数のデータラインに接続され、上記データラインから上記電荷の次 々の行を受け取って出力するためのマルチプレクサ手段と、 ｈ）上記ピクセル電極の各々に接続された第１の端子、上記制御ラインの上記 第１のラインに隣接する上記制御ラインの更に別の各々に接続された制御端子、 及びリセット電位源に接続された第２の端子を有し、上記ピクセル電極の各々を 上記電荷がそこから転送された後にリセットするための複数のリセットスイッチ 手段とを備えたことを特徴とする放射線像形成システム。 １７．上記容量性結合の放射線検出手段は、高電圧ＤＣバイアスされたａ−Ｓ ｅフィルムより成る請求項１６に記載の放射線像形成システム。 １８．上記ａ−Ｓｅフィルムは、約３００μｍ厚みである請求項１７に記載の 像形成システム。 １９．上記ピクセル電極手段は、上記ａ−Ｓｅフィルムに隣接する第１の電極 と、この第１の電極と反対の第２の電極と、これら第１電極と第２電極との間の 誘電体層とを含む請求項１７に記載の像形成システム。 ２０．上記容量性結合の放射線検出手段は、高電圧ＤＣバイアスされたａ−Ｓ ｉフィルムより成る請求項１６に記載の像形成システム。 ２１．上記リセット手段の各々は、薄膜トランジスタ（ＴＦＴ）を含む請求項 １６に記載の像形成システム。 ２２．上記のリセット手段の各々は、ダイオードを含む請求項１６に記載の像 形成システム。 ２３．上記リセット手段の各々は、金属−絶縁体−金属（ＭＩＭ）トランジス タを含む請求項１６に記載の像形成システム。 ２４．上記リセット手段の各々は、金属−絶縁体−半導体（ＭＩＳ）トランジ スタを含む請求項１６に記載の像形成システム。 ２５．上記ダイオードは、アモルファスシリコンｐ−ｉ−ｎダイオードである 請求項２２に記載の像形成システム。 ２６．上記ａ−Ｓｅフィルムの上に横たわるＡｌ層を更に備え、上記ａ−Ｓｅ フィルムは、このＡｌ層と上記第１電極との間に印加される高いＤＣ電圧により 高電圧ＤＣバイアスされる請求項１９に記載の像形成システム。 ２７．上記Ａｌ層と上記ａ−Ｓｅフィルムの中間にＣｅＯ₂のブロッキング層 を更に備えた請求項２６に記載の像形成システム。 ２８．上記ＴＦＴ読み出しスイッチ手段の各々は、ＣｄＳｅ半導体領域で形成 される請求項１６に記載の像形成手段。 ２９．上記ＴＦＴ読み出しスイッチ手段の各々は、ａ−Ｓｉ半導体領域で形成 される請求項１７に記載の像形成手段。 ３０．上記リセットスイッチ手段の各々は、ｐ⁺−ａ−Ｓｉ半導体で形成され たＭＩＳトランジスタを含む請求項２９に記載の像形成システム。 ３１．上記リセットスイッチ手段の各々は、ＭＩＭトランジスタを含み、そし て上記ＴＦＴ読み出しスイッチ手段の各々は、Ａ−Ｓｉ半導体で形成される請求 項２０に記載の像形成手段。 ３２．上記ダイオードの各々は、上記ピクセル電極の１つに接続されたｐ⁺− ａ−Ｓｉより成るアノードと、上記制御ラインの１つに接続されたｎ⁺−ａ−Ｓ ｉより成るカソードと、これらアノードとカソードとの間のａ−Ｓｉ層とを有す る請求項２５に記載の像形成システム。 ３３．上記リセットスイッチ手段の上記第２端子は、上記データラインの各々 に並列な各リセットラインを経て上記リセット電位源に接続される請求項１６に 記載の像形成システム。 ３４．上記リセットスイッチ手段の上記第２端子は、上記制御ラインの各々に 並列な各リセットラインを経て上記リセット電位源に接続される請求項１６に記 載の像形成システム。