JP3833712B2 - 捕捉電荷が減少する放射線イメージング用フラットパネル検出器 - Google Patents

Description

技術分野
本発明は、イメージングシステム、特に放射線イメージング用フラットパネル検出器に関するものである。
背景技術
Ｘ線イメージングシステムは、医療診断および工業環境ならびに安全検査環境で広範囲に使用されている。１つの周知の従来技術のＸ線イメージングシステムは、一般にＸ線イメージインテンシファイア（“ＸＩＩ”）システムと呼ばれている。ＸＩＩシステムは、低輝度のＸ線イメージを可視イメージに変換する大きなイメージ管を含んでいる。入射Ｘ線は、低吸収窓を通り、それから入力蛍光体スクリーンによって吸収され、光イメージに変換される。入力蛍光体スクリーンの内部面上にあるのは、光を光電子に変換する光電陰極である。光電子は、加速され、静電レンズ（ｅｌｅｃｔｒｉｃａｌ ｓｔａｔｉｃ ｌｅｎｓ）によって集束される。集束された光電子は、出力蛍光体スクリーンに衝突し、光イメージに変換される。電荷結合デバイス（“ＣＣＤ”）あるいは撮像管は、出力蛍光体スクリーンに結合され、光イメージを電子ビデオ信号に変換する。
しかしながら、ＸＩＩシステムは、変換段を有することによる多数の問題点を有しており、画像解像度および画像コントラストが劣化し、かつ、静電レンズの倍率の誤差によって生じる糸巻形ひずみ（ｐｉｎｃｕｓｓｉｏｎ ｄｉｓｔｏｒｔｉｏｎ）を生じる。さらに、ＸＩＩシステムは複雑で、かつ、かさばる。
ＸＩＩシステムに関連した問題を解決するために、フラットパネル放射線画像センサを使用する他のＸ線イメージングシステムが提案されている。例えば、Fraleuxらの米国特許第4,382,187号明細書およびNishikiらの米国特許第4,689,487号明細書には、放射線イメージングシステムに使用するための大面積のフラットパネル放射線画像センサの初期的な設計が開示されている。これらのフラットパネルセンサは、入射Ｘ線に応答して、放射線映像を表示する出力信号を発生する。
Antonukらの米国特許第5,079,426号明細書には、アモルファスシリコン薄膜トランジスタ（“ＴＦＴ”）スイッチおよびフォトダイオードアレイを組み込んでいる直接検出型のＸ線画像センサが開示されている。Ｘ線は、ＴＦＴスイッチおよびフォトダイオードアレイの上部に置かれている蛍光体スクリーンによって検出される。Ｘ線が蛍光体フィルムと相互に作用するとき、光フォトンが発生し、フォトダイオードアレイによって電子の電荷に変換される。この電荷は、ＴＦＴスイッチを介して読み出され、画像を発生する。しかしながら、このセンサに関しても問題が存在する。センサは、Ｘ線を検出するために蛍光体スクリーンを使用しているために、光フォトンが全ての方向に放射され、かつ、蛍光体スクリーンの内部で散乱されるという事実のために、ぼけが生じる。この結果、解像度が低くなる。
ＩＥＥＥ国際電子装置会議の議事録（1979年、第134ページ〜第136ページ）で発表されたT.Tsukadaらの「感光カルコゲナイドガラスフィルムを使用する新しい固体画像ピックアップシステム」という題の論文には、結晶シリコンから形成されたｎチャネルＭＯＳＦＥＴスイッチアレイ上に蒸着された光導電セレンフィルムを含む固体画像センサが開示されている。この画像センサはいくつかのイメージング応用に適しているけれども、この画像センサは、結晶シリコンウエハ上に大形センサアレイを製造するのが困難であるために、大面積放射線イメージング応用には適していない。
１９９１年６月１９日にカナダのマニトバ州のウイニペグ市でのカナダ医学物理学者協会のCOMP91で発表されたW.Zhaoら著の「アモルファスセレンの自己走査読み出しを使用するディジタル放射線医学」という題の論文には、フラットパネルＸ線画像センサが開示されている。この画像センサは、２次元のＴＦＴスイッチアレイ上に厚いアルモファスセレンフィルム（ａ−Ｓｅ）を有している。ＴＦＴスイッチは、２次元イメージングシステムを形成するために、行と列とで配置されている。ゲートラインは、各々の行のＴＦＴスイッチに相互接続されているのに対して、ソースラインは、各列のＴＦＴスイッチと相互接続される。厚いセレンフィルムは、ＴＦＴスイッチアレイの上部に直接蒸着され、上部電極はセレンフィルム上に蒸着される。Ｘ線がセレンフィルム上に入射し、上部電極に高電圧が印加されると、セレンフィルムの厚さ方向の両端を横切る電界によって、電子-正孔対が発生し、分離する。電界によって駆動される正孔は、ピクセル電極（すなわち、ＴＦＴスイッチのドレイン電極）の方に移動し、蓄積する。その結果、Ｘ線画像を現像するために使用することができるピクセル電極によって保持されている電荷を生じる。ピクセル電極によって保持された電荷は、各ゲートラインにパルスを供給することによって読み出すことができる。ゲートラインがパルスを受け取ると、行のＴＦＴスイッチはターンオンし、ピクセル電極の信号電荷が、ソースラインに流れることを許容する。ソースラインに接続された電荷増幅器は、電荷を検出し、電荷に比例する、すなわち、セレンフィルム上の放射線照射線量に比例する出力電圧信号を供給する。
厚いアモルファスセレンフィルムは、ＴＦＴスイッチアレイ上に蒸着されているために、画質を劣化させる若干の問題が生じる。Ｘ線照射中、正孔の大部分は印加電界によってピクセル電極に引き付けられるが、正孔のいくつかはソースラインおよびゲートラインの上にある絶縁膜（誘電体フィルム）に引き付けられる。これが生じると、絶縁膜上の電界は減少する。ａ-Ｓｅフィルムの量子効率はａ-Ｓｅフィルムのバルクの電界にほぼ比例するため、ａ-ＳｅフィルムのＸ線照射線量によって発生される信号電荷が現象する。一旦電界が所定のレベルまで減少すると、Ｘ線により発生する正孔が、絶縁膜上のバルクのセレンフィルム中に捕捉される。さらに、バルクのセレンフィルムに捕捉された正孔は、熱エネルギーによってゆっくりと解放され、隣接するピクセル電極によって収集され、その結果、再び、画質に影響を及ぼすような減衰遅れを生じさせる。
欧州特許第0,588,397号には、前述の問題を処理するように設計されたＸ線イメージング装置が開示されている。Ｘ線イメージング装置は、ピクセル電極を除いたＴＦＴスイッチアレイの全てを被覆するドープされた半導体層を有している。ドープされた半導体フィルムによって、ソースラインおよびゲートラインの上の半導体フィルム（すなわち、隣接したピクセル電極間の領域）に収集された正孔は、ピクセル電極の方へ動いていく。しかしながら、半導体層は、ピクセル電極間のＴＦＴスイッチアレイの全領域を覆っているので、１つのピクセル領域から隣接ピクセル領域への電荷の拡散は、特に、明るい画像位置の周りに生じる可能性があるという点で１つの問題が存在する。このことから画像解像度の低下がおこる。したがって、放射線イメージング用の改良されたフラットパネル検出器に対する要求がある。
したがって、本発明の目的は、少なくとも１つの前述の問題を取り除くかあるいは軽減する放射線イメージング用の新規のフラットパネル検出器を提供することにある。
発明の開示
本発明の１つの態様によれば、
その各々が放射線に対するピクセルの照射線量に比例する電荷を蓄積するピクセル電極を含むピクセルのアレイと、
入射放射線にさらされる前記アレイにわたる放射線トランスジューサと、
隣接するピクセル電極間の不感帯（ｄｅａｄ ｚｏｎｅ）にわたって置かれ、前記不感帯にわたる前記放射線トランスジューサにおける電荷の蓄積を禁止する手段とを備えている放射線イメージング用フラットパネル検出器が提供されている。
本発明の他の態様によれば、
放射線変換層と前記放射線変換層の一方の側の電極を含む放射線トランスジューサと、
前記放射線変換層の他方の側の行列に配置されたピクセルのアレイであって、前記ピクセルの各々が、放射線に前記放射線トランスジューサをさらす際、および、前記電極がバイアスされるときに生じる前記放射線変換層の中の正孔ドリフトの結果として電荷を蓄積するピクセル電極を含むこと、
前記ピクセルによって蓄積された電荷を検出できる複数のソースラインであって、前記ソースラインの各々が前記行あるいは列の一方のピクセルを接続すること、
蓄積電荷が検出できるようにゲーティング信号（ｇａｔｉｎｇ ｓｉｇｎａｌ）が供給される複数のゲートラインであって、前記ゲートラインの各々が前記行あるいは列の他方のピクセルを接続すること、
隣接ピクセル電極間の不感帯にわたる前記放射線トランスジューサにおける電荷の蓄積を禁止する手段とを備えている放射線イメージング用フラットパネル検出器が提供されている。
本発明のさらに他の態様では、放射線変換層とその一方の側の電極とを有する放射線トランスジューサと前記放射線変換層の他方の側の行列に配置されたピクセルのアレイとを含む放射線イメージング用フラットパネル検出器を形成する方法において、各ピクセルが放射線に対する前記フラットパネル検出器の照射線量に比例する電荷を蓄積するためのピクセル電極を含み、前記方法が、さらに、隣接ピクセル電極間の不感帯上に、前記放射線トランスジューサにおける電荷の蓄積を禁止する手段を提供するステップを備えていることが提供される。
１つの実施の形態では、禁止する手段は、そこに捕捉された電荷がピクセル電極の方へ移動できる隣接ピクセル電極間の不感帯における半導体材料のフィルムアイランドの形状をしている。他の実施の形態においては、禁止する手段は、電極が不感帯に全く存在しないように放射線トランスジューサの一部を形成するパターン化された電極の形態であることが好ましい。さらに他の実施の形態では、禁止する手段が、電極と不感帯における放射線変換層との間の絶縁体の形態であることが好ましい。
電荷が放射線変換層に捕捉されることを防止し、電荷が複数の隣接ピクセルセンサに移動することを防止することによって、フラットパネル検出器は、より高い解像度の放射線画像の形成を可能にする。
【図面の簡単な説明】
本発明の実施の形態は、直ちに添付図面を参照してより詳細に説明される。
図１は、放射線イメージング用フラットパネル検出器の概略図である。
図２は、図１に示されたフラットパネル検出器の一部を形成するピクセルの等価回路である。
図３は、図１のフラットパネル検出器の一部の平面図である。
図４は、ライン４−４に沿ってとられた図２の断面図である。
図５は、ライン５−５に沿ってとられた図２の断面図である。
図６は、放射線イメージング用フラットパネル検出器の、他の実施の形態として示した部分断面図である。
図７は、放射線イメージング用フラットパネル検出器の、さらに別の実施の形態として示した部分平面図である。
図８は、ライン８−８に沿ってとらえた図７の断面図である。
図９は、放射線イメージング用フラットパネル検出器の、さらに別の一実施の形態として示した部分断面図である。
図１０ａ、図１０ｂ、および図１０ｃは、図９のフラットパネル検出器の一部が形成される工程を示す断面図である。
発明の実施の形態
次に、図１を参照すると、放射線イメージング用フラットパネル検出器が示され、符号20によって全般的に示されている。このフラットパネル検出器は、行と列とに配置された複数のピクセル22を含んでいる。ゲートライン24は、各行のピクセル22を相互に接続するのに対して、ソースライン26は、各列のピクセルを相互に接続する。ゲートライン24は、制御回路29からの入力に応じて連続的にゲートラインにパルスを供給するゲートドライバ回路28につながっている。ソースライン26は、順にアナログマルチプレクサ32に接続される電荷増幅器30につながっている。アナログマルチプレクサは、制御回路29からの入力に対応してディジタル化された放射線画像を形成するためにディジタル化することができる画像出力を供給する。
図２は、ピクセル22の一つの等価回路を示している。この図で分かるように、ピクセルは、ピクセル電極36の形態で、蓄積コンデンサＣ_STに結合された放射線トランスジューサＣ_SEを含んでいる。ピクセル電極36は、薄膜トランジスタ（“ＴＦＴ”）スイッチ38のドレイン電極である。ＴＦＴスイッチ38のソース電極は、ソースライン26のうちの１つに結合されているのに対して、ＴＦＴスイッチ38のゲート電極は、ゲートライン24のうちの１つに結合されている。
放射線トランスジューサＣ_SEがバイアスされ、かつ、放射線にさらされると、放射線トランスジューサＣ_SEによって、ピクセル電極36は、放射線に対する放射線トランスジューサＣ_SEの照射線量に比例する電荷を蓄積する。一旦荷電されると、この電荷は、ゲーティングパルスをＴＦＴスイッチ38のゲート端子に供給することによって読み出すことができる。ＴＦＴスイッチがゲートパルスを受けると、ＴＦＴスイッチは、ピクセル電極が放電できるようにソースライン26にピクセル電極36を接続する。ソースライン26上の電荷は、電荷増幅器30によって検出され、電荷増幅器は、次に検出された電荷に比例する出力電圧を発生する。電荷増幅器30の出力電圧は、アナログマルチプレクサ32に伝達される。
ピクセル22の設計は、隣接ピクセル電極36間のフラットパネル検出器の不感帯の放射線変換層で捕捉されている。電荷の発生を減少させることによって、前述された従来技術の設計に関連した少なくともいくつかの欠点を除去するかあるいは軽減することにある。
次に、図３、図４および図５を参照すると、本発明により形成されたピクセル22のアレイの一部が示されている。ゲートライン２４およびソースライン26を含むピクセル22は、共通のガラス基板50上に製造されている。基板上50上に蒸着されているのはクロムのゲートライン24である。ＳｉＯ₂あるいはＳｉＮ_Xで形成されたゲート絶縁層52は、基板50とゲートライン24との上にある。
ゲートライン24の上のゲート絶縁層52上に蒸着しているのは、各ＴＦＴスイッチ38のチャネル54を規定するセレン化カドミウム（ＣｄＳｅ）で形成されている半導体材料層である。ＳｉＯ₂層の形態のパッシベーション層56は、ゲート絶縁層52とチャネル54との上にある。バイアホール58は、各チャネル54の一部を露出するように、パッシベーション層56の中に設けられている。バイアホール58のうちの１つを通して、各チャネル54に接触し、かつ、パッシベーション層56の一部の上にあるのは、ＴＦＴスイッチ38のドレイン電極を画成するピクセル電極36である。ソース電極60も、他のバイアホール58を通して各チャネル54に接触し、パッシベーション層56の一部の上に存在する。
フォトレジストの形状をした上部パッシベーション層62は、ＴＦＴスイッチ38の活性領域の上にだけ存在するようにパターン化されている。したがって、各ＴＦＴスイッチ38に関連したピクセル電極36の大部分は、露出されたままである。半導体材料のフィルムアイランド64は、パターン化された上部パッシベーション層62の大部分の上に存在している。各半導体フィルムアイランド64は、隣接するＴＦＴスイッチ38のピクセル電極に接触している。
ＴＦＴスイッチアレイの上には、放射線トランスジューサＣ_SEが存在している。放射線トランスジューサは、おおよそ300μｍ〜500μｍの厚さを有するセレン（Ｓｅ）放射線変換層70の形態である。放射線変換層の上には、Ｉｎ、Ａｌ又はＡｕで形成された上部電極72がある。上部電極72は、放射線トランスジューサＣ_SEに必要なバイアスを供給するために、約３ｋＶのオーダーの高電位の電圧源74と結合されている。
動作中、上部電極72は、電圧源74によって高電位にバイアスされ、かつ、フラットパネル検出器20は放射線にさらされ、結果として電子を上部電極72の方へ移動させ、正孔をピクセル電極36の方へ移動させるような電界を、放射線変換層70に形成する。正孔の大部分は、正の電荷が蓄積される、さらされたピクセル電極に向けて移動する。しかしながら、いくつかの正孔は、パターン化された上部パッシベーション層62の上にある半導体フィルムアイランド64に動いていく。各半導体フィルムアイランド64は、１つのピクセル電極36だけに接触しているために、各半導体フィルムアイランド64によって蓄積された電荷は、個別のピクセル電極36にドリフトしていく。したがって、パターン化された上部パッシベーション層62上に、半導体フィルムアイランド64が設けられ、かつ、１つのピクセル電極36に接触することにより、隣接するピクセル電極36間のフラットパネル検出器20の不感帯の捕捉された正孔から生じる減衰遅れが減少し、一方のピクセル22からもう一方のピクセルへの電荷移動が禁止される。
フラットパネル検出器20の製造中において、パッシベーション層62と半導体フィルム64とは、連続層としてＴＦＴスイッチアレイ上に蒸着される。ついで、フォトリソグラフィ技術が層62およびフィルム64をパターン化するために使用される。
次に、図６を参照すると、放射線イメージング用フラットパネル検出器120の他の実施の形態の一部を形成するピクセルが示されている。本実施の形態においては、明確化のために、同様な部材を示すために、同様な参照番号を“100”をプラスして使用する。前述の実施の形態と違って、各ＴＦＴスイッチ138は、下部ゲートライン124ならびに上部ゲート電極90を含んでいる。上部ゲート電極90および下部ゲートライン124は電気的に接続され、ピクセル電極136によって保持される電荷を読み出すことが要求されるまで負電位によって駆動される。上部ゲート電極90と下部ゲートライン124の負電位とは、フラットパネル検出器20は入射放射線にさらされている間に、半導体フィルムアイランド64に蓄積する電荷により、ＴＦＴスイッチ138がターンオンされるのを禁止する。
次に、図７および図８を参照すると、放射線イメージング用フラットパネル検出器220のさらに別の実施の形態が示されている。本実施の形態では、明確化のために、同様な部材を示すために、同様な参照番号を“200”をプラスして使用する。この図で分かるように、フラットパネル検出器220は、図３〜図５に示されるフラットパネル検出器に非常に類似している。しかしながら、パッシベーション層62および半導体フィルムアイランド64は除去され、上部電極272は、電極が、フラットパネル検出器220の不感帯上に全く存在しないようにパターン化された。不感帯上に上部電極272がないということは、電界がこれらのゾーンの放射線変換層層270に形成されることを防止する。したがって、電子-正孔対は、これらのゾーンでは全く分離されない。これにより、不感帯において、いかなる電荷も放射線変換層270に捕捉されることを防止する。しかしながら、上部電極272は、ピクセル電極236上に残るために、電界は、ピクセル電極236上の放射線変換層270中に形成される。これによって、電子-正孔対は分離でき、結果として、フラットパネル検出器が入射放射線にさらされているとき、ピクセル電極236によって蓄積できる電荷を生じる。
次に、図９を参照すると、放射線イメージング用フラットパネル検出器320のさらにもう一つの実施の形態が示されている。本実施の形態においては、明確化のために、同様な部材を示すために、同様な参照番号が“300”をプラスして使用される。フラットパネル検出器320は、フラットパネル検出器320の不感帯の上にある上部電極３７２の部分を除去するのではなく、絶縁体94が上部電極372と不感帯の上の放射線変換層370との間に蒸着されているということを除いて、前述の実施の形態において示されたフラットパネル検出器と非常に類似している。絶縁体94を備えることによって、電界が不感帯上の放射線変換層に形成されることを防止することによって、前述の実施の形態と同じ結果が得られる。
図１０ａ〜図１０ｃは、上部電極372が放射線変換層上に設けられてる前に、いかに絶縁体94が放射線変換層370上に蒸着されうるかを示している。特に、上部電極372を放射線変換層370上に設ける前に、この構造は、コロナ放電にさらされ、符号96によって示されるような約＋3000Ｖのオーダーの高電位になるように、放射線変換層370の上部表面を充電する。ＴＦＴスイッチ338は、ターンオンされ、基板350はブルーライト98にさらされている。ブルーライトは、不透明なゲートライン324によるＴＦＴスイッチ338の領域およびデータライン（ソースライン）の領域を除く全ての領域の構造体を通過する。構造体を通過し、放射線変換層370の中には入る光は、その上部荷電表面に引き付けられる電荷キャリアを放射線変換層中に形成する。電荷キャリアは、ピクセル電極336の上の領域でコロナ放電によって形成された電荷を中性化する。構造体は、そのときトナー現像によって送り出される。放射線変換層370の残りの荷電領域（すなわち、ＴＦＴスイッチの能動領域にわたるこれらの領域（“不感帯”））は、適切な絶縁体の役目を果たすトナー粒子94によって被覆される。そのとき、放射線変換層370およびトナー粒子94は、上部電極372により被覆される。
フラットパネル検出器の設計は、電荷がＴＦＴスイッチアレイの不感帯（すなわち、ピクセル電極間の領域）に捕捉されることを禁止するという点で、本発明は長所がある。さらに、ピクセルがアイランドとして分離されているので、画像ブルーミングが減少される。
多数の放射線イメージング用フラットパネル検出器がいろいろな構成部品を形成する材料を特定して示されているけれども、他の適切な材料が使用されてもよいことは当業者に明らかである。
さらに、当業者にも、電荷が放射線変換層で捕捉されること、あるいは、複数の隣接するピクセルセンサに移動することを禁止するような他の構造体に関しては、添付された請求の範囲によって規定されるような本発明の範囲内である。

Claims (4)

1. 放射線イメージング用フラットパネル検出器において、
   その各々が放射線に対するピクセルセンサの照射線量に比例する電荷を蓄積するピクセル電極を含むピクセルのアレイと、
   入射放射線にさらされる前記アレイ上の放射線トランスジューサと、
   隣接ピクセル電極間の不感帯上に設けられ、前記不感帯上の前記放射線トランスジューサの電荷の蓄積を禁止する手段とを備え、
   前記禁止する手段が、前記アレイと前記放射線トランスジューサとの間の半導体材料で形成されているＵ字形状のアイランドによって構成され、前記アイランドの各々が１つのピクセル電極のみに接触しており、各アイランドが各ピクセル電極の表面上の３つの周縁部を囲繞しかつ当該周縁部に接触していることを特徴とする放射線イメージング用フラットパネル検出器。
2. 放射線イメージング用フラットパネル検出器において、
   放射線変換層と前記放射線変換層の一方の側の電極とを含む放射線トランスジューサと、
   前記放射線変換層の他方の側に行と列とで配置されているピクセルのアレイであって、前記ピクセルの各々が、前記放射線トランスジューサに前記放射線を照射する際、および、前記電極がバイアスされるときに正孔ドリフトの結果として、前記放射線変換層中に電荷を蓄積するピクセル電極を含むものであるピクセルのアレイと、
   前記ピクセルによって蓄積された電荷が検出することができる複数のソースラインであって、前記ソースラインの各々が前記行又は列のうちの一方におけるピクセルに接続するものである複数のソースラインと、
   蓄積電荷が検出できるようにゲーティング信号が供給される複数のゲートラインであって、前記ゲートラインの各々が前記行又は列のうちの他方（前記一方でない方）におけるピクセルに接続するものである複数のゲートラインと、
   隣接ピクセル電極間の不感帯上の前記放射線トランスジューサーの電荷が蓄積されるのを禁止する手段とを備え、
   前記禁止する手段が、前記アレイと前記放射線トランスジューサとの間の半導体材料で形成されているＵ字形状のアイランドによって構成され、前記アイランドの各々が１つのピクセル電極のみに接触しており、各アイランドが各ピクセル電極の表面上の３つの周縁部を囲繞しかつ当該周縁部に接触していることを特徴とする放射線イメージング用フラットパネル検出器。
3. 放射線変換層及びその一方の側に電極を有する放射線トランスデューサ―と前記放射線変換層の他方の側に行と列とに設けられたピクセルのアレイとを含む放射線イメージング用フラットパネル検出器を形成する方法であって、各ピクセルが、前記フラットパネルへの放射線の照射線量に比例する電荷を蓄積するピクセル電極を含むものである方法において、
   前記方法がさらに、隣接するピクセル電極間の不感帯上に、前記放射線トランスジューサの電荷の蓄積を禁止する手段を設けるステップを含み、
   前記禁止する手段が、前記アレイの上に連続した半導体フィルムを形成すること、及び、前記不感帯の上に位置するＵ字形状アイランドを画定するように前記フィルムをエッチングすることによって設けられ、該アイランドが各ピクセル電極の表面上の３つの周縁部に接触するものであることを特徴とする放射線イメージング用フラットパネル検出器を形成する方法。
4. 請求項３で特定されたフラットパネル検出器において、前記フィルムがフォトリソグラフィ技術を用いてエッチングされたフラットパネル検出器。

Images