JPH1041297A - Ｓｉ窒化膜の形成方法 - Google Patents
Ｓｉ窒化膜の形成方法Info
- Publication number
- JPH1041297A JPH1041297A JP8194904A JP19490496A JPH1041297A JP H1041297 A JPH1041297 A JP H1041297A JP 8194904 A JP8194904 A JP 8194904A JP 19490496 A JP19490496 A JP 19490496A JP H1041297 A JPH1041297 A JP H1041297A
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitride film
- forming
- oxide film
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】 Ｓｉリッチ遷移層を形成し難いＳｉ窒化膜の
形成方法を提供する。 【解決手段】 本Ｓｉ窒化膜の形成方法）は、Ｓｉ膜又
はＳｉ酸化膜を下地としてその上にＳｉ窒化膜を形成す
る方法において、Ｓｉ膜又はＳｉ酸化膜を成膜した後、
Ｓｉ窒化膜を形成する前に、還元力を有するガスと下地
のＳｉ膜又はＳｉ酸化膜とを接触させ、下地膜に還元処
理を施す。還元力を有すガスとしてＳｉＨ4 又はＳｉ2
Ｈ6 を使用する。また、別のＳｉ窒化膜の形成方法は、
Ｓｉ膜又はＳｉ酸化膜を成膜した後、Ｓｉ窒化膜を形成
する前に、還元力を有する溶液と下地のＳｉ膜又はＳｉ
酸化膜とを接触させ、下地膜に還元処理を施す。還元力
を有す溶液としてヒドロキシルアミン（ＮＨ2 ＯＨ）水
溶液を使用する。
形成方法を提供する。 【解決手段】 本Ｓｉ窒化膜の形成方法）は、Ｓｉ膜又
はＳｉ酸化膜を下地としてその上にＳｉ窒化膜を形成す
る方法において、Ｓｉ膜又はＳｉ酸化膜を成膜した後、
Ｓｉ窒化膜を形成する前に、還元力を有するガスと下地
のＳｉ膜又はＳｉ酸化膜とを接触させ、下地膜に還元処
理を施す。還元力を有すガスとしてＳｉＨ4 又はＳｉ2
Ｈ6 を使用する。また、別のＳｉ窒化膜の形成方法は、
Ｓｉ膜又はＳｉ酸化膜を成膜した後、Ｓｉ窒化膜を形成
する前に、還元力を有する溶液と下地のＳｉ膜又はＳｉ
酸化膜とを接触させ、下地膜に還元処理を施す。還元力
を有す溶液としてヒドロキシルアミン（ＮＨ2 ＯＨ）水
溶液を使用する。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｓｉ膜又はＳｉ酸
化膜を下地としてその上にＳｉ窒化膜を形成する方法に
関し、更に詳細には、下地膜表層にＳｉリッチな遷移層
を生成しないようにしたＳｉ窒化膜の形成方法に関する
ものである。
化膜を下地としてその上にＳｉ窒化膜を形成する方法に
関し、更に詳細には、下地膜表層にＳｉリッチな遷移層
を生成しないようにしたＳｉ窒化膜の形成方法に関する
ものである。
【０００２】
【従来の技術】近年、ＬＳＩの微細化に伴い、ＬＳＩの
電気的特性を維持するためには、半導体素子、特にメモ
リーデバイスの電気保持特性を確保することが、極めて
重要になって来ている。そこで、電気保持特性の確保に
必要な電気容量をメモリーデバイスに確実に付与するた
めに、Ｔａ2 Ｏ5 等の高誘電率薄膜、或いはＢＳＴ、Ｓ
ＴＯ等の強誘電体薄膜をキャパシタの誘電体膜として使
用することが試みられている。しかし、それには、リー
ク電流の増加、絶縁耐圧の低下等を招くという問題を有
していたり、Ｒｕ酸化膜などの特別な電極材料が必要に
なったり、更には、その電極の形成技術や加工技術が確
立していないなど、技術的に数々の課題を有している。
電気的特性を維持するためには、半導体素子、特にメモ
リーデバイスの電気保持特性を確保することが、極めて
重要になって来ている。そこで、電気保持特性の確保に
必要な電気容量をメモリーデバイスに確実に付与するた
めに、Ｔａ2 Ｏ5 等の高誘電率薄膜、或いはＢＳＴ、Ｓ
ＴＯ等の強誘電体薄膜をキャパシタの誘電体膜として使
用することが試みられている。しかし、それには、リー
ク電流の増加、絶縁耐圧の低下等を招くという問題を有
していたり、Ｒｕ酸化膜などの特別な電極材料が必要に
なったり、更には、その電極の形成技術や加工技術が確
立していないなど、技術的に数々の課題を有している。
【０００３】このため、現在のところ、誘電体膜として
従来のＳｉ窒化膜を使用することが専ら検討されてい
る。ところで、Ｓｉ窒化膜を誘電体膜として適用する場
合には、比誘電率が７．４程度とあまり高くないため、
電気容量確保のためには極めて薄く均一な薄膜を形成す
る技術が必要である。従来、膜質が良い、即ちリーク電
流が小さく、絶縁耐圧が高いＳｉ窒化膜を形成するに
は、ＳｉＨ2 Ｃｌ2 、又はＳｉＨ4 ガスとＮＨ3 ガスを
反応ガスとした減圧ＣＶＤ法が、一般に、用いられてい
る。
従来のＳｉ窒化膜を使用することが専ら検討されてい
る。ところで、Ｓｉ窒化膜を誘電体膜として適用する場
合には、比誘電率が７．４程度とあまり高くないため、
電気容量確保のためには極めて薄く均一な薄膜を形成す
る技術が必要である。従来、膜質が良い、即ちリーク電
流が小さく、絶縁耐圧が高いＳｉ窒化膜を形成するに
は、ＳｉＨ2 Ｃｌ2 、又はＳｉＨ4 ガスとＮＨ3 ガスを
反応ガスとした減圧ＣＶＤ法が、一般に、用いられてい
る。
【０００４】
【発明が解決しようとする課題】しかし、減圧ＣＶＤ法
によるＳｉ窒化膜形成の初期段階に於いて、Ｓｉの濃度
が局所的に高い、いわゆるＳｉリッチ（Ｓｉrich）な遷
移層がＳｉ窒化膜内に生成する（A.Ishitani etal: 22t
h Conf. SSDM 1990 P.187 ）。更に、Ｓｉ窒化膜の下地
のＳｉ酸化膜の膜厚が厚いほど、この遷移層が厚くなる
（H.Kuriki etal:SDM-91-30）。一旦、この遷移層が形
成されると、Ｓｉ窒化膜の成長速度が変動し、Ｓｉ窒化
膜形成過程の再現性が損なわれるために、メモリーデバ
イス製品のロット間に特性のバラツキが生じたり、或い
は製品歩留りが低下したりする。また、Ｓｉ酸化膜の９
ｅＶより小さいＳｉ窒化膜の禁制帯（５．１ｅＶ）を補
うために、Ｓｉ窒化膜形成後の工程で行われるＳｉ窒化
膜の酸化処理により遷移層自体が酸化されてしまい（Y.
Ohji etal: IEEE IRPS, 1987）、比誘電率が低下すると
いう問題もある。しかも、ＬＳＩの微細化に伴い、Ｓｉ
窒化膜が薄くなればなるほど、Ｓｉリッチな遷移層によ
る障害が、更に一層顕著に現れるので、早急な解決が望
まれている。
によるＳｉ窒化膜形成の初期段階に於いて、Ｓｉの濃度
が局所的に高い、いわゆるＳｉリッチ（Ｓｉrich）な遷
移層がＳｉ窒化膜内に生成する（A.Ishitani etal: 22t
h Conf. SSDM 1990 P.187 ）。更に、Ｓｉ窒化膜の下地
のＳｉ酸化膜の膜厚が厚いほど、この遷移層が厚くなる
（H.Kuriki etal:SDM-91-30）。一旦、この遷移層が形
成されると、Ｓｉ窒化膜の成長速度が変動し、Ｓｉ窒化
膜形成過程の再現性が損なわれるために、メモリーデバ
イス製品のロット間に特性のバラツキが生じたり、或い
は製品歩留りが低下したりする。また、Ｓｉ酸化膜の９
ｅＶより小さいＳｉ窒化膜の禁制帯（５．１ｅＶ）を補
うために、Ｓｉ窒化膜形成後の工程で行われるＳｉ窒化
膜の酸化処理により遷移層自体が酸化されてしまい（Y.
Ohji etal: IEEE IRPS, 1987）、比誘電率が低下すると
いう問題もある。しかも、ＬＳＩの微細化に伴い、Ｓｉ
窒化膜が薄くなればなるほど、Ｓｉリッチな遷移層によ
る障害が、更に一層顕著に現れるので、早急な解決が望
まれている。
【０００５】以上のような問題に照らして、本発明の目
的は、Ｓｉリッチ遷移層を形成し難いＳｉ窒化膜の形成
方法を提供することである。
的は、Ｓｉリッチ遷移層を形成し難いＳｉ窒化膜の形成
方法を提供することである。
【０００６】
【課題を解決するための手段】本発明者は、下地層が大
気或いは大気中の水分と接触して、自然酸化膜が下地膜
表層に形成され、この自然酸化膜が、Ｓｉ窒化膜を成膜
する際、初期形成膜にＳｉリッチな遷移層を生成する原
因となっていることに着眼し、本発明方法を完成するに
到った。上記目的を達成するために、本発明に係るＳｉ
窒化膜の形成方法（以下、第１発明方法と言う）は、Ｓ
ｉ膜又はＳｉ酸化膜を下地としてその上にＳｉ窒化膜を
形成する方法において、Ｓｉ膜又はＳｉ酸化膜を形成し
た後、Ｓｉ窒化膜を成膜する前に、還元力を有する溶液
と下地のＳｉ膜又はＳｉ酸化膜とを接触、反応させ、下
地膜に還元処理を施すことを特徴としている。好適に
は、還元力を有すガスとしてＳｉＨ4 又はＳｉ2 Ｈ6 を
使用し、減圧下で、ＳｉＨ4 の場合３００〜４５０°C
の範囲、Ｓｉ2 Ｈ6 の場合２５０〜４００°C の範囲の
温度条件下で還元処理する。
気或いは大気中の水分と接触して、自然酸化膜が下地膜
表層に形成され、この自然酸化膜が、Ｓｉ窒化膜を成膜
する際、初期形成膜にＳｉリッチな遷移層を生成する原
因となっていることに着眼し、本発明方法を完成するに
到った。上記目的を達成するために、本発明に係るＳｉ
窒化膜の形成方法（以下、第１発明方法と言う）は、Ｓ
ｉ膜又はＳｉ酸化膜を下地としてその上にＳｉ窒化膜を
形成する方法において、Ｓｉ膜又はＳｉ酸化膜を形成し
た後、Ｓｉ窒化膜を成膜する前に、還元力を有する溶液
と下地のＳｉ膜又はＳｉ酸化膜とを接触、反応させ、下
地膜に還元処理を施すことを特徴としている。好適に
は、還元力を有すガスとしてＳｉＨ4 又はＳｉ2 Ｈ6 を
使用し、減圧下で、ＳｉＨ4 の場合３００〜４５０°C
の範囲、Ｓｉ2 Ｈ6 の場合２５０〜４００°C の範囲の
温度条件下で還元処理する。
【０００７】本発明方法において、還元処理を行う装置
は、加温減圧下でガスを導入して還元処理できる限り特
に制約はなく、例えば減圧ＣＶＤ装置を好適に使用でき
る。圧力は、０．１〜１００Torrの範囲が望ましく、還
元処理を効果的にするには、処理時間は１０秒以上６０
秒以下が望ましい。また、本発明方法で行った還元処理
の後、下地層に再び自然酸化膜が成長するのを防止する
ために、還元処理の後に出来るだけ速やかにＳｉ窒化膜
を成膜することが望ましい。
は、加温減圧下でガスを導入して還元処理できる限り特
に制約はなく、例えば減圧ＣＶＤ装置を好適に使用でき
る。圧力は、０．１〜１００Torrの範囲が望ましく、還
元処理を効果的にするには、処理時間は１０秒以上６０
秒以下が望ましい。また、本発明方法で行った還元処理
の後、下地層に再び自然酸化膜が成長するのを防止する
ために、還元処理の後に出来るだけ速やかにＳｉ窒化膜
を成膜することが望ましい。
【０００８】また、本発明に係る別のＳｉ窒化膜の形成
方法（以下、第２発明方法と言う）は、Ｓｉ膜又はＳｉ
酸化膜を下地としてその上にＳｉ窒化膜を形成する方法
において、Ｓｉ膜又はＳｉ酸化膜を形成した後、Ｓｉ窒
化膜を成膜する前に、還元力を有する溶液と下地のＳｉ
膜又はＳｉ酸化膜とを接触、反応させ、下地膜に還元処
理を施すことを特徴としている。好適には、還元力を有
す溶液としてヒドロキシルアミン（ＮＨ2 ＯＨ）水溶液
を使用し、下地膜をヒドロキシルアミン水溶液に接触さ
せて還元し、次いで、純水でリンスし、乾燥する。
方法（以下、第２発明方法と言う）は、Ｓｉ膜又はＳｉ
酸化膜を下地としてその上にＳｉ窒化膜を形成する方法
において、Ｓｉ膜又はＳｉ酸化膜を形成した後、Ｓｉ窒
化膜を成膜する前に、還元力を有する溶液と下地のＳｉ
膜又はＳｉ酸化膜とを接触、反応させ、下地膜に還元処
理を施すことを特徴としている。好適には、還元力を有
す溶液としてヒドロキシルアミン（ＮＨ2 ＯＨ）水溶液
を使用し、下地膜をヒドロキシルアミン水溶液に接触さ
せて還元し、次いで、純水でリンスし、乾燥する。
【０００９】本発明方法において、還元処理を行う装置
は、還元力を有する溶液と下地膜とを接触できる限り特
に制約はなく、例えば基板を溶液に浸漬させる方式の装
置でも、また溶液を基板にスプレーする方式の装置を使
用しても良い。溶液は、還元力を高めるために、例えば
１５〜７０°C 位に加温されていることが望ましい。還
元処理を効果的にするには、溶液と下地膜との接触時間
は３０秒以上が望ましい。
は、還元力を有する溶液と下地膜とを接触できる限り特
に制約はなく、例えば基板を溶液に浸漬させる方式の装
置でも、また溶液を基板にスプレーする方式の装置を使
用しても良い。溶液は、還元力を高めるために、例えば
１５〜７０°C 位に加温されていることが望ましい。還
元処理を効果的にするには、溶液と下地膜との接触時間
は３０秒以上が望ましい。
【００１０】本発明方法は、ＤＲＡＭキャパシタ、ＥＰ
ＲＯＭメモリーセル及びＥＥＰＲＯＭメモリーセルを形
成する場合、Ｓｉ膜又はＳｉ酸化膜を下地としてその上
にＳｉ窒化膜を形成する際に最適に適用できる。
ＲＯＭメモリーセル及びＥＥＰＲＯＭメモリーセルを形
成する場合、Ｓｉ膜又はＳｉ酸化膜を下地としてその上
にＳｉ窒化膜を形成する際に最適に適用できる。
【００１１】
【発明の実施の形態】以下に、実施例を挙げ、添付図面
を参照して、本発明の実施の形態を具体的かつ詳細に説
明する。以下に挙げる材料、装置、プロセス条件の数値
等は、本発明方法の理解のために示した例示であって、
本発明方法は、これに限定されるものではない。実施例１ 本実施例は、第１発明方法の実施例で、ＤＲＡＭキャパ
シタの誘電体膜としてＳｉ窒化膜を形成するために第１
発明方法を適用し、還元力を有するガスとしてＳｉＨ4
又はＳ2 Ｈ6 を使用して例である。図１は本実施例の工
程の流れを示した工程フロー図である。ＤＲＡＭキャパ
シタは、リン原子をドーピングし熱処理によって活性化
させたポリＳｉ膜からなる下部電極と、Ｓｉ窒化膜から
なる誘電体膜と、下部電極と同じポリＳｉ膜からなる上
部電極とから構成された、コンデンサー構造である。下
部電極を形成するには、先ず、温度６２０℃、圧力０．
５Torrの条件下でＳｉＨ4 ガスを用いて減圧ＣＶＤ法に
よりポリＳｉ膜を成膜し、次いで、ＰＯＣｌ3 ガス雰囲
気中で温度８５０℃での熱拡散によりリン原子をポリＳ
ｉ膜にドーピングさせる。更に、リソグラフィ工程及び
エッチング工程を実施してパターニングし、所定の下部
電極を形成する。
を参照して、本発明の実施の形態を具体的かつ詳細に説
明する。以下に挙げる材料、装置、プロセス条件の数値
等は、本発明方法の理解のために示した例示であって、
本発明方法は、これに限定されるものではない。実施例１ 本実施例は、第１発明方法の実施例で、ＤＲＡＭキャパ
シタの誘電体膜としてＳｉ窒化膜を形成するために第１
発明方法を適用し、還元力を有するガスとしてＳｉＨ4
又はＳ2 Ｈ6 を使用して例である。図１は本実施例の工
程の流れを示した工程フロー図である。ＤＲＡＭキャパ
シタは、リン原子をドーピングし熱処理によって活性化
させたポリＳｉ膜からなる下部電極と、Ｓｉ窒化膜から
なる誘電体膜と、下部電極と同じポリＳｉ膜からなる上
部電極とから構成された、コンデンサー構造である。下
部電極を形成するには、先ず、温度６２０℃、圧力０．
５Torrの条件下でＳｉＨ4 ガスを用いて減圧ＣＶＤ法に
よりポリＳｉ膜を成膜し、次いで、ＰＯＣｌ3 ガス雰囲
気中で温度８５０℃での熱拡散によりリン原子をポリＳ
ｉ膜にドーピングさせる。更に、リソグラフィ工程及び
エッチング工程を実施してパターニングし、所定の下部
電極を形成する。
【００１２】次いで、減圧ＣＶＤ法によるＳｉ窒化膜の
堆積前に、前処理としてポリＳｉ膜の還元処理を以下の
ようなプロセス条件で行う。 プロセス条件 処理装置：Ｈａｔ ｗａｌｌ型減圧ＣＶＤ炉 使用ガス：ＳｉＨ4 （１００％）又はＳ2 Ｈ6 （１００
％） 処理温度：ＳｉＨ4 では３００〜４５０℃、Ｓ2 Ｈ6 で
は２５０〜４００℃ 圧力 ：０．１〜１．０Torr 処理時間：１０秒以上６０秒以下
堆積前に、前処理としてポリＳｉ膜の還元処理を以下の
ようなプロセス条件で行う。 プロセス条件 処理装置：Ｈａｔ ｗａｌｌ型減圧ＣＶＤ炉 使用ガス：ＳｉＨ4 （１００％）又はＳ2 Ｈ6 （１００
％） 処理温度：ＳｉＨ4 では３００〜４５０℃、Ｓ2 Ｈ6 で
は２５０〜４００℃ 圧力 ：０．１〜１．０Torr 処理時間：１０秒以上６０秒以下
【００１３】次いで、従来の方法と同様にして、Ｓｉ窒
化膜を下部電極上に成膜し、続いて、形成したＳｉ窒化
膜のリーク電流特性を改善し、絶縁耐圧を向上させるた
めに、Ｓｉ窒化膜の酸化処理を行う。更に、下部電極と
同様にして、リン原子をドーピングし熱処理によって活
性化させたポリＳｉ膜を上部電極として成膜し、リソグ
ラフィ工程とエッチング工程を実施して、パターニング
し、所定の上部電極を形成する。これにより、所望のＤ
ＲＡＭキャパシタを形成することができる。
化膜を下部電極上に成膜し、続いて、形成したＳｉ窒化
膜のリーク電流特性を改善し、絶縁耐圧を向上させるた
めに、Ｓｉ窒化膜の酸化処理を行う。更に、下部電極と
同様にして、リン原子をドーピングし熱処理によって活
性化させたポリＳｉ膜を上部電極として成膜し、リソグ
ラフィ工程とエッチング工程を実施して、パターニング
し、所定の上部電極を形成する。これにより、所望のＤ
ＲＡＭキャパシタを形成することができる。
【００１４】リン原子をドーピングし、熱処理によって
活性化させたポリＳｉ膜からなる下部電極の表層には、
ドーピングされたリン原子が持つ酸化種に対するフィー
ルドアシスト効果によって、自然酸化膜が形成される。
この自然酸化膜が、前述したように、Ｓｉ窒化膜の成膜
の際、初期形成膜にＳｉリッチな遷移層を生成する原因
となる。本実施例では、下部電極表面層に生成したこの
自然酸化膜中のＳｉ原子に対して求核反応を示し、不対
電子を持つＳｉ原子が、上述した還元処理によって生成
する。生成した不対電子を持つＳｉ原子は、次工程のＳ
ｉ窒化膜成長の核になり、Ｓｉリッチな遷移層を発生さ
せることなく、膜質の良い薄膜のＳｉ窒化膜を形成する
ことができる。尚、Ｓｉ窒化膜の形成は、再自然酸化膜
の成長を抑制するために、還元処理に引き続き真空下で
連続して行う方が効果的である。この場合、例えば枚葉
ロードロック式減圧ＣＶＤ装置を用いて、装置の１つの
チャンバーで還元処理を行い、真空下で基板を搬送し
て、同じ装置のＳｉ窒化膜ＣＶＤチャンバーでＳｉ窒化
膜を成膜するようにすると良い。
活性化させたポリＳｉ膜からなる下部電極の表層には、
ドーピングされたリン原子が持つ酸化種に対するフィー
ルドアシスト効果によって、自然酸化膜が形成される。
この自然酸化膜が、前述したように、Ｓｉ窒化膜の成膜
の際、初期形成膜にＳｉリッチな遷移層を生成する原因
となる。本実施例では、下部電極表面層に生成したこの
自然酸化膜中のＳｉ原子に対して求核反応を示し、不対
電子を持つＳｉ原子が、上述した還元処理によって生成
する。生成した不対電子を持つＳｉ原子は、次工程のＳ
ｉ窒化膜成長の核になり、Ｓｉリッチな遷移層を発生さ
せることなく、膜質の良い薄膜のＳｉ窒化膜を形成する
ことができる。尚、Ｓｉ窒化膜の形成は、再自然酸化膜
の成長を抑制するために、還元処理に引き続き真空下で
連続して行う方が効果的である。この場合、例えば枚葉
ロードロック式減圧ＣＶＤ装置を用いて、装置の１つの
チャンバーで還元処理を行い、真空下で基板を搬送し
て、同じ装置のＳｉ窒化膜ＣＶＤチャンバーでＳｉ窒化
膜を成膜するようにすると良い。
【００１５】実施例２ 本実施例は、第１発明方法の別の実施例で、ＥＰＲＯＭ
メモリーセル又はＥＥＰＲＯＭメモリーセルのフローテ
ィングゲート絶縁膜としてＳｉ窒化膜を形成するために
第１発明方法を適用し、還元力を有するガスとしてＳｉ
Ｈ4 又はＳ2 Ｈ6 を使用して例である。図２は本実施例
の工程の流れを示した工程フロー図である。ＥＰＲＯＭ
メモリーセル及びＥＥＰＲＯＭメモリーセルは、それぞ
れリン原子をドーピングし熱処理によって活性化させた
ポリＳｉ膜からなるフローティングゲート及びコントロ
ールゲートとを備え、その間に絶縁膜を介在させた構造
になっており、フローティングゲートへの電荷の蓄積及
びフローティングゲートから電荷の放出をコントロール
ゲートに印加する電圧で制御している。フローティング
ゲートに誘起する電荷量の制御と、フローティングゲー
トとコントロールゲート間のコンデンサーの絶縁性は、
２つのゲートの間の絶縁膜により、確保されている。
メモリーセル又はＥＥＰＲＯＭメモリーセルのフローテ
ィングゲート絶縁膜としてＳｉ窒化膜を形成するために
第１発明方法を適用し、還元力を有するガスとしてＳｉ
Ｈ4 又はＳ2 Ｈ6 を使用して例である。図２は本実施例
の工程の流れを示した工程フロー図である。ＥＰＲＯＭ
メモリーセル及びＥＥＰＲＯＭメモリーセルは、それぞ
れリン原子をドーピングし熱処理によって活性化させた
ポリＳｉ膜からなるフローティングゲート及びコントロ
ールゲートとを備え、その間に絶縁膜を介在させた構造
になっており、フローティングゲートへの電荷の蓄積及
びフローティングゲートから電荷の放出をコントロール
ゲートに印加する電圧で制御している。フローティング
ゲートに誘起する電荷量の制御と、フローティングゲー
トとコントロールゲート間のコンデンサーの絶縁性は、
２つのゲートの間の絶縁膜により、確保されている。
【００１６】フローティングゲートを形成するには、先
ず、温度６２０℃、圧力０．５Torrの条件で、ＳｉＨ4
ガスを用いて減圧ＣＶＤ法によりポリＳｉ膜を成膜す
る。次いで、ＰＯＣｌ3 ガス雰囲気中で８５０℃の温度
での熱拡散によりリン原子をポリＳｉ膜にドーピングす
る。次いで、フローティングゲート上に絶縁膜を形成す
る。絶縁膜は、誘電率と絶縁性を確保するために、通
常、Ｓｉ酸化膜／Ｓｉ窒化膜／Ｓｉ酸化膜のいわゆるＯ
／Ｎ／Ｏ構造で形成される。Ｏ／Ｎ／Ｏ構造を形成する
場合、フローティングゲート上に形成する膜を一般にボ
トムＳｉ酸化膜と呼ぶ。フローティングゲートのポリＳ
ｉ膜を乾燥酸素雰囲気中で９００℃程度で直接熱酸化し
て、膜厚が１０〜２０ｎｍのボトムＳｉ酸化膜を形成す
る。別法として、ＳｉＨ2 Ｃｌ2 又はＳｉＨ4 ガスとＮ
2 Ｏガスを反応ガスとして温度８００℃、圧力０．５To
rrの条件で減圧ＣＶＤ法により、膜厚が１０〜２０ｎｍ
のボトムＳｉ酸化膜を形成しても良い。
ず、温度６２０℃、圧力０．５Torrの条件で、ＳｉＨ4
ガスを用いて減圧ＣＶＤ法によりポリＳｉ膜を成膜す
る。次いで、ＰＯＣｌ3 ガス雰囲気中で８５０℃の温度
での熱拡散によりリン原子をポリＳｉ膜にドーピングす
る。次いで、フローティングゲート上に絶縁膜を形成す
る。絶縁膜は、誘電率と絶縁性を確保するために、通
常、Ｓｉ酸化膜／Ｓｉ窒化膜／Ｓｉ酸化膜のいわゆるＯ
／Ｎ／Ｏ構造で形成される。Ｏ／Ｎ／Ｏ構造を形成する
場合、フローティングゲート上に形成する膜を一般にボ
トムＳｉ酸化膜と呼ぶ。フローティングゲートのポリＳ
ｉ膜を乾燥酸素雰囲気中で９００℃程度で直接熱酸化し
て、膜厚が１０〜２０ｎｍのボトムＳｉ酸化膜を形成す
る。別法として、ＳｉＨ2 Ｃｌ2 又はＳｉＨ4 ガスとＮ
2 Ｏガスを反応ガスとして温度８００℃、圧力０．５To
rrの条件で減圧ＣＶＤ法により、膜厚が１０〜２０ｎｍ
のボトムＳｉ酸化膜を形成しても良い。
【００１７】Ｓｉ窒化膜を成膜する前に、本実施例で
は、実施例１と同じプロセス条件で前処理としてボトム
Ｓｉ酸化膜に還元処理を施す。この処理が必要とされる
理由は、前述したように、下地のＳｉ酸化膜が、Ｓｉ窒
化膜の形成の際、初期形成膜にＳｉリッチな遷移層を生
成する原因になるからである。次いで、Ｓｉ窒化膜を形
成し、続いて、形成したＳｉ窒化膜のリーク電流特性を
改善し、絶縁耐圧を向上させるために、Ｓｉ窒化膜上
に、一般にトップＳｉ酸化膜とよばれるＳｉ酸化膜を膜
厚４〜６ｎｍ程度堆積する。トップＳｉ酸化膜を成膜す
るには、乾燥酸素雰囲気中で温度９００℃程度でＳｉ窒
化膜表面を直接熱酸化する。又は、別法として、ＳｉＨ
2 Ｃｌ2 又はＳｉＨ4 ガスとＮ2 Ｏガスを反応ガスとし
て温度８００℃、圧力０．５Torrの条件で減圧ＣＶＤ法
により成膜する。最後に、フローティングゲートと同様
にしてリン原子をドーピングし熱処理によって活性化さ
せたポリＳｉ膜を成膜し、リソグラフィ工程とエッチン
グ工程によりパターニングして、コントロールゲートを
形成する。以上により、所望のＥＰＲＯＭメモリーセル
又はＥＥＰＲＯＭメモリーセルを形成することができ
る。
は、実施例１と同じプロセス条件で前処理としてボトム
Ｓｉ酸化膜に還元処理を施す。この処理が必要とされる
理由は、前述したように、下地のＳｉ酸化膜が、Ｓｉ窒
化膜の形成の際、初期形成膜にＳｉリッチな遷移層を生
成する原因になるからである。次いで、Ｓｉ窒化膜を形
成し、続いて、形成したＳｉ窒化膜のリーク電流特性を
改善し、絶縁耐圧を向上させるために、Ｓｉ窒化膜上
に、一般にトップＳｉ酸化膜とよばれるＳｉ酸化膜を膜
厚４〜６ｎｍ程度堆積する。トップＳｉ酸化膜を成膜す
るには、乾燥酸素雰囲気中で温度９００℃程度でＳｉ窒
化膜表面を直接熱酸化する。又は、別法として、ＳｉＨ
2 Ｃｌ2 又はＳｉＨ4 ガスとＮ2 Ｏガスを反応ガスとし
て温度８００℃、圧力０．５Torrの条件で減圧ＣＶＤ法
により成膜する。最後に、フローティングゲートと同様
にしてリン原子をドーピングし熱処理によって活性化さ
せたポリＳｉ膜を成膜し、リソグラフィ工程とエッチン
グ工程によりパターニングして、コントロールゲートを
形成する。以上により、所望のＥＰＲＯＭメモリーセル
又はＥＥＰＲＯＭメモリーセルを形成することができ
る。
【００１８】実施例３ 本実施例は、第２発明方法の実施例で、ＤＲＡＭキャパ
シタの誘電体膜としてＳｉ窒化膜を形成するために第２
発明方法を適用し、還元力を有する溶液としてヒドロキ
シルアミン（ＮＨ2 ＯＨ）を使用した例である。本実施
例の工程フロー図は、実施例１で示した図１と同じであ
る。先ず、実施例１と同様にして下部電極を形成する。
次いで、減圧ＣＶＤ法によるＳｉ窒化膜の堆積前に、前
処理として、以下のような条件で還元溶液で下部電極の
ポリＳｉ膜を還元処理し、次いで純水でリンスし、更に
乾燥する。
シタの誘電体膜としてＳｉ窒化膜を形成するために第２
発明方法を適用し、還元力を有する溶液としてヒドロキ
シルアミン（ＮＨ2 ＯＨ）を使用した例である。本実施
例の工程フロー図は、実施例１で示した図１と同じであ
る。先ず、実施例１と同様にして下部電極を形成する。
次いで、減圧ＣＶＤ法によるＳｉ窒化膜の堆積前に、前
処理として、以下のような条件で還元溶液で下部電極の
ポリＳｉ膜を還元処理し、次いで純水でリンスし、更に
乾燥する。
【００１９】プロセス条件 処理装置：基板を浸漬する方法又は溶液をスプレーする
方法のいずれでも可 使用溶液：純水で希釈したヒドロキシルアミン（ＮＨ2
ＯＨ）溶液、ヒドロキシルアミンと純水の比率：２０：
８０wt％〜８０：２０wt％ 溶液温度：１５〜７０℃ 処理時間：３０秒〜２分 リンス条件 リンス装置：還元処理と同じ装置 リンス液：純水１００％ リンス時間：５分間程度 乾燥条件 乾燥方式：スピン乾燥、ＩＰＡ（イソプロパノールアル
コール）乾燥など 乾燥時間：５分間程度
方法のいずれでも可 使用溶液：純水で希釈したヒドロキシルアミン（ＮＨ2
ＯＨ）溶液、ヒドロキシルアミンと純水の比率：２０：
８０wt％〜８０：２０wt％ 溶液温度：１５〜７０℃ 処理時間：３０秒〜２分 リンス条件 リンス装置：還元処理と同じ装置 リンス液：純水１００％ リンス時間：５分間程度 乾燥条件 乾燥方式：スピン乾燥、ＩＰＡ（イソプロパノールアル
コール）乾燥など 乾燥時間：５分間程度
【００２０】次いで、実施例１と同様にして、所望のＤ
ＲＡＭキャパシターを形成する。本実施例は、実施例１
で説明した効果と同様の効果を奏する。
ＲＡＭキャパシターを形成する。本実施例は、実施例１
で説明した効果と同様の効果を奏する。
【００２１】実施例４ 本実施例は、第２発明方法の別の実施例で、ＥＰＲＯＭ
メモリーセル又はＥＥＰＲＯＭメモリーセルのフローテ
ィングゲート絶縁膜としてＳｉ窒化膜を形成するために
第１発明方法を適用し、還元力を有する溶液としてヒド
ロキシルアミン（ＮＨ2 ＯＨ）を使用した例である。本
実施例の工程フロー図は、実施例２で示した図２と同じ
である。先ず、実施例２と同様にして、フローティング
ゲート及びボトムＳｉ酸化膜を形成する。次いで、減圧
ＣＶＤ法によるＳｉ窒化膜を成膜する前に、本実施例で
は、実施例３と同じ条件で前処理をボトムＳｉ酸化膜に
施す。更に、実施例２と同様にして、トップＳｉ酸化膜
を成膜し、コントロールゲートを形成して、所望のＥＰ
ＲＯＭメモリーセル又はＥＥＰＲＯＭメモリーセルを形
成する。本実施例で作製したＥＰＲＯＭメモリーセル又
はＥＥＰＲＯＭメモリーセルのＳｉ窒化膜も、実施例２
と同様な効果を奏する。
メモリーセル又はＥＥＰＲＯＭメモリーセルのフローテ
ィングゲート絶縁膜としてＳｉ窒化膜を形成するために
第１発明方法を適用し、還元力を有する溶液としてヒド
ロキシルアミン（ＮＨ2 ＯＨ）を使用した例である。本
実施例の工程フロー図は、実施例２で示した図２と同じ
である。先ず、実施例２と同様にして、フローティング
ゲート及びボトムＳｉ酸化膜を形成する。次いで、減圧
ＣＶＤ法によるＳｉ窒化膜を成膜する前に、本実施例で
は、実施例３と同じ条件で前処理をボトムＳｉ酸化膜に
施す。更に、実施例２と同様にして、トップＳｉ酸化膜
を成膜し、コントロールゲートを形成して、所望のＥＰ
ＲＯＭメモリーセル又はＥＥＰＲＯＭメモリーセルを形
成する。本実施例で作製したＥＰＲＯＭメモリーセル又
はＥＥＰＲＯＭメモリーセルのＳｉ窒化膜も、実施例２
と同様な効果を奏する。
【００２２】
【発明の効果】本発明の構成によれば、Ｓｉ膜又はＳｉ
酸化膜を下地としてその上にＳｉ窒化膜を形成するに当
たり、Ｓｉ窒化膜の成膜前に下地膜を還元処理すること
により、下地膜の表面に不対電子を持つＳｉ原子を生成
することができる。これにより、 （１）Ｓｉリッチな遷移層のない良質なＳｉ窒化膜を形
成することができる。 （２）従来のＳｉ窒化膜に比べてＳｉ窒化膜を一層薄膜
化することができる。 本発明方法により薄膜化したＳｉ窒化膜を形成すること
により、微細化するＤＲＡＭキャパシターセル、ＥＰＲ
ＯＭメモリーセル、ＥＥＰＲＯＭメモリーセル等のメモ
リー素子の電気容量を確保し、良好な電気保持特性を実
現することができる。
酸化膜を下地としてその上にＳｉ窒化膜を形成するに当
たり、Ｓｉ窒化膜の成膜前に下地膜を還元処理すること
により、下地膜の表面に不対電子を持つＳｉ原子を生成
することができる。これにより、 （１）Ｓｉリッチな遷移層のない良質なＳｉ窒化膜を形
成することができる。 （２）従来のＳｉ窒化膜に比べてＳｉ窒化膜を一層薄膜
化することができる。 本発明方法により薄膜化したＳｉ窒化膜を形成すること
により、微細化するＤＲＡＭキャパシターセル、ＥＰＲ
ＯＭメモリーセル、ＥＥＰＲＯＭメモリーセル等のメモ
リー素子の電気容量を確保し、良好な電気保持特性を実
現することができる。
【図１】実施例１の工程の流れを示した工程フロー図で
ある。
ある。
【図２】実施例２の工程の流れを示した工程フロー図で
ある。
ある。
なし
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8247 29/788 29/792
Claims (4)
- 【請求項１】 Ｓｉ膜又はＳｉ酸化膜を下地としてその
上にＳｉ窒化膜を形成する方法において、 Ｓｉ膜又はＳｉ酸化膜を形成した後、Ｓｉ窒化膜を成膜
する前に、還元力を有するガスと下地のＳｉ膜又はＳｉ
酸化膜とを接触、反応させ、下地膜に還元処理を施すこ
とを特徴とするＳｉ酸化膜の形成方法。 - 【請求項２】 還元力を有すガスとしてＳｉＨ4 又はＳ
ｉ2 Ｈ6 を使用し、減圧下で、ＳｉＨ4 の場合３００〜
４５０°C の範囲、Ｓｉ2 Ｈ6 の場合２５０〜４００°
C の範囲の温度条件下で還元処理することを特徴とする
請求項１に記載のＳｉ窒化膜の形成方法。 - 【請求項３】 Ｓｉ膜又はＳｉ酸化膜を下地としてその
上にＳｉ窒化膜を形成する方法において、 Ｓｉ膜又はＳｉ酸化膜を形成した後、Ｓｉ窒化膜を成膜
する前に、還元力を有する溶液と下地のＳｉ膜又はＳｉ
酸化膜とを接触、反応させ、下地膜に還元処理を施すこ
とを特徴とするＳｉ酸化膜の形成方法。 - 【請求項４】 還元力を有す溶液としてヒドロキシルア
ミン（ＮＨ2 ＯＨ）水溶液を使用し、下地膜をヒドロキ
シルアミン水溶液に接触させて還元し、次いで、純水で
リンスし、乾燥することを特徴とする請求項３に記載の
Ｓｉ窒化膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8194904A JPH1041297A (ja) | 1996-07-24 | 1996-07-24 | Ｓｉ窒化膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8194904A JPH1041297A (ja) | 1996-07-24 | 1996-07-24 | Ｓｉ窒化膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041297A true JPH1041297A (ja) | 1998-02-13 |
Family
ID=16332277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8194904A Pending JPH1041297A (ja) | 1996-07-24 | 1996-07-24 | Ｓｉ窒化膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1041297A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100598260B1 (ko) * | 2003-12-31 | 2006-07-07 | 동부일렉트로닉스 주식회사 | 질화막 제조 방법 |
-
1996
- 1996-07-24 JP JP8194904A patent/JPH1041297A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100598260B1 (ko) * | 2003-12-31 | 2006-07-07 | 동부일렉트로닉스 주식회사 | 질화막 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3584129B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JP2937817B2 (ja) | 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法 | |
| US5882978A (en) | Methods of forming a silicon nitride film, a capacitor dielectric layer and a capacitor | |
| KR100287985B1 (ko) | 레이저장치의출력제어장치 | |
| KR100289859B1 (ko) | 반도체장치의제조방법 | |
| US8120124B2 (en) | Ultra thin TCS (SiCl4) cell nitride for DRAM capacitor with DCS (SiH2Cl2) interface seeding layer | |
| JP2001257208A (ja) | 半導体装置のゲート絶縁膜形成方法 | |
| JPH0774317A (ja) | 半導体装置の製造方法 | |
| JP2564316B2 (ja) | 半導体装置およびその製造方法 | |
| JP2671833B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07202028A (ja) | Ｄｒａｍセルのキャパシター製造方法 | |
| JPH08204145A (ja) | 半導体装置の製造方法 | |
| US20030029839A1 (en) | Method of reducing wet etch rate of silicon nitride | |
| JPH05243524A (ja) | 半導体装置の製造方法 | |
| US6218252B1 (en) | Method of forming gate in semiconductor device | |
| JP3466174B2 (ja) | 半導体装置およびその製造方法 | |
| JP2830705B2 (ja) | 半導体装置の製造方法 | |
| KR19990030230A (ko) | 집적 회로 구조 및 제조 방법 | |
| JPH1041297A (ja) | Ｓｉ窒化膜の形成方法 | |
| US4752815A (en) | Method of fabricating a Schottky barrier field effect transistor | |
| JP3161523B2 (ja) | 半導体装置の製造方法 | |
| JPH09260372A (ja) | 半導体装置の絶縁膜の形成方法 | |
| JPH0278270A (ja) | 半導体記憶装置及びその製造方法 | |
| JP3285618B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH09232543A (ja) | 半導体装置の製造方法 |