JPH1039151A - 光導波路及びその製造方法 - Google Patents
光導波路及びその製造方法Info
- Publication number
- JPH1039151A JPH1039151A JP8196616A JP19661696A JPH1039151A JP H1039151 A JPH1039151 A JP H1039151A JP 8196616 A JP8196616 A JP 8196616A JP 19661696 A JP19661696 A JP 19661696A JP H1039151 A JPH1039151 A JP H1039151A
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- refractive index
- waveguide
- substrate
- optical waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optical Integrated Circuits (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
(57)【要約】
【課題】 伝搬損失の低い光素子搭載用Ｓｉベンチ付き
石英系光導波路を提供する。 【解決手段】 凸部を備えたＳｉ基板１０に、屈折率
ｎ0 の石英系ガラスからなるバッファ層１３と、該バッ
ファ層１３の上に屈折率ｎ0 の石英系ガラスからなる補
助バッファ層１４と、この上に形成される屈折率ｎ1 の
石英系導波路１６と、該石英系導波路１６を覆う屈折率
ｎ0 の石英系ガラスからなるクラッド層１７とが設けら
れた光導波路において、上記Ｓｉ基板の凸部の上面が露
出する開口部１８が設けられているものである。
石英系光導波路を提供する。 【解決手段】 凸部を備えたＳｉ基板１０に、屈折率
ｎ0 の石英系ガラスからなるバッファ層１３と、該バッ
ファ層１３の上に屈折率ｎ0 の石英系ガラスからなる補
助バッファ層１４と、この上に形成される屈折率ｎ1 の
石英系導波路１６と、該石英系導波路１６を覆う屈折率
ｎ0 の石英系ガラスからなるクラッド層１７とが設けら
れた光導波路において、上記Ｓｉ基板の凸部の上面が露
出する開口部１８が設けられているものである。
Description
【０００１】
【発明の属する技術分野】本発明は、光導波路とその製
造方法に係り、特に光導波路の基板に光素子搭載用のＳ
ｉベンチが設けられている光導波路に関するものであ
る。
造方法に係り、特に光導波路の基板に光素子搭載用のＳ
ｉベンチが設けられている光導波路に関するものであ
る。
【０００２】
【従来の技術】近年、光通信分野に広範囲な応用力をも
つ半導体光素子は、石英系導波路と同一Ｓｉ基板に搭載
・集積化されて使用されている。このため、図３に示す
ように、半導体光素子を搭載するための開口部３８を備
えた石英系光導波路３が用いられている。この種の石英
系光導波路３は、平面部（Ｓｉベンチ）３１を上方に備
えた凸部を有するＳｉ基板３０上にバッファ層３３とコ
ア導波路３６とクラッド層３７とが形成された構成であ
り、表面に、Ｓｉベンチ３１が露出するように開口部３
８が設けられている。この開口部３８に半導体光素子を
搭載して、集積化を実現するものである。
つ半導体光素子は、石英系導波路と同一Ｓｉ基板に搭載
・集積化されて使用されている。このため、図３に示す
ように、半導体光素子を搭載するための開口部３８を備
えた石英系光導波路３が用いられている。この種の石英
系光導波路３は、平面部（Ｓｉベンチ）３１を上方に備
えた凸部を有するＳｉ基板３０上にバッファ層３３とコ
ア導波路３６とクラッド層３７とが形成された構成であ
り、表面に、Ｓｉベンチ３１が露出するように開口部３
８が設けられている。この開口部３８に半導体光素子を
搭載して、集積化を実現するものである。
【０００３】このようなＳｉベンチ付き石英系導波路を
形成するには、従来より、図４に示すような製造方法が
用いられている。
形成するには、従来より、図４に示すような製造方法が
用いられている。
【０００４】まず、ＳｉＯ2 酸化膜（図示せず）が両面
に形成されたＳｉ基板３０に（図４（ａ））、フォトリ
ソグラフィとＲＩＥエッチング又は弗酸によるエッチン
グによりＳｉＯ2 マスクのＳｉベンチパターン（図示せ
ず）を形成し、Ｓｉ基板３０のエッチングを水酸化カリ
ウム（ＫＯＨ）溶液により行う。すなわちＳｉ基板３０
にＳｉベンチ３１を上面に備えた凸部を形成する（図４
（ｂ））。この上にＳｉＯ2 ガラス膜３２を堆積させて
（図４（ｃ））、上面よりＳｉＯ2 ガラス膜３２を研磨
して、Ｓｉベンチ３１を露出させると共にバッファ層３
３を形成する（図４（ｄ））。この後、コアガラス膜３
５を蒸着し（図４（ｅ））、この上にＷＳｉ膜からなる
導波路パターン（図示せず）を形成し、コアガラス膜３
５をＲＩＥによりエッチングして、コア導波路３６を形
成する（図４（ｆ））。この上に多孔質ガラスを堆積さ
せて加熱炉内で透明ガラス化を行い、クラッド層３７を
形成する（図４（ｇ））。
に形成されたＳｉ基板３０に（図４（ａ））、フォトリ
ソグラフィとＲＩＥエッチング又は弗酸によるエッチン
グによりＳｉＯ2 マスクのＳｉベンチパターン（図示せ
ず）を形成し、Ｓｉ基板３０のエッチングを水酸化カリ
ウム（ＫＯＨ）溶液により行う。すなわちＳｉ基板３０
にＳｉベンチ３１を上面に備えた凸部を形成する（図４
（ｂ））。この上にＳｉＯ2 ガラス膜３２を堆積させて
（図４（ｃ））、上面よりＳｉＯ2 ガラス膜３２を研磨
して、Ｓｉベンチ３１を露出させると共にバッファ層３
３を形成する（図４（ｄ））。この後、コアガラス膜３
５を蒸着し（図４（ｅ））、この上にＷＳｉ膜からなる
導波路パターン（図示せず）を形成し、コアガラス膜３
５をＲＩＥによりエッチングして、コア導波路３６を形
成する（図４（ｆ））。この上に多孔質ガラスを堆積さ
せて加熱炉内で透明ガラス化を行い、クラッド層３７を
形成する（図４（ｇ））。
【０００５】このように、石英系導波路３を形成した
後、図４（ｈ）に示すように、半導体光源や半導体光検
出器等の半導体光素子を搭載するための開口部３８を形
成する。この場合、開口部３８の形成は、クラッド層３
７の上にマスクとなる金属膜（図示せず）を形成し、こ
の上にレジストを塗布して、Ｓｉベンチ３１が露出する
ようなパターンを形成し、ＲＩＥによりクラッド層３７
の一部をエッチングして、開口部３８を形成していた。
後、図４（ｈ）に示すように、半導体光源や半導体光検
出器等の半導体光素子を搭載するための開口部３８を形
成する。この場合、開口部３８の形成は、クラッド層３
７の上にマスクとなる金属膜（図示せず）を形成し、こ
の上にレジストを塗布して、Ｓｉベンチ３１が露出する
ようなパターンを形成し、ＲＩＥによりクラッド層３７
の一部をエッチングして、開口部３８を形成していた。
【０００６】
【発明が解決しようとする課題】しかしながら、前述し
た光導波路は、図４（ｃ）及び（ｄ）に示すように、Ｓ
ｉＯ2 ガラス膜３２を堆積した後、上面より研磨して、
Ｓｉベンチ３１を露出する製造方法をとっているが、Ｓ
ｉ基板は反っているため、面内均一にＳｉＯ2 ガラス膜
３２を研磨することが困難であった。
た光導波路は、図４（ｃ）及び（ｄ）に示すように、Ｓ
ｉＯ2 ガラス膜３２を堆積した後、上面より研磨して、
Ｓｉベンチ３１を露出する製造方法をとっているが、Ｓ
ｉ基板は反っているため、面内均一にＳｉＯ2 ガラス膜
３２を研磨することが困難であった。
【０００７】このため、Ｓｉ基板３０に埋め混まれたバ
ッファ層３３は、深さ方向の厚みが面内で±５μｍ以上
のばらつきが生じ、安定した光学特性が得られなかっ
た。特に、厚みが所望の値より薄くなった場合は、光導
波路の特性を著しく劣化させる原因になるため問題とな
っていた。
ッファ層３３は、深さ方向の厚みが面内で±５μｍ以上
のばらつきが生じ、安定した光学特性が得られなかっ
た。特に、厚みが所望の値より薄くなった場合は、光導
波路の特性を著しく劣化させる原因になるため問題とな
っていた。
【０００８】また、この問題を回避するために、研磨に
よるバラツキを考慮して、予めバッファ層を厚くする方
法もあるが、この場合、光導波路の伝搬損失は０．２〜
０．５ｄＢ／■となり、通常の伝搬損失より約２倍から
１０倍も大きくなってしまう。
よるバラツキを考慮して、予めバッファ層を厚くする方
法もあるが、この場合、光導波路の伝搬損失は０．２〜
０．５ｄＢ／■となり、通常の伝搬損失より約２倍から
１０倍も大きくなってしまう。
【０００９】これら伝搬損失の増大の要因としては、Ｓ
ｉ基板に形成されたＳｉＯ2 ガラス膜の研磨工程におい
て、バッファ層のＳｉＯ2 ガラス表面、すなわち、この
上に形成されるコア導波路の裏面に、研磨により発生す
る傷や歪みが残留しているため生じるものと考えられて
いる。
ｉ基板に形成されたＳｉＯ2 ガラス膜の研磨工程におい
て、バッファ層のＳｉＯ2 ガラス表面、すなわち、この
上に形成されるコア導波路の裏面に、研磨により発生す
る傷や歪みが残留しているため生じるものと考えられて
いる。
【００１０】
【課題を解決するための手段】本発明は、凸部を備えた
Ｓｉ基板に、屈折率ｎ0 の石英系ガラスからなるバッフ
ァ層と、該バッファ層の上に屈折率ｎ0 の石英系ガラス
からなる補助バッファ層と、この上に形成される屈折率
ｎ1 の石英系導波路と、該石英系導波路を覆う屈折率ｎ
0 の石英系ガラスからなるクラッド層とが設けられた光
導波路において、上記Ｓｉ基板の凸部の上面が露出する
開口部が設けられているものである。
Ｓｉ基板に、屈折率ｎ0 の石英系ガラスからなるバッフ
ァ層と、該バッファ層の上に屈折率ｎ0 の石英系ガラス
からなる補助バッファ層と、この上に形成される屈折率
ｎ1 の石英系導波路と、該石英系導波路を覆う屈折率ｎ
0 の石英系ガラスからなるクラッド層とが設けられた光
導波路において、上記Ｓｉ基板の凸部の上面が露出する
開口部が設けられているものである。
【００１１】また、上記補助バッファ層の厚さは、０．
１μｍ〜１０μｍの範囲であってもよく、上記補助バッ
ファ層の石英系ガラスが、ドーパントを含まない純粋石
英ガラスからなるものでも構わない。
１μｍ〜１０μｍの範囲であってもよく、上記補助バッ
ファ層の石英系ガラスが、ドーパントを含まない純粋石
英ガラスからなるものでも構わない。
【００１２】更に、凸部を備えたＳｉ基板上に、屈折率
ｎ0 のバッファ層を堆積した後、バッファ層を上方より
研磨して上記凸部を露出させ、該バッファ層の上に屈折
率ｎ0 の石英系ガラスを堆積して補助バッファ層を形成
し、この上に屈折率ｎ1 の石英系ガラスからなるコア導
波路を形成し、該コア導波路を屈折率ｎ0 の石英系ガラ
スからなるクラッド層で覆った後、上記Ｓｉ基板の凸部
上のクラッド層及び補助バッファ層をエッチングして開
口部を形成するものである。
ｎ0 のバッファ層を堆積した後、バッファ層を上方より
研磨して上記凸部を露出させ、該バッファ層の上に屈折
率ｎ0 の石英系ガラスを堆積して補助バッファ層を形成
し、この上に屈折率ｎ1 の石英系ガラスからなるコア導
波路を形成し、該コア導波路を屈折率ｎ0 の石英系ガラ
スからなるクラッド層で覆った後、上記Ｓｉ基板の凸部
上のクラッド層及び補助バッファ層をエッチングして開
口部を形成するものである。
【００１３】
【発明の実施の形態】本発明において、バッファ層とコ
ア導波路の間にバッフア層と同じ屈折率の補助バッファ
層を設けたのは、バッフア層の厚さのバラツキやバッフ
ァ層形成時の研磨により発生する傷や歪みによる伝搬損
失の増大を抑止するためである。また、バッファ層の厚
さを、０．１μｍ〜１０μｍの範囲としたのは、低い伝
搬損失を実現させるためである。
ア導波路の間にバッフア層と同じ屈折率の補助バッファ
層を設けたのは、バッフア層の厚さのバラツキやバッフ
ァ層形成時の研磨により発生する傷や歪みによる伝搬損
失の増大を抑止するためである。また、バッファ層の厚
さを、０．１μｍ〜１０μｍの範囲としたのは、低い伝
搬損失を実現させるためである。
【００１４】以下、添付図面に基づいて実施の形態を詳
述する。
述する。
【００１５】まず、本発明の光導波路について詳述す
る。
る。
【００１６】図１に示すように、この光導波路１は、Ｓ
ｉベンチ１１を上面に有する凸部が形成されたＳｉ基板
１０上に、凹部に埋め込まれる屈折率ｎ0 のバッファ層
１３と、該バッファ層１３の上に形成される屈折率ｎ0
の石英系ガラス膜からなる補助バッファ層１４と、この
上に所望の形に形成される屈折率ｎ1 の石英系導波路１
６と、その上に形成される屈折率ｎ0 のクラッド層１７
とから構成され、その表面に、上記Ｓｉベンチ１１が露
出するよう開口部１８が設けられている。
ｉベンチ１１を上面に有する凸部が形成されたＳｉ基板
１０上に、凹部に埋め込まれる屈折率ｎ0 のバッファ層
１３と、該バッファ層１３の上に形成される屈折率ｎ0
の石英系ガラス膜からなる補助バッファ層１４と、この
上に所望の形に形成される屈折率ｎ1 の石英系導波路１
６と、その上に形成される屈折率ｎ0 のクラッド層１７
とから構成され、その表面に、上記Ｓｉベンチ１１が露
出するよう開口部１８が設けられている。
【００１７】
【実施例】次に、上記実施の形態の光導波路の製造方法
について詳述する。
について詳述する。
【００１８】図２（ａ）に示すように、外径Ｒ＝３イン
チ，厚さＬ＝１ｍｍのＳｉ基板１０に、まず、Ｓｉベン
チ１１を形成する（図２（ｂ））。すなわち、ＳｉＯ2
酸化膜（図示せず）１μｍをＳｉ基板１０の両面に形成
し、この上にレジストを塗布しマスクアライナーで露光
してＳｉベンチ用パターンを形成し、ＲＩＥ（反応性イ
オンエッチング）或いは弗酸により酸化膜マスクのＳｉ
ベンチ用パターンを形成した後、露出したＳｉを濃度４
０重量％、温度４０℃の水酸化カリウム（ＫＯＨ）溶液
により、深さ１５μｍまでエッチングを行う。パターン
が転写されたＳｉ基板は図２（ｂ）に示するようにＳｉ
ベンチ１１を有する凸部が形成され、凸部はテーパ形状
を有している。
チ，厚さＬ＝１ｍｍのＳｉ基板１０に、まず、Ｓｉベン
チ１１を形成する（図２（ｂ））。すなわち、ＳｉＯ2
酸化膜（図示せず）１μｍをＳｉ基板１０の両面に形成
し、この上にレジストを塗布しマスクアライナーで露光
してＳｉベンチ用パターンを形成し、ＲＩＥ（反応性イ
オンエッチング）或いは弗酸により酸化膜マスクのＳｉ
ベンチ用パターンを形成した後、露出したＳｉを濃度４
０重量％、温度４０℃の水酸化カリウム（ＫＯＨ）溶液
により、深さ１５μｍまでエッチングを行う。パターン
が転写されたＳｉ基板は図２（ｂ）に示するようにＳｉ
ベンチ１１を有する凸部が形成され、凸部はテーパ形状
を有している。
【００１９】次に、Ｓｉ基板上に、電子ビーム蒸着法に
より屈折率ｎ0 のＳｉＯ2 ガラス膜１２を１５μｍ堆積
させる（図２（ｃ））。その後、Ｓｉベンチ１１が露出
するようＳｉＯ2 ガラス膜１２を研磨して、バッファ層
１３を形成することにより（図２（ｄ））、バッファ層
１３をＳｉ基板１０に埋め込む。その後、屈折率ｎ0 の
純粋ＳｉＯ2 ガラス膜を電子ビーム蒸着法により堆積さ
せて厚さ７μｍの補助バッファ層１４を形成する（図２
（ｅ））。
より屈折率ｎ0 のＳｉＯ2 ガラス膜１２を１５μｍ堆積
させる（図２（ｃ））。その後、Ｓｉベンチ１１が露出
するようＳｉＯ2 ガラス膜１２を研磨して、バッファ層
１３を形成することにより（図２（ｄ））、バッファ層
１３をＳｉ基板１０に埋め込む。その後、屈折率ｎ0 の
純粋ＳｉＯ2 ガラス膜を電子ビーム蒸着法により堆積さ
せて厚さ７μｍの補助バッファ層１４を形成する（図２
（ｅ））。
【００２０】更に、この上に、電子ビーム蒸着法で屈折
率ｎ1 の厚さ８μｍのコアガラス膜１５を堆積させて
（図２（ｆ））、フォトリソグラフィ及びエッチングに
より幅８μｍのコア導波路１６を形成する（図２
（ｇ））。尚、コア導波路１６はＳｉベンチ１１上方に
は形成されない。形成方法は、コアガラス膜１５上にマ
グネトロン・スパッタリング法により厚さ１μｍのＷＳ
ｉ膜（図示せず）を１μｍ形成し、この上にレジストを
塗布しマスクアライナーで露光し、ＷＳｉマスクのコア
パターン（図示せず）を形成し、ＲＩＥによりコアガラ
ス膜１５をエッチングしてコア導波路１６を形成する。
率ｎ1 の厚さ８μｍのコアガラス膜１５を堆積させて
（図２（ｆ））、フォトリソグラフィ及びエッチングに
より幅８μｍのコア導波路１６を形成する（図２
（ｇ））。尚、コア導波路１６はＳｉベンチ１１上方に
は形成されない。形成方法は、コアガラス膜１５上にマ
グネトロン・スパッタリング法により厚さ１μｍのＷＳ
ｉ膜（図示せず）を１μｍ形成し、この上にレジストを
塗布しマスクアライナーで露光し、ＷＳｉマスクのコア
パターン（図示せず）を形成し、ＲＩＥによりコアガラ
ス膜１５をエッチングしてコア導波路１６を形成する。
【００２１】コア導波路１６の形成後、基板を膜形成装
置（図示せず）内の加熱されたターンテーブル上に載置
して、火炎堆積法により厚さ３００μｍの多孔質ガラス
層を堆積し、これを電気路に収容してＨｅガス雰囲気で
１３３０℃、１時間加熱して多孔質ガラス層を透明ガラ
ス化させることにより、厚さ３０μｍ、屈折率ｎ0 のク
ラッド層１７を形成する。ここで、コア（屈折率ｎ1 ）
とバッファ層、クラッド層（屈折率ｎ0 ）の比屈折率差
は０．３％になるよう設定されている。
置（図示せず）内の加熱されたターンテーブル上に載置
して、火炎堆積法により厚さ３００μｍの多孔質ガラス
層を堆積し、これを電気路に収容してＨｅガス雰囲気で
１３３０℃、１時間加熱して多孔質ガラス層を透明ガラ
ス化させることにより、厚さ３０μｍ、屈折率ｎ0 のク
ラッド層１７を形成する。ここで、コア（屈折率ｎ1 ）
とバッファ層、クラッド層（屈折率ｎ0 ）の比屈折率差
は０．３％になるよう設定されている。
【００２２】次に、Ｓｉ基板１０に半導体光源や半導体
光検出器等の半導体素子を搭載するために、クラッド層
１７及び補助バッファ層１４をエッチングして、Ｓｉベ
ンチ１１が露出する開口部１８を形成する（図２
（ｈ））。すなわち、クラッド層１７上にスパッタリン
グ法により金属膜（図示せず）を形成し、フォトリソグ
ラフィによりＳｉベンチ１１が露出するパターンを形成
し、ＲＩＥによりクラッド層１７及び補助バッファ層１
４を連続してエッチングして、開口部１８を形成する。
光検出器等の半導体素子を搭載するために、クラッド層
１７及び補助バッファ層１４をエッチングして、Ｓｉベ
ンチ１１が露出する開口部１８を形成する（図２
（ｈ））。すなわち、クラッド層１７上にスパッタリン
グ法により金属膜（図示せず）を形成し、フォトリソグ
ラフィによりＳｉベンチ１１が露出するパターンを形成
し、ＲＩＥによりクラッド層１７及び補助バッファ層１
４を連続してエッチングして、開口部１８を形成する。
【００２３】ここで、Ｓｉ基板１０に形成された導波路
の伝搬損失を評価した。
の伝搬損失を評価した。
【００２４】波長１．３μｍ及び１．５μｍ帯のいずれ
も、０．１ｄＢ／■と低い損失であった。
も、０．１ｄＢ／■と低い損失であった。
【００２５】従って、本発明の光導波路は、コア導波路
とバッファ層の間にバッファ層と同じ屈折率の補助バッ
ファ層を設けているため、研磨によるバッファ層の膜厚
バラツキや、散乱損失の要因となる研磨によって生じた
バッファ層の損失や歪みによる伝搬損失の増大を抑止す
ることができる。
とバッファ層の間にバッファ層と同じ屈折率の補助バッ
ファ層を設けているため、研磨によるバッファ層の膜厚
バラツキや、散乱損失の要因となる研磨によって生じた
バッファ層の損失や歪みによる伝搬損失の増大を抑止す
ることができる。
【００２６】尚、上記補助バッファ層は０．１μｍから
１０μｍの範囲の厚さであればよい。ここで、補助バッ
ファ層を０．１μｍとした以外は上記実施例と同様の光
導波路を形成して、伝搬損失を評価したところ、０．２
ｄＢ／■と低い損失であった。また、補助バッファ層の
厚さを１０μｍとした場合の伝搬損失は、０．１ｄＢ／
■であった。従って、補助バッファ層の厚さが上記範囲
内であれば、伝搬損失は低い。
１０μｍの範囲の厚さであればよい。ここで、補助バッ
ファ層を０．１μｍとした以外は上記実施例と同様の光
導波路を形成して、伝搬損失を評価したところ、０．２
ｄＢ／■と低い損失であった。また、補助バッファ層の
厚さを１０μｍとした場合の伝搬損失は、０．１ｄＢ／
■であった。従って、補助バッファ層の厚さが上記範囲
内であれば、伝搬損失は低い。
【００２７】また、上記実施例において、石英系ガラス
膜等の形成に電子ビーム蒸着法や火炎堆積法を用いた
が、本発明は、これらの方法に限定されない。また、開
口部やＳｉベンチやコア導波路の形成に金属膜パターン
や酸化膜パターンを用いたが、これらは被エッチング材
料の形状形成用マスクとして用いるためのものであり、
パターンの材料は耐エッチング材料であればよく、限定
されない。更に、エッチング方法としてＲＩＥを用いた
が、ドライエッチングの他の方法による手法でも構わな
い。
膜等の形成に電子ビーム蒸着法や火炎堆積法を用いた
が、本発明は、これらの方法に限定されない。また、開
口部やＳｉベンチやコア導波路の形成に金属膜パターン
や酸化膜パターンを用いたが、これらは被エッチング材
料の形状形成用マスクとして用いるためのものであり、
パターンの材料は耐エッチング材料であればよく、限定
されない。更に、エッチング方法としてＲＩＥを用いた
が、ドライエッチングの他の方法による手法でも構わな
い。
【００２８】
【発明の効果】以上要するに本発明によれば、コア導波
路とバッファ層の間に補助バッファ層を設けているた
め、伝搬損失を低く抑えることができる。
路とバッファ層の間に補助バッファ層を設けているた
め、伝搬損失を低く抑えることができる。
【図１】本発明の実施の形態を示す光導波路を示す断面
図である。
図である。
【図２】図１の光導波路の製造方法の工程を示す図であ
る。
る。
【図３】従来の光導波路を示す断面図である。
【図４】図３の光導波路の製造方法の工程を示す図であ
る。
る。
１ 光導波路 １０ Ｓｉ基板 １１ Ｓｉベンチ（凸部の上面） １２ ＳｉＯ2 ガラス膜（石英系ガラス） １３ バッファ層 １４ 補助バッファ層 １５ コアガラス膜（石英系ガラス） １６ コア導波路 １７ クラッド層 １８ 開口部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柳澤 雅弘 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 岡野 広明 茨城県日立市日高町５丁目１番１号 日立 電線株式会社オプトロシステム研究所内 (72)発明者 樋口 恵一 茨城県日立市日高町５丁目１番１号 日立 電線株式会社オプトロシステム研究所内 (72)発明者 上塚 尚登 茨城県日立市日高町５丁目１番１号 日立 電線株式会社オプトロシステム研究所内 (72)発明者 寺岡 達夫 茨城県日立市日高町５丁目１番１号 日立 電線株式会社オプトロシステム研究所内 (72)発明者 青木 聰 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内 (72)発明者 岩藤 泰典 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内
Claims (4)
- 【請求項１】 凸部を備えたＳｉ基板に、屈折率ｎ0 の
石英系ガラスからなるバッファ層と、該バッファ層の上
に屈折率ｎ0 の石英系ガラスからなる補助バッファ層
と、この上に形成される屈折率ｎ1 の石英系導波路と、
該石英系導波路を覆う屈折率ｎ0 の石英系ガラスからな
るクラッド層とが設けられた光導波路において、上記Ｓ
ｉ基板の凸部の上面が露出する開口部が設けられている
ことを特徴とする光導波路。 - 【請求項２】 上記補助バッファ層の厚さが、０．１μ
ｍ〜１０μｍの範囲であることを特徴とする請求項１記
載の光導波路。 - 【請求項３】 上記補助バッファ層の石英系ガラスが、
ドーパントを含まない純粋石英ガラスからなることを特
徴とする請求項１又は２に記載の光導波路。 - 【請求項４】 凸部を備えたＳｉ基板上に、屈折率ｎ0
のバッファ層を堆積した後、バッファ層を上方より研磨
して上記凸部を露出させ、該バッファ層の上に屈折率ｎ
0 の石英系ガラスを堆積して補助バッファ層を形成し、
この上に屈折率ｎ1 の石英系ガラスからなるコア導波路
を形成し、該コア導波路を屈折率ｎ0 の石英系ガラスか
らなるクラッド層で覆った後、上記Ｓｉ基板の凸部上の
クラッド層及び補助バッファ層をエッチングして開口部
を形成することを特徴とする光導波路の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8196616A JPH1039151A (ja) | 1996-07-25 | 1996-07-25 | 光導波路及びその製造方法 |
| US08/898,473 US5903697A (en) | 1996-07-25 | 1997-07-22 | Optical waveguide, method of making the same and integrated optical device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8196616A JPH1039151A (ja) | 1996-07-25 | 1996-07-25 | 光導波路及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1039151A true JPH1039151A (ja) | 1998-02-13 |
Family
ID=16360725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8196616A Pending JPH1039151A (ja) | 1996-07-25 | 1996-07-25 | 光導波路及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5903697A (ja) |
| JP (1) | JPH1039151A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3152182B2 (ja) * | 1997-10-07 | 2001-04-03 | 日立電線株式会社 | ガラス導波路素子及びその製造方法 |
| CA2314696A1 (en) * | 1999-07-28 | 2001-01-28 | Seiki Ejima | Preparation of silicon substrate |
| US6487354B1 (en) | 2001-05-01 | 2002-11-26 | Corning Incorporated | Design of low insertion loss, single-mode polymeric waveguides |
| US7011932B2 (en) | 2001-05-01 | 2006-03-14 | E. I. Du Pont De Nemours And Company | Polymer waveguide fabrication process |
| US6542684B2 (en) | 2001-05-01 | 2003-04-01 | Corning Incorporated | Optimized multi-layer optical waveguiding system |
| US6947651B2 (en) * | 2001-05-10 | 2005-09-20 | Georgia Tech Research Corporation | Optical waveguides formed from nano air-gap inter-layer dielectric materials and methods of fabrication thereof |
| US20070104441A1 (en) * | 2005-11-08 | 2007-05-10 | Massachusetts Institute Of Technology | Laterally-integrated waveguide photodetector apparatus and related coupling methods |
| US8995800B2 (en) | 2012-07-06 | 2015-03-31 | Teledyne Scientific & Imaging, Llc | Method of fabricating silicon waveguides with embedded active circuitry |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59187301A (ja) * | 1983-04-08 | 1984-10-24 | Kokusai Denshin Denwa Co Ltd <Kdd> | 光フアイバ |
| JPH0763933A (ja) * | 1993-08-25 | 1995-03-10 | Ricoh Co Ltd | 光集積回路 |
| JP3653290B2 (ja) * | 1994-06-22 | 2005-05-25 | 三洋電機株式会社 | ピット・グルーブ判別装置、及び光ディスク装置 |
-
1996
- 1996-07-25 JP JP8196616A patent/JPH1039151A/ja active Pending
-
1997
- 1997-07-22 US US08/898,473 patent/US5903697A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5903697A (en) | 1999-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4375312A (en) | Graded index waveguide structure and process for forming same | |
| JPH1039151A (ja) | 光導波路及びその製造方法 | |
| JPH0527132A (ja) | 導波路型光部品の製造方法 | |
| JPH0756032A (ja) | ガラス導波路及びその製造方法 | |
| JP3208744B2 (ja) | 光導波路の製造方法 | |
| JPH0915440A (ja) | ハイブリッド光集積用実装基板の作製方法 | |
| JP4681644B2 (ja) | 光導波路の作製方法 | |
| JPH0843654A (ja) | 石英系ガラス導波路及びその製造方法 | |
| JP2927597B2 (ja) | ガラス導波路の製造法 | |
| JPH07318734A (ja) | 石英系ガラス導波路及びその製造方法 | |
| WO2022180730A1 (ja) | 光導波路 | |
| JP3031066B2 (ja) | 酸化膜の製造方法及び光導波路の製造方法 | |
| JP3293411B2 (ja) | 石英系ガラス導波路素子の製造方法 | |
| JP3006301B2 (ja) | ガラス導波路の製造方法 | |
| JP2953173B2 (ja) | 光導波路 | |
| JP2570822B2 (ja) | 光導波路の製造方法 | |
| JP3809792B2 (ja) | 光導波路の製造方法 | |
| JPS63182882A (ja) | 光集積素子の製造方法 | |
| JPS59218406A (ja) | 光導波路およびその製造方法 | |
| JPH1078536A (ja) | ハイブリッド光集積回路及びその製造方法 | |
| JPH08110426A (ja) | 光導波路の製造方法 | |
| JP3840835B2 (ja) | 石英系ガラス導波路素子の製造方法 | |
| JPH05150129A (ja) | ガラス導波路の製造方法 | |
| JPH09243846A (ja) | 高比屈折率差光導波路の製造方法 | |
| JPH09113744A (ja) | 導波路及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040224 |