JPH103852A

JPH103852A - 電子放出素子、電子源、画像形成装置及びそれらの製造方法

Info

Publication number: JPH103852A
Application number: JP17288096A
Authority: JP
Inventors: Toshiaki Aeba; 利明饗場; Kazuhiro Takada; 一広高田; Takashi Noma; 敬野間; Hirokatsu Miyata; 浩克宮田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-06-13
Filing date: 1996-06-13
Publication date: 1998-01-06

Abstract

(57)【要約】【課題】高品位画像形成装置を実現し得る電子ビーム
源としての電子放出素子を提供する。【解決手段】素子電極２，３間に、電子放出部５を有
する導電性膜４を備える電子放出素子の製造方法におい
て、導電性膜４に集束イオンビームを局所的に照射し
て、予め膜厚の薄い亀裂潜像を形成しておき、通電処理
によって電子放出部を形成することを特徴とする。【効果】素子特性の再現性が向上する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子、該
電子放出素子を多数個配置してなる電子源、該電子源を
用いて構成した表示装置や露光装置等の画像形成装置、
及びそれらの製造方法に関する。

【０００２】

【従来の技術】従来より、電子放出素子としては大別し
て熱電子放出素子と冷陰極電子放出素子の２種類が知ら
れている。冷陰極電子放出素子には電界放出型（以下、
「ＦＥ型」と称す。）、金属／絶縁層／金属型（以下、
「ＭＩＭ型」と称す。）や表面伝導型電子放出素子等が
有る。

【０００３】ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ
ａｎｄＷ．Ｗ．Ｄｏｌａｎ，“ＦｉｅｌｄＥｍｉｓ
ｓｉｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏｎ
Ｐｈｙｓｉｃｓ，８，８９（１９５６）あるいはＣ．
Ａ．Ｓｐｉｎｄｔ，“ＰｈｙｓｉｃａｌＰｒｏｐｅｒ
ｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅｌｄｅｍ
ｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈｍｏｌｙｂ
ｄｅｎｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，４７，５２４８（１９７６）等に開示されたもの
が知られている。

【０００４】ＭＩＭ型の例としては、Ｃ．Ａ．Ｍｅａ
ｄ，“ＯｐｅｒａｔｉｏｎｏｆＴｕｎｎｅｌ−Ｅｍｉ
ｓｓｉｏｎＤｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，３２，６４６（１９６１）等に開示されたものが
知られている。

【０００５】表面伝導型電子放出素子の例としては、
Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．Ｅｌｅｃ
ｔｒｏｎＰｈｙｓ．，１０，１２９０（１９６５）等
に開示されたものがある。

【０００６】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるＳｎＯ_２薄膜を用いたもの、Ａｕ薄膜によ
るもの［Ｇ．Ｄｉｔｔｍｅｒ：“ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ”，９，３１７（１９７２）］、Ｉｎ_２Ｏ_３
／ＳｎＯ_２薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌａ
ｎｄＣ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥＴｒａｎ
ｓ．ＥＤＣｏｎｆ．”，５１９（１９７５）］、カー
ボン薄膜によるもの［荒木久他：真空、第２６巻、第
１号、２２頁（１９８３）］等が報告されている。

【０００７】これらの表面伝導型電子放出素子の典型的
な例として、前述のＭ．ハートウェルの素子構成を図２
４に模式的に示す。同図において１は基板である。４は
導電性膜で、Ｈ型形状のパターンに、スパッタで形成さ
れた金属酸化物薄膜等からなり、後述の通電フォーミン
グと呼ばれる通電処理により電子放出部５が形成され
る。尚、図中の間隔Ｌ’は、０．５〜１ｍｍ、Ｗ’は、
０．１ｍｍで設定されている。

【０００８】表面伝導型電子放出素子としては、上記の
構成とは別に、本出願人は、例えば特開平７−２３５２
５５号公報に開示されているように、電子放出部を含む
導電性膜を、これに通電するための素子電極とは別の適
当な材質により形成した構成のものを報告している。こ
の中で、導電性膜の形成手法の好ましい例として、有機
金属化合物を塗布・乾燥後加熱焼成して有機成分を熱分
解し、除去し、金属若しくは金属酸化物とする手法が開
示されている。

【０００９】上記素子の構成の一例を図２５に模式的に
示す。図２５（ａ）は平面図、図２５（ｂ）は断面図で
ある。図中の２，３は、導電性膜４とは別に形成された
一対の素子電極である。

【００１０】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に導電性膜４を予め通電フ
ォーミングと呼ばれる通電処理によって電子放出部５を
形成するのが一般的であった。即ち、通電フォーミング
とは、前記導電性膜４の両端（素子電極を有する場合に
は、両素子電極２，３間）に直流電圧あるいは非常にゆ
っくりとした昇電圧（例えば１Ｖ／分程度）、あるいは
パルス電圧等を印加通電し、導電性膜４を局所的に破
壊、変形もしくは変質させて構造を変化させ、電気的に
高抵抗な状態の電子放出部５を形成する処理である。
尚、電子放出部５では導電性膜４の一部に亀裂が発生し
ており、その亀裂付近から電子放出が行われる。かかる
通電フォーミング処理をした表面伝導型電子放出素子
は、上述の導電性膜４に電圧を印加し、素子に電流を流
すことにより、上述の電子放出部５より電子を放出せし
めるものである。

【００１１】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亙って多数素子を配列形
成できる利点がある。そこで、この特徴を活かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。

【００１２】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて夫々結線した
行を多数行配列（梯子型配置とも呼ぶ）した電子源が挙
げられる（例えば、特開昭６４−３１３３２号公報、特
開平１−２８３７４９号公報、同２−２５７５５２号公
報）。

【００１３】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
（アメリカ特許第５０６６８８３号明細書）。

【００１４】

【発明が解決しようとする課題】前述のように、従来、
亀裂領域を含む電子放出部５を形成するためには、導電
性膜４を通電処理し、該導電性膜の一部を局所的に破
壊、変形若しくは変質せしめる工程（フォーミング工
程）を用いることが一般的である。

【００１５】一般に導電性膜の破壊、変形、変質過程
は、導電性膜の膜質、基板の種類、基板の表面状態、導
電性膜が触れている雰囲気などに強く依存する。このた
め、電子放出部の位置や形状が素子毎に大きくばらつ
き、均一な特性が得られない場合があった。

【００１６】一方、前記電子源、画像形成装置等に用い
られる電子放出素子については、明るい表示画像を安定
して提供できるよう、長時間の駆動に際しても安定な電
子放出特性及び電子放出の効率向上が要望されている。
かかる電子放出の効率とは、導電性膜の両端に電圧を印
加した際に、これに流れる電流（以下、「素子電流」と
いう。）と真空中に放出される電流（以下、「放出電
流」という。）との比で評価されるものであり、素子電
流が小さく、放出電流が大きい電子放出素子が望まれて
いる。

【００１７】上記表面伝導型電子放出素子については、
「活性化」と称される処理を行うことが好ましい。この
活性化処理とは、有機物質を含む雰囲気中で、素子にパ
ルス電圧を印加し、前述のフォーミング工程によって形
成された電子放出部に、炭素或は炭素化合物を堆積させ
る処理で、この処理により、素子電流，放出電流ともに
増大する。

【００１８】しかしながら、前述のように導電性膜の破
壊、変形、変質等により形成された電子放出部の位置と
形状にばらつきを持った素子に対して、上記活性化処理
を施した場合、殆どの部分が電子放出を司るものの、一
部は、電気的な抵抗が極端に小さくなり、素子電流こそ
流れるものの、電子放出を司らなくなってしまったり、
逆に他の部分では電気的な抵抗が極端に大きくなり、素
子電流も流れず電子放出も司らなくなってしまうという
問題があった。

【００１９】このため、より均一な素子特性を得るため
には、電子放出部の位置や形状が素子毎に変動しないこ
とが必要であり、また、より高効率な素子を得るために
は、電気抵抗が小さ過ぎて電子放出を司らない領域（リ
ーク領域）と、電気抵抗が大き過ぎて電子放出を司らな
い領域（不活性領域）を、出来るだけ少なくする必要が
ある。

【００２０】特に、電子放出素子を実際の用途に応用し
ようとする場合、多数の電子放出特性が同じ特性を示す
こと、すなわち特性の再現性の良いことが重要である。
また、多数の電子放出素子を配置して電子源に応用する
場合や、画像形成装置の電子ビーム源に用いる場合、品
位の良い画像を表示するためには、それらの電子放出素
子が均一な特性を有することが必要である。

【００２１】本発明の目的は、上記問題点を解消し、良
好な電子放出特性を有する電子放出素子を再現性良く実
現することにある。また本発明の別の目的は、かかる電
子放出素子を複数用いて、高輝度で且つ輝度のばらつき
の無い高品位な画像表示を実現し得る画像形成装置を提
供することにある。

【００２２】

【課題を解決するための手段】上記の目的を達成する本
発明の構成は、以下の通りである。

【００２３】即ち、本発明の第一は、電極間に、電子放
出部を有する導電性膜を備える電子放出素子の製造方法
において、導電性膜に、微細加工技術によって局所的に
膜厚の薄い亀裂潜像を形成する工程と、該亀裂潜像を現
像して電子放出部を形成するフォーミング工程と、有機
物質を含む雰囲気下で電極間に電圧を印加する活性化工
程と、を含むことを特徴とする電子放出素子の製造方法
にある。

【００２４】また、本発明の第二は、電極間に、電子放
出部を有する導電性膜を備える電子放出素子の製造方法
において、イオンビームエッチングによる微細加工技術
によって、導電性膜に亀裂を形成すると同時に、該亀裂
領域内に該導電性膜の材料を主成分とする微粒子を分散
した状態で形成する工程と、有機物質を含む雰囲気下で
電極間に電圧を印加する活性化工程と、を含むことを特
徴とする電子放出素子の製造方法にある。

【００２５】上記本発明第二の製造方法は、更にその特
徴として、「前記導電性膜の材料は、多結晶体である」
こと、を含むものである。

【００２６】また、本発明の第三は、電極間に、電子放
出部を有する導電性膜を備える電子放出素子の製造方法
において、電子放出部を有する導電性膜を形成する工程
は、基板上に、スパッタ率の異なる２種類の材料を積層
して２層構造を有する導電性膜を形成する工程と、イオ
ンビームエッチングによる微細加工技術によって、該導
電性膜に亀裂を形成すると同時に、該亀裂領域内に該導
電性膜の材料を主成分とする微粒子を分散した状態で形
成する工程と、有機物質を含む雰囲気下で電極間に電圧
を印加する活性化工程と、を含むことを特徴とする電子
放出素子の製造方法にある。

【００２７】上記本発明第三の製造方法は、更にその特
徴として、「前記２層構造を有する導電性膜を形成する
に際し、基板上に第１層を形成した後、該第１層の材料
よりもスパッタ率の大きい材料からなる第２層を形成
し、前記微細加工技術によって、前記亀裂領域内に該第
１層の材料を主成分とする微粒子を分散する」こと、を
含むものである。

【００２８】また、本発明の第四は、電極間に、電子放
出部を有する導電性膜を備える電子放出素子の製造方法
において、電子放出部を有する導電性膜を形成する工程
は、基板上に形成した導電性膜に、微細加工技術によっ
て狭間隙を形成する工程と、該狭間隙の長手方向に直交
する方向から、導電性物質を基板上に斜方蒸着する工程
と、有機物質を含む雰囲気下で電極間に電圧を印加する
活性化工程と、を含むことを特徴とする電子放出素子の
製造方法にある。

【００２９】また、本発明の第五は、対向する電極間
に、電子放出部を有する電子放出素子の製造方法におい
て、電極膜に微細加工技術によって狭間隙を形成し、該
狭間隙を介して対向する電極を形成する工程と、少なく
とも該狭間隙に、金属酸化物を主成分とする高抵抗膜を
形成することにより潜像を形成する工程と、該潜像を現
像して電子放出部を形成するフォーミング工程と、有機
物質を含む雰囲気下で該電極間に電圧を印加する活性化
工程と、を含むことを特徴とする電子放出素子の製造方
法にある。

【００３０】また、本発明の第六は、対向する電極間
に、電子放出部を有する電子放出素子の製造方法におい
て、微細加工技術によって、金属電極膜に、局所的に酸
化された金属酸化物からなる潜像を形成する工程と、該
潜像を現像して電子放出部を形成するフォーミング工程
と、対向する電極間に、有機物質を含む雰囲気下で電圧
を印加する活性化工程と、を含むことを特徴とする電子
放出素子の製造方法にある。

【００３１】上記本発明第五及び第六の製造方法は、更
にその特徴として、「前記金属酸化物は、酸化ニッケル
である」こと、を含むものである。

【００３２】上記本発明第一乃至第六の製造方法は、更
にその特徴として、「前記微細加工技術は、集束イオン
ビーム技術、もしくは、レーザー加工技術である」こ
と、を含むものである。

【００３３】また、本発明の第七は、上記本発明第一乃
至第六のいずれかの方法にて製造されたことを特徴とす
る電子放出素子にある。

【００３４】上記本発明第七の電子放出素子は、更にそ
の特徴として、「前記電子放出部に、炭素を主成分とす
る堆積物が形成されている」こと、「前記炭素を主成分
とする堆積物が、グラファイト或はアモルファスカーボ
ン或はそれらの混合物からなる」こと、をも含むもので
ある。

【００３５】また、本発明の第八は、基体上に、複数の
電子放出素子が配列された電子源の製造方法において、
前記電子放出素子を、上記本発明第一乃至第六のいずれ
かの方法にて製造することを特徴とする電子源の製造方
法にある。

【００３６】また、本発明の第九は、基体上に、複数の
電子放出素子が配列された電子源において、前記電子放
出素子が、上記本発明第七の電子放出素子であることを
特徴とする電子源にある。

【００３７】上記本発明第九の電子源は、更にその特徴
として、「前記複数の電子放出素子が、マトリクス状に
配線されている」こと、「前記複数の電子放出素子が、
梯子状に配線されている」こと、をも含むものである。

【００３８】また、本発明の第十は、基体上に、複数の
電子放出素子が配列された電子源と、該電子源から放出
される電子線の照射により画像を形成する画像形成部材
とを有する画像形成装置の製造方法において、前記電子
源を、上記本発明第八の方法にて製造することを特徴と
する画像形成装置の製造方法にある。

【００３９】更に、本発明の第十一は、基体上に、複数
の電子放出素子が配列された電子源と、該電子源から放
出される電子線の照射により画像を形成する画像形成部
材とを有する画像形成装置において、前記電子源が、上
記本発明第九の電子源であることを特徴とする画像形成
装置にある。

【００４０】本発明の電子放出素子の製造方法によれ
ば、電子放出部の位置と形状を制御することができると
共に、電子放出特性の再現性、均一性が良い、高効率な
電子放出素子を得ることができる。

【００４１】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。

【００４２】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく、原子の数が数百個程度以下のものを
「クラスター」と呼ぶことは広く行われている。

【００４３】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。

【００４４】例えば、「実験物理学講座１４表面・微
粒子」（木下是雄編、共立出版１９８６年９月１日発
行）では、「本稿で微粒子と言うときにはその直径がだ
いたい２〜３μｍ程度から１０ｎｍ程度までとし、特に
超微粒子というときは粒径が１０ｎｍ程度から２〜３ｎ
ｍ程度までを意味することにする。両者を一括して単に
微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
２個から数十〜数百個程度の場合はクラスターと呼
ぶ。」（１９５ページ２２〜２６行目）と記述されて
いる。

【００４５】付言すると、新技術開発事業団の“林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。

【００４６】「創造科学技術推進制度の“超微粒子プロ
ジェクト”（１９８１〜１９８６）では、粒子の大きさ
（径）がおよそ１〜１００ｎｍの範囲のものを“超微粒
子”（ｕｌｔｒａｆｉｎｅｐａｒｔｉｃｌｅ）と呼
ぶことにした。すると１個の超微粒子はおよそ１００〜
１０^８個くらいの原子の集合体という事になる。原子
の尺度でみれば超微粒子は大〜巨大粒子である。」
（「超微粒子−創造科学技術」林主税、上田良二、田崎
明編；三田出版１９８８年２ページ１〜４行目）
／「超微粒子よりさらに小さいもの、すなわち原子が数
個〜数百個で構成される１個の粒子は、ふつうクラスタ
ーと呼ばれる」（同書２ページ１２〜１３行目）。

【００４７】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は数Å〜１ｎｍ程度、上限は数μｍ
程度のものを指すこととする。

【００４８】

【発明の実施の形態】次に、本発明の好ましい実施態様
を示す。

【００４９】図１〜図６は、それぞれ前記本発明第一〜
本発明第六の製造方法による表面伝導型電子放出素子の
一構成例を示す模式図であり、各図において（ａ）は平
面図、（ｂ）は縦断面図である。また、これらの図にお
いて、１は基板、２と３は電極（素子電極）、４は導電
性膜、５は電子放出部、６は高抵抗膜である。

【００５０】基板１としては、石英ガラス、Ｎａ等の不
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等によりＳｉＯ₂ を積層した積層体、ア
ルミナ等のセラミックス及びＳｉ基板等を用いることが
できる。

【００５１】対向する素子電極２，３の材料としては、
一般的な導体材料を用いることができ、例えばＮｉ、Ｃ
ｒ、Ａｕ、Ｍｏ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ、Ｃｕ、Ｐｄ等
の金属或は合金及びＰｄ、Ａｇ、Ａｕ、ＲｕＯ₂ 、Ｐｄ
−Ａｇ等の金属或は金属酸化物とガラス等から構成され
る印刷導体、Ｉｎ₂ Ｏ₃ −ＳｎＯ₂ 等の透明導電体及び
ポリシリコン等の半導体導体材料等から適宜選択するこ
とができる。

【００５２】素子電極間隔Ｌ、素子電極幅Ｗ１、導電性
膜４の形状等は、応用される形態等を考慮して、設計さ
れる。素子電極間隔Ｌは、好ましくは、数百ｎｍから数
百μｍの範囲とすることができ、より好ましくは、数μ
ｍから数十μｍの範囲とすることができる。

【００５３】素子電極幅Ｗ１は、電極の抵抗値、電子放
出特性を考慮して、数μｍから数百μｍの範囲とするこ
とができる。素子電極２，３の膜厚ｄ１は、数十ｎｍか
ら数μｍの範囲とすることができる。

【００５４】導電性膜４を構成する材料としては、例え
ばＰｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，
Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ等の金属、Ｐ
ｄＯ，ＳｎＯ₂ ，Ｉｎ₂ Ｏ₃ ，ＰｂＯ，Ｓｂ₂ Ｏ₃ 等の
酸化物、ＨｆＢ₂ ，ＺｒＢ₂，ＬａＢ₆ ，ＣｅＢ₆ ，Ｙ
Ｂ₄ ，ＧｄＢ₄ 等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，
ＴａＣ，ＳｉＣ，ＷＣなどの炭化物、ＴｉＮ，ＺｒＮ，
ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、カーボン等
が挙げられる。尚、導電性膜４は、素子電極２，３と同
じ材料を用いて形成することもでき、その場合には、導
電性膜４と素子電極２，３とを明確に区別する必要は無
い。

【００５５】本発明第二の製造方法においては、詳しく
は後述するが、亀裂を形成する際に、微細加工技術とし
てＦＩＢ技術等のイオンビームのチャネリング効果を利
用しているので、導電性膜４を構成する材料の結晶性
は、多結晶体である。かかる多結晶体の結晶粒径は、上
記亀裂領域に分散される微粒子の大きさに影響を及ぼす
ものであり、亀裂幅よりも小さければ特に制限を受けな
いが、好ましくは電子放出特性等を考慮して、数１０Å
から数百ｎｍの範囲とすることができる。

【００５６】また、本発明第三の製造方法においては、
詳しくは後述するが、微細加工技術によって導電性膜４
に亀裂を形成すると同時に、かかる亀裂内に導電性膜４
の材料を主成分とする微粒子を分散した状態で形成する
ために、導電性膜４として、前記材料の中から選ばれる
スパッタ率の異なる２種類の材料を積層した２層構造を
有する膜が用いられる。尚、本明細書における「スパッ
タ率」とは、「スパッタ技術」（和佐清孝・早川茂
著、共立出版）における定義、即ち「ターゲットへの入
射イオン１個あたりのスパッタ蒸発原子の数」と同意を
指している。

【００５７】導電性膜４の膜厚ｄ２は、素子電極２，３
へのステップカバレージ、素子電極２，３間の抵抗値、
後述するＦＩＢ等による加工性等を考慮して適宜設定さ
れるが、通常は、数１０Å〜数μｍの範囲とすることが
できる。その抵抗値は、Ｒｓが１０² Ω／□から１０⁷
Ω／□の値である。なおＲｓは、幅がｗで長さがｌの薄
膜の長さ方向に測定した抵抗Ｒを、Ｒ＝Ｒｓ（ｌ／ｗ）
とおいたときに現れる値である。

【００５８】図５に示した本発明第五に係る電子放出素
子においては、微細加工技術によって形成された狭間隙
（間隔Ｌ１）を介して対向する素子電極２，３間に、金
属酸化物を主成分とする高抵抗膜６を形成して潜像を形
成し、これをフォーミング処理により現像して電子放出
部５が形成されている。素子電極間隔Ｌ１は、１０００
ｎｍ以下にすることが好ましく、３００ｎｍ以下とする
のがより好ましい。尚、高抵抗膜とは、電気抵抗値が、
Ｒｓが１０¹⁰Ω／□から１０¹⁵Ω／□の値のものをい
う。

【００５９】図６に示した本発明第六に係る電子放出素
子は、素子電極２，３間の狭間隙に沿って電子放出部５
が形成されている点では上記本発明第五に係る電子放出
素子（図５）と同様であるが、高抵抗膜６を有しない構
成となっている。

【００６０】本発明の電子放出素子に係る電子放出部５
は、導電性膜（図は、素子電極と一体になった場合を示
している。）の一部に形成された亀裂を含み、その内部
には、後述の製法によって数Åから数百ｎｍの範囲の粒
径の導電性微粒子が存在する場合もある。この導電性微
粒子は、導電性膜４を構成する材料の元素の一部、ある
いは全ての元素を含有するものとなる。電子放出部５及
びその近傍の導電性膜４又は高抵抗膜６には、後述の活
性化工程により形成される炭素或は炭素化合物を有す
る。

【００６１】尚、図１〜図４においては、基板１上に素
子電極２，３、導電性膜４の順に積層した構成を示した
が、基板１上に、導電性膜４、素子電極２，３の順に積
層した構成とすることもできる。また、前述のように導
電性膜４と素子電極２，３を同じ材料で形成した場合に
は、例えば図２に示した本発明第二に係る電子放出素子
は、図７に示すように構成することができる。更に、図
１〜図６に示した電子放出素子は、対向する素子電極
２，３が同一面上に形成された平面型のものであるが、
対向する素子電極が２，３が絶縁層を介して上下に位置
する垂直型のものとすることもできる。かかる垂直型の
電子放出素子にあっては、電子放出部は絶縁層の側面に
形成される。

【００６２】次に、本発明の電子放出素子の各製造方法
について、図１〜図６の素子構成図と、図８〜図１３の
製造工程図を用いて説明する。尚、図８〜図１３におい
ても、図１〜図６に示した部位と同じ部位には、これら
に付した符号と同一の符号を付している。

【００６３】まず、本発明第一の電子放出素子の製造方
法の一例を、図１及び図８を参照して説明する。

【００６４】１−１）基板１を洗剤、純水及び有機溶剤
等を用いて十分に洗浄し、真空蒸着法、スパッタ法等に
より素子電極材料を堆積後、例えばフォトリソグラフィ
ー技術を用いて基板１上に素子電極２，３を形成する
（図８（ａ））。

【００６５】１−２）素子電極２，３を設けた基板１上
に、有機金属溶液を塗布して、有機金属薄膜を形成す
る。有機金属溶液には、前述の導電性膜４の材料の金属
を主元素とする有機金属化合物の溶液を用いることがで
きる。有機金属薄膜を加熱焼成処理し、リフトオフ、エ
ッチング等によりパターニングし、導電性膜４を形成す
る（図８（ｂ））。ここでは、有機金属溶液の塗布法を
挙げて説明したが、導電性膜４の形成法はこれに限られ
るものではなく、真空蒸着法、スパッタ法、化学的気相
堆積法、分散塗布法、ディッピング法、スピンナー法等
を用いることもできる。

【００６６】１−３）続いて、素子電極２，３間の導電
性膜４を微細加工技術によって加工し、局所的に膜厚の
薄い部位からなる亀裂潜像１１を形成する（図８
（ｃ））。ここで用いる微細加工技術としては、例えば
集束イオンビーム（ＦＩＢ）技術やリソグラフィー技術
などが挙げられるが、導電性膜４に局所的に膜厚の薄い
部位を形成できる方法であれば特に限定されない。

【００６７】１−４）続いて、フォーミング工程を施
す。このフォーミング工程の方法の一例として通電処理
による方法を説明する。素子電極２，３間に、不図示の
電源より通電すると、導電性膜４に形成した亀裂潜像１
１部分に、構造の変化した電子放出部５が形成される
（図８（ｄ））。通電フォーミングの電圧波形の例を図
１４に示す。

【００６８】電圧波形は、特にパルス波形が好ましい。
これにはパルス波高値を定電圧としたパルスを連続的に
印加する図１４（ａ），（ｂ）に示した手法と、パルス
波高値を増加させながらパルスを印加する図１４
（ｃ），（ｄ）に示した手法がある。

【００６９】まず、パルス波高値を定電圧とした場合に
ついて図４（ａ），（ｂ）で説明する。図４（ａ），
（ｂ）におけるＴ１及びＴ２は電圧波形のパルス幅とパ
ルス間隔である。通常、Ｔ１は１μ秒〜１０ｍ秒、Ｔ２
は１０μ秒〜１００ｍ秒の範囲で設定される。三角波又
は矩形波の波高値（通電フォーミング時のピーク電圧）
は、表面伝導型電子放出素子の形態に応じて適宜選択さ
れる。このような条件のもと、例えば、数秒から数十分
間電圧を印加する。パルス波形は、三角波，矩形波に限
定されるものではなく、所望の波形を採用することがで
きる。

【００７０】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図１４（ｃ），（ｄ）で
説明する。図１４（ｃ），（ｄ）におけるＴ１及びＴ２
は、図１４（ａ），（ｂ）に示したのと同様とすること
ができる。三角波又は矩形波の波高値（通電フォーミン
グ時のピーク電圧）は、例えば０．１Ｖステップ程度づ
つ、増加させることができる。

【００７１】通電フォーミング処理の終了は、パルス間
隔Ｔ２中に、導電性膜４を局所的に破壊，変形しない程
度の電圧を印加し、電流を測定して検知することができ
る。例えば０．１Ｖ程度の電圧印加により流れる電流を
測定し、抵抗値を求めて、１ＭΩ以上の抵抗を示した時
に通電フォーミングを終了させることができる。

【００７２】本発明第一の製造方法においては、予め微
細加工技術を用いて狭く均一な幅の亀裂潜像１１を導電
性膜４に形成しているため、上記フォーミング処理によ
って、狭い均一な幅を有する電子放出部を、亀裂潜像１
１内に再現性良く形成することができる。

【００７３】１−５）フォーミングを終えた素子には、
活性化工程と呼ばれる処理を施す。この工程により、素
子電流Ｉｆ及び放出電流Ｉｅを著しく変化させることが
できる。

【００７４】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、通電フォーミングと同様、素子電
極２，３間にパルスの印加を繰り返すことで行うことが
できる。この雰囲気は、例えば油拡散ポンプやロータリ
ーポンプなどを用いて真空容器内を排気した場合に雰囲
気内に残留する有機ガスを利用して形成することができ
る他、イオンポンプなどにより一旦十分に排気した真空
中に適当な有機物質のガスを導入することによっても得
られる。このときの好ましい有機物質のガス圧は、前述
の素子の形態、真空容器の形状や、有機物質の種類など
により異なるため、場合に応じ適宜設定される。適当な
有機物質としては、アルカン、アルケン、アルキンの脂
肪族炭化水素類、芳香族炭化水素類、アルコール類、ア
ルデヒド類、ケトン類、アミン類、フェノール、カルボ
ン、スルホン酸等の有機酸類等を挙げることが出来、具
体的には、メタン、エタン、プロパンなどＣ_n Ｈ_2n+2で
表される飽和炭化水素、エチレン、プロピレンなどＣ_n
Ｈ_2n等の組成式で表される不飽和炭化水素、ベンゼン、
トルエン、メタノール、エタノール、ホルムアルデヒ
ド、アセトアルデヒド、アセトン、メチルエチルケト
ン、メチルアミン、エチルアミン、フェノール、蟻酸、
酢酸、プロピオン酸等が使用できる。この処理により、
雰囲気中に存在する有機物質から、炭素或は炭素化合物
が堆積する。

【００７５】炭素及び炭素化合物とは、例えばグラファ
イト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含するもの
で、ＨＯＰＧはほぼ完全なグラファイト結晶構造、ＰＧ
は結晶粒が２０ｎｍ程度で結晶構造がやや乱れたもの、
ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れがさら
に大きくなったものを指す。）、非晶質カーボン（アモ
ルファスカーボン及び、アモルファスカーボンと前記グ
ラファイトの微結晶の混合物を指す。）であり、その膜
厚は、５０ｎｍ以下の範囲とするのが好ましく、３０ｎ
ｍ以下の範囲とすることがより好ましい。

【００７６】尚、活性化工程の終了判定は、活性化処理
中に素子電流Ｉｆと放出電流Ｉｅを測定しながら、適宜
行うことができる。

【００７７】以上説明した本発明第一の製造方法におい
ては、電子放出部５の位置及び形状を制御できる。

【００７８】次に、本発明第二の電子放出素子の製造方
法の一例を、図２及び図９を参照して説明する。

【００７９】２−１）前記工程１−１と同様にして基板
１上に素子電極２，３を形成する（図９（ａ））。

【００８０】２−２）素子電極２，３を設けた基板１上
に、真空蒸着法、スパッタ法等により、多結晶体からな
る導電性膜材料を堆積後、例えばＦＩＢのようなイオン
エッチング技術を用いて、所望のパターンを有する導電
性膜４を形成すると共に、導電性膜４の所望の位置に亀
裂を形成し、当該亀裂内に導電性膜４の材料を主成分と
する微粒子１２を分散させる（図９（ｂ））。

【００８１】本発明第二の製造方法では、イオンエッチ
ング条件を適切に選択することによって、多結晶体から
なる導電性膜のイオンエッチング領域の全体を均一にエ
ッチングするのではなく、エッチングにより形成される
亀裂内に結晶粒（微粒子１２）を残す手法を用いる。即
ち、イオンビームのチャネリング効果によって結晶方位
に依存してエッチング速度に差が生じることを利用し、
エッチングの終了時を適切に選択することにより、エッ
チングが速く進行した箇所では結晶粒が無くなっている
が、エッチングが遅く進行した箇所では結晶粒が残って
いるという状態を実現することができる。このようなＦ
ＩＢ技術等のイオンエッチング技術を用いて内部に微粒
子の分散された亀裂を形成することにより、電子放出部
の位置と形状を制御することができる。

【００８２】上記のようなＦＩＢ技術等のイオンエッチ
ング技術を用いて形成される亀裂の幅は、１００ｎｍ以
下の範囲とする。また、亀裂領域内に分散される微粒子
１２の大きさは、亀裂幅よりも小さければ特に制限を受
けないが、好ましくは数Åから数十ｎｍの範囲とするこ
とができる。

【００８３】２−３）続いて、前記工程１−５と同様に
して活性化工程と呼ばれる処理を施し、電子放出部に炭
素又は炭素化合物を堆積させる（図９（ｃ））。

【００８４】以上説明した本発明第二の製造方法におい
ては、狭い均一な幅を有する亀裂を再現性良く形成する
ことができ、かつ、当該亀裂内に微粒子を概ね均一に分
散することができるため、電子放出部５の位置及び形状
を制御でき、かつ、上記微粒子が炭素又は炭素化合物が
堆積する際の核の働きをして活性化を速く進行させるこ
とができるものと思われる。

【００８５】次に、本発明第三の電子放出素子の製造方
法の一例を、図３及び図１０を参照して説明する。

【００８６】３−１）前記工程１−１と同様にして基板
１上に素子電極２，３を形成する（図１０（ａ））。

【００８７】３−２）素子電極２，３を設けた基板１上
に、先ず第１層４ａとして、スパッタ率の小さな元素か
ら構成される薄膜を形成し（図１０（ｂ））、さらにそ
の上に第１層４ａよりもスパッタ率の大きな第２層４ｂ
を形成し（図１０（ｃ））、２層構造を有する導電性膜
４を形成する。これは、次工程において、導電性膜４に
対してＦＩＢ技術等により局所的に高速イオン照射を行
った際に形成される亀裂領域内に、スパッタ率の小さな
原子を微粒子として存在させるためである。尚、導電性
膜４のパターニングは、リフトオフ、エッチング等を用
いて行うことができる。

【００８８】スパッタ率を決定する要因として、入射
エネルギー、ターゲット材料、入射イオンの入射
角、ターゲット表面の結晶構造等が考えられるが、こ
れらの要因を考慮して、最適な組み合わせを適宜選択し
てやればよい。スパッタ率の大小は絶対的なものではな
く、相対的に第１層４ａと第２層４ｂの差が大きいこと
が望ましい。具体的な組み合わせの一例として、第１層
４ａとしてＷ、第２層４ｂとしてＰｄを選択することが
できる。導電性膜４を構成する各層の膜厚は、数ｎｍか
ら数十ｎｍの範囲で、全体として３０ｎｍ以下程度であ
るように形成するのが好ましい。これら各層の薄膜形成
の手法としては、化学的気相堆積法、スパッタ法、電子
ビーム蒸着法、真空蒸着法等、膜厚を制御できるような
手法を適宜選択して使用することができる。

【００８９】３−３）次に、導電性膜４に対してＦＩＢ
技術等により局所的に高速イオン照射を行い、導電性膜
４の一部分を除去し、亀裂を形成すると同時に、かかる
亀裂領域内に導電性膜４の材料（特に相対的にスパッタ
率の小さい第１層４ａの材料）を主成分とする微粒子１
２を分散した状態で形成する（図１０（ｄ））。

【００９０】このようなＦＩＢ技術等の高速イオン照射
技術を用いて亀裂領域を形成することにより、電子放出
部の位置及び形状を制御することができる。かかる亀裂
の幅は、１００ｎｍ程度以下であるのが好ましい。尚、
ＦＩＢ技術は、イオンのエネルギー、電流、入射角条
件、照射領域の制御性に優れているため、本発明第三の
製造方法に好適である。

【００９１】３−４）続いて、前記工程１−５と同様に
して活性化工程と呼ばれる処理を施すことにより、電子
放出部に炭素又は炭素化合物が堆積する（図１０
（ｅ））。

【００９２】以上説明した本発明第三の製造方法におい
ては、狭い均一な幅を有する亀裂を再現性良く形成する
ことができ、かつ、当該亀裂内に微粒子を概ね均一に分
散することができるため、電子放出部５の位置及び形状
を制御できると共に、活性化を速く進行させることがで
きる。

【００９３】次に、本発明第四の電子放出素子の製造方
法の一例を、図４及び図１１を参照して説明する。

【００９４】４−１）前記工程１−１と同様にして基板
１上に素子電極２，３を形成する（図１１（ａ））。

【００９５】４−２）前記工程１−２と同様にして導電
性膜４を形成する（図１１（ｂ））。

【００９６】４−３）続いて、素子電極２，３間の導電
性膜４を微細加工技術によって加工し、幅Ｌ１’の狭間
隙１３を形成する（図１１（ｃ））。狭間隙１３の幅Ｌ
１’は、１００ｎｍ程度以下とするのが好ましい。

【００９７】ここで用いる微細加工技術としてはＦＩＢ
技術が最適であり、かかるＦＩＢ技術によれば、幅Ｌ
１’のばらつきを３０％以下にすることができると共
に、条件を調節することにより、図１１（ｃ）に模式的
に示すように、狭間隙１３のエッジに局所的に膜厚の大
きい段差部１４を作成することができる。段差部１４の
高さ及び幅は、ＦＩＢ加工の条件を変えることで制御す
ることが可能である。

【００９８】４−４）次に、狭間隙１３の長手方向に直
交する方向から、導電性物質を基板上に斜方蒸着する。
即ち、図１１（ｄ）に示す蒸着方向１５から蒸着するこ
とにより蒸着膜１６を形成する。このとき、狭間隙１３
の一部に蒸着膜１６が形成され、狭間隙１３の幅Ｌ１’
はＬ１に減少する。段差部１４により、狭間隙中に形成
される蒸着膜が、多量に付きすぎることを防止すること
ができる。

【００９９】尚、ここで蒸着する導電性物質の材料とし
ては、前述の導電性膜４に適用可能な材料と同様のもの
を用いることができる。

【０１００】４−５）続いて、前記工程１−５と同様に
して活性化工程と呼ばれる処理を施すことにより、電子
放出部に炭素又は炭素化合物が堆積する（図１１
（ｅ））。

【０１０１】以上説明した本発明第四の製造方法におい
ては、ＦＩＢの微細加工技術を用いて狭間隙を形成し、
さらにシャドーイングを利用した蒸着により当該狭間隙
の幅を小さくすることができるため、ＦＩＢ加工のみを
行った場合よりもより狭い均一な幅を有する亀裂領域を
再現性良く形成することができる。このため、電子放出
部５の位置及び形状を制御できると共に、活性化工程を
効果的に行うことができる。

【０１０２】次に、本発明第五の電子放出素子の製造方
法の一例を、図５及び図１２を参照して説明する。

【０１０３】５−１）基板１を洗剤、純水及び有機溶剤
等を用いて十分に洗浄し、真空蒸着法、スパッタ法等に
より素子電極材料を堆積後、例えばフォトリソグラフィ
ー技術を用いて基板１上に電極膜１７を形成する（図１
２（ａ））。

【０１０４】５−２）次に、電極膜１７に微細加工技術
によって狭間隙１８を形成し、該狭間隙１８を介して対
向する素子電極２，３を形成する（図１２（ｂ））。狭
間隙１８の幅Ｌ１は、００ｎｍ程度以下とするのが好ま
しい。ここで用いる微細加工技術としては、ＦＩＢ技術
やリソグラフィー技術等を適用することができる。

【０１０５】５−３）次に、素子電極２，３を跨ぐよう
に金属酸化物を主成分とする高抵抗膜６を形成すること
により潜像を形成する（図１２（ｃ））。

【０１０６】５−４）次に、前記工程１−４と同様にし
て前記潜像を現像するフォーミング工程を行い、電子放
出部５を形成する（図１２（ｄ））。この処理により位
置と形状の制御された電子放出部を再現性良く形成する
ことができる。

【０１０７】５−５）続いて、前記工程１−５と同様に
して活性化工程と呼ばれる処理を施すことにより、電子
放出部５に炭素又は炭素化合物を堆積させる。

【０１０８】以上説明した本発明第五の製造方法におい
ては、電子放出部５の位置及び形状を制御できる。

【０１０９】次に、本発明第六の電子放出素子の製造方
法の一例を、図６及び図１３を参照して説明する。な
お、素子電極と導電性膜が一体に形成された場合につい
て説明する。

【０１１０】６−１）前記工程５−１と同様にして基板
１上に金属電極膜１９を形成する（図１３（ａ））。

【０１１１】６−２）次に、レーザーを用いた局所加熱
によって金属電極膜１９を局所的に酸化することによ
り、金属酸化物からなる潜像２０を形成し、該潜像２０
を介して対向する素子電極２，３を形成する（図１３
（ｂ））。潜像２０の幅Ｌ１は、１００ｎｍ程度以下と
するのが好ましい。

【０１１２】６−３）次に、前記工程１−４と同様にし
てフォーミング工程を行うと、高抵抗部である潜像２０
にそって電子放出部５が形成される（図１３（ｃ））。

【０１１３】６−４）続いて、前記工程１−５と同様に
して活性化工程と呼ばれる処理を施すことにより、電子
放出部５に炭素又は炭素化合物が堆積する。

【０１１４】以上説明した本発明第六の製造方法におい
ては、電子放出部５の位置及び形状を制御できる。

【０１１５】これまで説明したように、本発明の電子放
出素子の製造方法によれば、ＦＩＢ等の微細加工技術に
より形成した亀裂若しくは潜像を元に、位置及び形状の
制御された電子放出部を形成することができる。このた
め、従来の通電処理や熱処理によるフォーミングでは亀
裂形成が困難であった高融点物質を電子放出部形成用薄
膜（導電性膜４や高抵抗膜６）の材料に用いることがで
きると共に、より膜厚の大きい電子放出部形成用薄膜を
用いることができ、より特性の安定した電子放出素子が
得られる。

【０１１６】本発明第一〜本発明第六の製造方法によっ
て得られる本発明の電子放出素子は、安定化工程を行う
ことが好ましい。この工程は、真空容器内の有機物質を
排気する工程である。真空容器を排気する真空排気装置
は、装置から発生するオイルが素子の特性に影響を与え
ないように、オイルを使用しないものを用いるのが好ま
しい。具体的には、ソープションポンプ、イオンポンプ
等の真空排気装置を挙げることが出来る。

【０１１７】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合には、この
成分の分圧を極力低く抑える必要がある。真空容器内の
有機成分の分圧は、上記炭素あるいは炭素化合物がほぼ
新たに堆積しない分圧で１×１０^-6Ｐａ以下が好まし
く、さらには１×１０^-8Ｐａ以下が特に好ましい。さら
に真空容器内を排気するときには、真空容器全体を加熱
して、真空容器内壁や、電子放出素子に吸着した有機物
質分子を排気しやすくするのが好ましい。このときの加
熱条件は、できるだけ長時間処理するのが望ましいが、
特にこの条件に限るものではなく、真空容器の大きさや
形状、電子放出素子の構成などの諸条件により適宜選ば
れる条件により行う。真空容器内の圧力は極力低くする
ことが必要で、１〜３×１０^-5Ｐａ以下が好ましく、さ
らには１×１０^-6Ｐａ以下が特に好ましい。

【０１１８】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体は多少上昇しても十分安定な特
性を維持することが出来る。このような真空雰囲気を採
用することにより、新たな炭素あるいは炭素化合物の堆
積を抑制でき、結果として素子電流Ｉｆ，放出電流Ｉｅ
が、安定する。

【０１１９】上述した工程を経て得られた本発明の電子
放出素子の基本特性について、図１５（但し、図１の素
子を例に図中に示す）及び図１６を参照しながら説明す
る。

【０１２０】図１５は、真空処理装置の一例を示す模式
図であり、この真空処理装置は測定評価装置としての機
能をも兼ね備えている。図１５においても、図１に示し
た部位と同じ部位には図１に付した符号と同一の符号を
付している。

【０１２１】図１５において、５５は真空容器であり、
５６は排気ポンプである。真空容器５５内には電子放出
素子が配されている。また、５１は電子放出素子に素子
電圧Ｖｆを印加するための電源、５０は素子電極２，３
間の導電性膜４を流れる素子電流Ｉｆを測定するための
電流計、５４は素子の電子放出部５より放出される放出
電流Ｉｅを捕捉するためのアノード電極、５３はアノー
ド電極５４に電圧を印加するための高圧電源、５２は電
子放出部５より放出される放出電流Ｉｅを測定するため
の電流計である。一例として、アノード電極５４の電圧
を１ｋＶ〜１０ｋＶの範囲とし、アノード電極５４と電
子放出素子との距離Ｈを２ｍｍ〜８ｍｍの範囲として測
定を行うことができる。

【０１２２】真空容器５５内には、更に不図示の真空計
等の真空雰囲気下での測定に必要な機器が設けられてい
て、所望の真空雰囲気下での測定評価を行えるようにな
っている。

【０１２３】排気ポンプ５６は、ターボポンプ，ドライ
ポンプからなる通常の高真空装置系と、更に、イオンポ
ンプ等からなる超高真空装置系とにより構成されてい
る。ここに示した電子放出素子基板を配した真空処理装
置の全体は、不図示のヒーターにより加熱できる。従っ
て、この真空処理装置を用いると、前述の通電フォーミ
ング工程若しくは活性化工程以降も行うことができる。

【０１２４】図１６は、図１５に示した真空処理装置を
用いて測定された放出電流Ｉｅ及び素子電流Ｉｆと、素
子電圧Ｖｆとの関係を模式的に示した図である。図１６
においては、放出電流Ｉｅが素子電流Ｉｆに比べて著し
く小さいので、任意単位で示している。尚、縦・横軸と
もリニアスケールである。

【０１２５】図１６からも明らかなように、本発明の電
子放出素子は、放出電流Ｉｅに関して次の３つの特徴的
性質を有する。

【０１２６】即ち、第１に、本素子はある電圧（閾値電
圧と呼ぶ；図１６中のＶｔｈ）以上の素子電圧を印加す
ると急激に放出電流Ｉｅが増加し、一方閾値電圧Ｖｔｈ
以下では放出電流Ｉｅが殆ど検出されない。つまり、放
出電流Ｉｅに対する明確な閾値電圧Ｖｔｈを持った非線
形素子である。

【０１２７】第２に、放出電流Ｉｅが素子電圧Ｖｆに単
調増加依存するため、放出電流Ｉｅは素子電圧Ｖｆで制
御できる。

【０１２８】第３に、アノード電極５４（図１５参照）
に捕捉される放出電荷は、素子電圧Ｖｆを印加する時間
に依存する。つまり、アノード電極５４に捕捉される電
荷量は、素子電圧Ｖｆを印加する時間により制御でき
る。

【０１２９】以上の説明より理解されるように、本発明
の電子放出素子は、入力信号に応じて、電子放出特性を
容易に制御できることになる。この性質を利用すると複
数の電子放出素子を配して構成した電子源、画像形成装
置等、多方面への応用が可能となる。

【０１３０】図１６においては、素子電流Ｉｆが素子電
圧Ｖｆに対して単調増加する（ＭＩ特性）例を示した
が、素子電流Ｉｆが素子電圧Ｖｆに対して電圧制御型負
性抵抗特性（ＶＣＮＲ特性）を示す場合もある（不図
示）。これらの特性は、前述の工程を制御することで制
御できる。

【０１３１】本発明の電子放出素子の応用例について以
下に述べる。本発明を適用可能な表面伝導型電子放出素
子を複数個基板上に配列し、例えば電子源或は画像形成
装置が構成できる。

【０１３２】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し（行方向と呼ぶ）、この配線と直交する方向
（列方向と呼ぶ）で、該電子放出素子の上方に配した制
御電極（グリッドとも呼ぶ）により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をＸ方向及びＹ方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、Ｘ方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Ｙ方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。

【０１３３】本発明の電子放出素子については、前述し
た通り３つの特性がある。即ち、電子放出素子からの放
出電子は、閾値電圧以上では、対向する素子電極間に印
加するパルス状電圧の波高値と幅で制御できる。一方、
閾値電圧以下では、殆ど放出されない。この特性によれ
ば、多数の電子放出素子を配置した場合においても、個
々の素子にパルス状電圧を適宜印加すれば、入力信号に
応じて、電子放出素子を選択して電子放出量を制御でき
る。

【０１３４】以下この原理に基づき、本発明の電子放出
素子を複数配して得られる電子源基板について、図１７
を用いて説明する。図１７において、７１は電子源基
板、７２はＸ方向配線、７３はＹ方向配線である。７４
は電子放出素子、７５は結線である。

【０１３５】ｍ本のＸ方向配線７２は、Ｄｘ１，Ｄｘ
２，……，Ｄｘｍからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は適宜設計される。
Ｙ方向配線７３は、Ｄｙ１，Ｄｙ２，……，Ｄｙｎのｎ
本の配線よりなり、Ｘ方向配線７２と同様に形成され
る。これらｍ本のＸ方向配線７２とｎ本のＹ方向配線７
３との間には、不図示の層間絶縁層が設けられており、
両者を電気的に分離している（ｍ，ｎは、共に正の整
数）。

【０１３６】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたＳｉＯ₂ 等で構成
される。例えば、Ｘ方向配線７２を形成した基板７１の
全面或は一部に所望の形状で形成され、特に、Ｘ方向配
線７２とＹ方向配線７３の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。Ｘ方向配線
７２とＹ方向配線７３は、それぞれ外部端子として引き
出されている。

【０１３７】電子放出素子７４を構成する一対の素子電
極（不図示）は、それぞれｍ本のＸ方向配線７２とｎ本
のＹ方向配線７３に、導電性金属等からなる結線７５に
よって電気的に接続されている。

【０１３８】配線７２と配線７３を構成する材料、結線
７５を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。

【０１３９】Ｘ方向配線７２には、Ｘ方向に配列した表
面伝導型電子放出素子７４の行を選択するための走査信
号を印加する不図示の走査信号印加手段が接続される。
一方、Ｙ方向配線７３には、Ｙ方向に配列した表面伝導
型電子放出素子７４の各列を入力信号に応じて変調する
ための、不図示の変調信号発生手段が接続される。各電
子放出素子に印加される駆動電圧は、当該素子に印加さ
れる走査信号と変調信号の差電圧として供給される。

【０１４０】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。

【０１４１】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図１８と図１９
及び図２０を用いて説明する。図１８は、画像形成装置
の表示パネルの一例を示す模式図であり、図１９は、図
１８の画像形成装置に使用される蛍光膜の模式図であ
る。図２０は、ＮＴＳＣ方式のテレビ信号に応じて表示
を行うための駆動回路の一例を示すブロック図である。

【０１４２】図１８において、７１は電子放出素子を複
数配した電子源基板、８１は電子源基板７１を固定した
リアプレート、８６はガラス基板８３の内面に蛍光膜８
４とメタルバック８５等が形成されたフェースプレート
である。８２は支持枠であり、該支持枠８２には、リア
プレート８１、フェースプレート８６がフリットガラス
等を用いて接続されている。８８は外囲器であり、例え
ば大気中あるいは窒素中で、４００〜５００℃の温度範
囲で１０分間以上焼成することで、封着して構成され
る。

【０１４３】７４は、図１〜図６に示したような表面伝
導型電子放出素子である。７２，７３は、電子放出素子
の一対の素子電極と接続されたＸ方向配線及びＹ方向配
線ある。

【０１４４】外囲器８８は、上述の如く、フェースプレ
ート８６、支持枠８２、リアプレート８１で構成され
る。リアプレート８１は主に基板７１の強度を補強する
目的で設けられるため、基板７１自体で十分な強度を持
つ場合は別体のリアプレート８１は不要とすることがで
きる。即ち、基板７１に直接支持枠８２を封着し、フェ
ースプレート８６、支持枠８２及び基板７１で外囲器８
８を構成してもよい。一方、フェースプレート８６とリ
アプレート８１の間に、スぺーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器８８を構成することもできる。

【０１４５】図１９は、蛍光膜を示す模式図である。蛍
光膜８４は、モノクロームの場合は蛍光体のみで構成す
ることができる。カラーの蛍光膜の場合は、蛍光体の配
列により、ブラックストライプ（図１９（ａ））あるい
はブラックマトリクス（図１９（ｂ））等と呼ばれる黒
色導電材９１と蛍光体９２とから構成することができ
る。ブラックストライプ、ブラックマトリクスを設ける
目的は、カラー表示の場合、必要となる三原色蛍光体の
各蛍光体９２間の塗り分け部を黒くすることで混色等を
目立たなくすることと、蛍光膜８４における外光反射に
よるコントラストの低下を抑制することにある。黒色導
電材９１の材料としては、通常用いられている黒鉛を主
成分とする材料の他、導電性があり、光の透過及び反射
が少ない材料を用いることができる。

【０１４６】ガラス基板８３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法等
が採用できる。蛍光膜８４の内面側には、通常メタルバ
ック８５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート８
６側へ鏡面反射することにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光体を保護すること等である。メタルバッ
クは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
（通常、「フィルミング」と呼ばれる。）を行い、その
後Ａｌを真空蒸着等を用いて堆積させることで作製でき
る。

【０１４７】フェースプレート８６には、更に蛍光膜８
４の導電性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）を設けてもよい。

【０１４８】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させる必要があり、十分
な位置合わせが不可欠となる。

【０１４９】図１８に示した画像形成装置は、例えば以
下のようにして製造される。

【０１５０】外囲器８８内は、前述の安定化工程と同様
に、適宜加熱しながら、イオンポンプ、ソープションポ
ンプ等のオイルを使用しない排気装置により不図示の排
気管を通じて排気し、１０^-5Ｐａ程度の真空度の有機物
質の十分に少ない雰囲気にした後、封止が成される。外
囲器８８の封止後の真空度を維持するために、ゲッター
処理を行うこともできる。これは、外囲器８８の封止を
行う直前あるいは封止後に、抵抗加熱あるいは高周波加
熱等を用いた加熱により、外囲器８８内の所定の位置に
配置されたゲッター（不図示）を加熱し、蒸着膜を形成
する処理である。ゲッターは通常Ｂａ等が主成分であ
り、該蒸着膜の吸着作用により、例えば１×１０^-5Ｐａ
以上の真空度を維持するものである。ここで、電子放出
素子のフォーミング処理又は活性化処理以降の工程は、
適宜設定できる。

【０１５１】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図２０を用いて説明する。図２０において、
１０１は画像表示パネル、１０２は走査回路、１０３は
制御回路、１０４はシフトレジスタ、１０５はラインメ
モリ、１０６は同期信号分離回路、１０７は変調信号発
生器、Ｖｘ及びＶａは直流電圧源である。

【０１５２】表示パネル１０１は、端子Ｄｘ１乃至Ｄｘ
ｍ、端子Ｄｙ１乃至Ｄｙｎ及び高圧端子８７を介して外
部の電気回路と接続している。端子Ｄｘ１乃至Ｄｘｍに
は、表示パネル１０１内に設けられている電子源、即
ち、ｍ行ｎ列の行列状にマトリクス配線された電子放出
素子群を１行（ｎ素子）づつ順次駆動する為の走査信号
が印加される。端子Ｄｙ１乃至Ｄｙｎには、前記走査信
号により選択された１行の電子放出素子の各素子の出力
電子ビームを制御する為の変調信号が印加される。高圧
端子８７には、直流電圧源Ｖａより、例えば１０Ｋ
［Ｖ］の直流電圧が供給されるが、これは表面伝導型電
子放出素子から放出される電子ビームに、蛍光体を励起
するのに十分なエネルギーを付与する為の加速電圧であ
る。

【０１５３】走査回路１０２について説明する。同回路
は、内部にｍ個のスイッチング素子（図中、Ｓ１乃至Ｓ
ｍで模式的に示している）を備えたものである。各スイ
ッチング素子は、直流電圧電源Ｖｘの出力電圧もしくは
０［Ｖ］（グランドレベル）のいずれか一方を選択し、
表示パネル１０１の端子Ｄｘ１乃至Ｄｘｍと電気的に接
続される。各スイッチング素子Ｓ１乃至Ｓｍは、制御回
路１０３が出力する制御信号Ｔｓｃａｎに基づいて動作
するものであり、例えばＦＥＴのようなスイッチング素
子を組み合わせることにより構成することができる。

【０１５４】直流電圧源Ｖｘは、本例の場合には表面伝
導型電子放出素子の特性（電子放出閾値電圧）に基づ
き、走査されていない素子に印加される駆動電圧が電子
放出閾値電圧以下となるような一定電圧を出力するよう
設定されている。

【０１５５】制御回路１０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる機能を有する。制御回路１０３は、同
期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃ
に基づいて、各部に対してＴｓｃａｎ，Ｔｓｆｔ及びＴ
ｍｒｙの各制御信号を発生する。

【０１５６】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離（フィルター）回路等を用いて構成できる。同期
信号分離回路１０６により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は、便宜上ＤＡＴＡ信
号と表した。このＤＡＴＡ信号は、シフトレジスタ１０
４に入力される。

【０１５７】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１０３より送られる制御信号Ｔｓｆｔに基づいて
動作する（即ち、制御信号Ｔｓｆｔは、シフトレジスタ
１０４のシフトクロックであると言い換えてもよ
い。）。シリアル／パラレル変換された画像１ライン分
のデータ（電子放出素子ｎ素子分の駆動データに相当）
は、Ｉｄ１乃至Ｉｄｎのｎ個の並列信号として前記シフ
トレジスタ１０４より出力される。

【０１５８】ラインメモリ１０５は、画像１ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１０３より送られる制御信号Ｔｍｒｙに従
って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶され
た内容は、Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変調
信号発生器１０７に入力される。

【０１５９】変調信号発生器１０７は、画像データＩ
ｄ’１乃至Ｉｄ’ｎの各々に応じて、電子放出素子の各
々を適切に駆動変調する為の信号源であり、その出力信
号は、端子Ｄｙ１乃至Ｄｙｎを通じて表示パネル１０１
内の電子放出素子に印加される。

【０１６０】前述したように、本発明の電子放出素子は
放出電流Ｉｅに関して以下の基本特性を有している。即
ち、電子放出には明確な閾値電圧Ｖｔｈがあり、Ｖｔｈ
以上の電圧が印加された時のみ電子放出が生じる。電子
放出閾値以上の電圧に対しては、素子への印加電圧の変
化に応じて放出電流も変化する。このことから、本素子
にパルス状の電圧を印加する場合、例えば電子放出閾値
電圧以下の電圧を印加しても電子放出は生じないが、電
子放出閾値電圧以上の電圧を印加する場合には電子ビー
ムが出力される。その際、パルスの波高値Ｖｍを変化さ
せることにより、出力電子ビームの強度を制御すること
が可能である。また、パルスの幅Ｐｗを変化させること
により、出力される電子ビームの電荷の総量を制御する
ことが可能である。

【０１６１】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１０７としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器１０７として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。

【０１６２】シフトレジスタ１０４やラインメモリ１０
５は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行なわれれば良いからである。

【０１６３】デジタル信号式を用いる場合には、同期信
号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化
する必要があるが、これには同期信号分離回路１０６の
出力部にＡ／Ｄ変換器を設ければ良い。これに関連して
ラインメモリ１０５の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器１０７に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器１０７には、
例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
１０７には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器（カウンタ）及び計数器の出力値
と前記メモリの出力値を比較する比較器（コンパレー
タ）を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を電子放出素
子の駆動電圧にまで電圧増幅するための増幅器を付加す
ることもできる。

【０１６４】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１０７には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路（ＶＣＯ）を採用で
き、必要に応じて電子放出素子の駆動電圧にまで電圧増
幅するための増幅器を付加することもできる。

【０１６５】このような構成をとり得る本発明を適用可
能な画像形成装置においては、各電子放出素子に、容器
外端子Ｄｘ１乃至Ｄｘｍ、Ｄｙ１乃至Ｄｙｎを介して電
圧を印加することにより、電子放出が生じる。高圧端子
８７を介してメタルバック８５あるいは透明電極（不図
示）に高圧を印加し、電子ビームを加速する。加速され
た電子は、蛍光膜８４に衝突し、発光が生じて画像が形
成される。

【０１６６】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついてはＮＴＳＣ方式を挙げたが、入力信号はこれに限
られるものではなく、ＰＡＬ、ＳＥＣＡＭ方式等の他、
これらよりも多数の走査線からなるＴＶ信号（例えば、
ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用
できる。

【０１６７】次に、前述の梯子型配置の電子源及び画像
形成装置について、図２１及び図２２を用いて説明す
る。

【０１６８】図２１は、梯子型配置の電子源の一例を示
す模式図である。図２１において、１１０は電子源基
板、１１１は電子放出素子である。１１２は、電子放出
素子１１１を接続するための共通配線Ｄ１〜Ｄ１０であ
り、これらは外部端子として引き出されている。電子放
出素子１１１は、基板１１０上に、Ｘ方向に並列に複数
個配置されている（これを素子行と呼ぶ）。この素子行
が複数個配置されて、電子源を構成している。各素子行
の共通配線間に駆動電圧を印加することで、各素子行を
独立に駆動させることができる。即ち、電子ビームを放
出させたい素子行には、電子放出閾値以上の電圧を印加
し、電子ビームを放出させたくない素子行には、電子放
出閾値以下の電圧を印加する。各素子行間に位置する共
通配線Ｄ２〜Ｄ９は、例えばＤ２とＤ３、Ｄ４とＤ５、
Ｄ６とＤ７、Ｄ８とＤ９を一体の同一配線とすることも
できる。

【０１６９】図２２は、梯子型配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。１２０はグリッド電極、１２１は電子が通過するた
めの開口、Ｄ１乃至Ｄｍは容器外端子、Ｇ１乃至Ｇｎは
グリッド電極１２０と接続された容器外端子である。１
１０は各素子行間の共通配線を同一配線とした電子源基
板である。図２２においては、図１８、図２１に示した
部位と同じ部位には、これらの図に付したのと同一の符
号を付している。ここに示した画像形成装置と、図１８
に示した単純マトリクス配置の画像形成装置との大きな
違いは、電子源基板１１０とフェースプレート８６の間
にグリッド電極１２０を備えているか否かである。

【０１７０】図２２においては、基板１１０とフェース
プレート８６の間には、グリッド電極１２０が設けられ
ている。グリッド電極１２０は、表面伝導型電子放出素
子１１１から放出された電子ビームを変調するためのも
のであり、梯子型配置の素子行と直交して設けられたス
トライプ状の電極に電子ビームを通過させるため、各素
子に対応して１個ずつ円形の開口１２１が設けられてい
る。グリッド電極の形状や配置位置は、図２２に示した
ものに限定されるものではない。例えば、開口としてメ
ッシュ状に多数の通過口を設けることもでき、グリッド
電極を表面伝導型電子放出素子の周囲や近傍に設けるこ
ともできる。

【０１７１】容器外端子Ｄ１乃至Ｄｍ及びグリッド容器
外端子Ｇ１乃至Ｇｎは、不図示の制御回路と電気的に接
続されている。

【０１７２】本例の画像形成装置では、素子行を１列ず
つ順次駆動（走査）して行くのと同期してグリッド電極
列に画像１ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を１ラインずつ表示することができる。

【０１７３】以上説明した本発明の画像形成装置は、テ
レビジョン放送の表示装置、テレビ会議システムやコン
ピューター等の表示装置の他、感光性ドラム等を用いて
構成された光プリンターとしての画像形成装置等として
も用いることができる。

【０１７４】

【実施例】以下、具体的な実施例を挙げて本発明を詳し
く説明するが、本発明はこれら実施例に限定されるもの
ではなく、本発明の目的が達成される範囲内での各要素
の置換や設計変更がなされたものも包含する。

【０１７５】［実施例１］本実施例では、本発明第一の
製造方法を用いて図１に示したような電子放出素子を作
製した例を説明する。

【０１７６】図１（ａ）は本素子の平面図を、図１
（ｂ）は断面図を示している。また、図１（ａ），
（ｂ）中、１は絶縁性基板、２および３は素子に電圧を
印加するための一対の素子電極、４は導電性膜、５は電
子放出部を示す。なお、図中のＬは素子電極２と素子電
極３の間隔、Ｗ１は素子電極の幅、ｄ１は素子電極の厚
さ、Ｗ２は導電性膜の幅、ｄ２は導電性膜の厚さを表し
ている。

【０１７７】以下、図１及び図８を用いて、本実施例の
電子放出素子の作成方法を述べる。

【０１７８】工程−１まず、絶縁性基板１として石英ガラス基板を用意し、こ
れを有機溶剤により充分に洗浄後、基板面上にＮｉから
なる素子電極２，３を形成した（図８（ａ））。ここで
素子電極間隔Ｌは１０μｍとし、素子電極の幅Ｗ１を５
００μｍ、その厚さｄ１を１００ｎｍとした。

【０１７９】工程−２次に、Ｐｄをスパッタしてから３００℃で大気中で加熱
して酸化させた後、フォトリソ、ドライエッチによって
導電性膜４を形成した（図８（ｂ））。ここで導電性膜
４の厚さｄ２を１５ｎｍとした。

【０１８０】工程−３次に、素子電極間の導電性膜４をＦＩＢにより局所的に
除去することにより、幅３０ｎｍの導電性膜の膜厚の薄
い部分（亀裂潜像１１）を素子電極間の中央部付近に形
成した（図８（ｃ））。

【０１８１】工程−４次に、この素子を図１５の測定評価装置の真空容器５５
内に設置し、真空容器５５内を真空ポンプにて排気して
約１．３×１０^-4Ｐａの真空度とした後、電源５１より
素子電極２，３間に電圧を印加し、導電性膜４を通電処
理（フォーミング処理）することにより、亀裂潜像１１
部分に電子放出部を形成した（図８（ｄ））。フォーミ
ング処理の電圧波形を図１４（ｃ）に示す。本実施例で
は電圧波形のパルス幅Ｔ１を１ｍ秒、パルス間隔Ｔ２を
１０ｍ秒とし、三角波の波高値（フォーミング時のピー
ク電圧）を漸増させた。

【０１８２】工程−５次に、ロータリーポンプで約１．３×１０^-1Ｐａの真空
度とした真空容器５５内で素子電極２及び３の間に電圧
を印加し、活性化処理をすることにより、活性化処理前
には殆ど０であった素子電流Ｉｆ及び放出電流Ｉｅが著
しく変化して増加するようになり、電子放出部５が形成
された。本実施例の活性化処理では矩形波を用い、電圧
波形のパルス幅を５ｍ秒、パルス間隔を１０ｍ秒とし、
矩形波の波高値（活性化時のピーク電圧）は１４Ｖと
し、活性化処理を３０分間行った。

【０１８３】以上のようにして作製した素子の電子放出
特性を、引き続き上記測定評価装置を用いて測定した。
なお本実施例では、アノード電極５４と電子放出素子間
の距離Ｈを４ｍｍ、アノード電極５４の電位を１ｋＶ、
電子放出特性測定時の真空容器５５内の真空度を１．３
×１０^-4Ｐａとした。本電子放出素子の素子電極２及び
３の間に素子電圧を印加し、その時に流れる素子電流Ｉ
ｆ及び放出電流Ｉｅを測定したところ、図１６に示した
ような電流−電圧特性が得られた。本素子では、素子電
圧７Ｖ程度から急激に放出電流Ｉｅが増加し、素子電圧
１２Ｖでは素子電流Ｉｆが０．８ｍＡ、放出電流Ｉｅが
０．８μＡとなり、電子放出効率η＝Ｉｅ／Ｉｆ（％）
は０．１％であった。

【０１８４】次に、同様な方法で１０素子を作製し、素
子ごとの放出電流のばらつき（△Ｉｅ）を測定したとこ
ろ、△Ｉｅ＝８％であった。

【０１８５】［比較例１］実施例１の工程−３に示した
ＦＩＢによる亀裂潜像１１の形成を行わなかった以外
は、実施例１と全く同様にして電子放出素子を１０個作
製した。かかる１０素子について、実施例１と同様にし
て素子ごとの放出電流のばらつき（△Ｉｅ）を測定した
ところ、△Ｉｅ＝２０％であった。

【０１８６】［実施例２］ジメチルスルホキシド４０重
量％の水溶液を調製し、これに酢酸パラジウムをパラジ
ウム重量濃度０．４％となるように溶解して暗赤色の溶
液を得た後に、この液の一部を別容器にとり減圧して赤
褐色のペーストとなるまで溶媒を蒸発させたものを、バ
ブルジェット方式のインクジェット装置によって、上記
の暗赤色溶液の液滴を付与した後に、８０℃で２分間乾
燥させ、次に３５０℃で１２分間焼成して主として酸化
パラジウムからなる膜厚１５ｎｍの導電性膜４を形成す
る以外は実施例１と同様にして電子放出素子を１０個作
製した。かかる１０素子について、実施例１と同様にし
て素子ごとの放出電流のばらつき（△Ｉｅ）を測定した
ところ、△Ｉｅ＝１２％であった。

【０１８７】［比較例２］実施例１の工程−３に示した
ＦＩＢによる亀裂潜像１１の形成を行わなかった以外
は、実施例２と全く同様にして電子放出素子を１０個作
製した。かかる１０素子について、実施例１と同様にし
て素子ごとの放出電流のばらつき（△Ｉｅ）を測定した
ところ、△Ｉｅ＝２０％であった。

【０１８８】［実施例３］本実施例では、本発明第二の
製造方法を用いて図７に示したような電子放出素子を作
製した例を説明する。

【０１８９】図７（ａ）は本素子の平面図を、図７
（ｂ）は断面図を示している。また、図７（ａ），
（ｂ）中、１は絶縁性基板、２および３は素子に電圧を
印加するための一対の素子電極、５は電子放出部を示
す。なお、図中のＬ１は素子電極間の間隙の幅、Ｗ１は
素子電極の幅を表している。

【０１９０】絶縁性基板１として石英ガラス基板を用
い、これを有機溶剤により充分に洗浄後、基板１上に厚
さ３０ｎｍのＰｔを真空蒸着し素子電極膜を形成した。
次に、素子電極膜をＦＩＢにより局所的に除去してＷ１
＝１５０μｍ、Ｌ１＝１００ｎｍの亀裂領域を形成し素
子電極２，３を形成すると同時に、この亀裂領域内に微
粒子１２を形成した。次に、実施例１と同様にして活性
化処理を行い、電子放出部５を形成した。

【０１９１】以上のようにして作製した素子について、
実施例１と同様にして電流電流−電圧特性を測定したと
ころ、素子電圧７Ｖ程度から急激に放出電流Ｉｅが増加
し、素子電圧１２Ｖでは素子電流Ｉｆが０．８ｍＡ、放
出電流Ｉｅが０．８μＡとなり、電子放出効率η＝Ｉｅ
／Ｉｆ（％）は０．１％であった。

【０１９２】次に、同様な方法で１０素子を作製し、素
子ごとの放出電流のばらつき（△Ｉｅ）を測定したとこ
ろ、△Ｉｅ＝１０％であった。

【０１９３】［実施例４］本実施例では、本発明第三の
製造方法を用いて図３に示したような電子放出素子を作
製した例を説明する。

【０１９４】図３（ａ）は本素子の平面図を、図３
（ｂ）は断面図を示している。また、図１（ａ），
（ｂ）中、１は絶縁性基板、２および３は素子に電圧を
印加するための一対の素子電極、４は導電性膜、５は電
子放出部を示す。なお、図中のＬは素子電極２と素子電
極３の間隔、Ｗ１は素子電極の幅、Ｗ２は導電性膜の幅
を表している。

【０１９５】以下、図３及び図１０を用いて、本実施例
の電子放出素子の作製方法を述べる。尚、本実施例にお
いては、導電性膜４を構成する第１層４ａとしてＷ、第
２層４ｂとしてＰｄを選択している。

【０１９６】工程−（１）清浄化した青板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタ法で形成した基板１上に、素子電極間ギ
ャップとなるべきパターンをホトレジスト（ＲＤ−２０
００Ｎ−４１日立化成社製）形成し、真空蒸着法によ
り厚さ５ｎｍのＴｉ、厚さ３０ｎｍのＰｔを順次堆積し
た。次に、ホトレジストパターンを有機溶剤で溶解し、
Ｐｔ／Ｔｉ堆積膜をリフトオフし、素子電極間隔Ｌ＝１
０μｍ、素子電極幅Ｗ１＝１００μｍの素子電極２，３
を形成した（図１０（ａ））。

【０１９７】工程−（２）次に、導電性膜４の所望のパターンを形成するためのマ
スクをホトレジスト（ＲＤ−２０００Ｎ−４１日立化
成社製）により形成し、その上にまず、真空蒸着法によ
り膜厚５ｎｍのＷ薄膜を堆積し、第１層４ａを形成し
た。さらにその上に、スパッタ蒸着法により膜厚１０ｎ
ｍのＰｄ膜を堆積し、第２層４ｂを形成して、Ｗ／Ｐｄ
積層膜を形成した。その後、ホトレジストパターンを有
機溶剤で溶解し、Ｗ／Ｐｄ積層膜をリフトオフして所望
のパターンを有する導電性膜４を形成した（図１０
（ｂ））。

【０１９８】工程−（３）次に、素子電極間の導電性膜４の中央部を、加速電圧３
０ｋＶ、イオン電流が１００ｐＡで、Ｇａをイオン源と
した集束イオンビームを用いて、局所的に除去し、Ｗ２
＝１００μｍ、Ｌ１’＝１００ｎｍの亀裂を形成した
（図１０（ｄ））。

【０１９９】上記亀裂を、超高分解能電界放出型走査電
子顕微鏡で観察したところ、かかる亀裂の幅のばらつき
は１０％以下であること、亀裂内にＷ微粒子が約５０％
程度の面積占有率で均一に分散されていることが確認さ
れた。

【０２００】工程−（４）次に、この素子を図１５の測定評価装置の真空容器５５
内に設置し、真空容器５５内を真空ポンプにて排気して
２．７×１０^-3Ｐａの真空度とした後、電源５１より素
子電極２，３間に電圧を印加し、活性化処理を行った。
その結果、活性化処理前には殆ど０であった素子電流Ｉ
ｆ及び放出電流が著しく変化して増加した（図１０
（ｅ））。

【０２０１】活性化処理の電圧波形を図１４（ｂ）に示
す。図１４（ｂ）中、Ｔ１及びＴ２は電圧波形のパルス
幅とパルス間隔であり、本実施例ではＴ１を５ｍ秒、Ｔ
２を５０ｍ秒とし、矩形波の波高値（活性化時のピーク
電圧）を１４Ｖとして行った。活性化処理に要した時間
は、３０分であった。

【０２０２】以上のようにして作製した素子について、
実施例１と同様にして電流電流−電圧特性を測定したと
ころ、素子電圧１０Ｖ程度から急激に放出電流Ｉｅが増
加し、素子電圧１４Ｖでは素子電流Ｉｆが０．５ｍＡ、
放出電流Ｉｅが０．４５μＡとなり、電子放出効率η＝
Ｉｅ／Ｉｆ（％）は０．０９％であった。

【０２０３】次に、同様な方法で１０個の素子を作製
し、素子ごとの放出電流のばらつき（△Ｉｅ）を測定し
たところ、△Ｉｅ＝９％であった。

【０２０４】本実施例によると、導電性膜４がスパッタ
率の異なる２層によって構成されており、下層にスパッ
タ率の小さなＷの微粒子膜が存在していたことで、ＦＩ
Ｂのスパッタレートが場所によって変化し、最終的には
微粒子が内部に分散された亀裂領域が形成されたので、
活性化処理に要する時間が短縮されており、なおかつ放
出電流のバラツキが少ない素子が得られたものと考えら
れる。

【０２０５】［実施例５］本実施例では、本発明第四の
製造方法を用いて図４に示したような電子放出素子を作
製した例を説明する。

【０２０６】図４（ａ）は本素子の平面図を、図４
（ｂ）は断面図を示している。また、図４（ａ），
（ｂ）中、１は絶縁性基板、２および３は素子に電圧を
印加するための一対の素子電極、４は導電性膜、５は電
子放出部を示す。なお、図中のＬは素子電極２と素子電
極３の間隔、Ｗ１は素子電極の幅、ｄ１は素子電極の厚
さ、Ｗ２は導電性膜の幅、ｄ２は導電性膜の厚さを表し
ている。

【０２０７】以下、図４及び図１１を用いて、本実施例
の電子放出素子の作製方法を説明する。

【０２０８】工程−１絶縁性基板１として石英ガラス基板を用い、これを有機
溶剤によって充分に洗浄した後、フォトリソグラフィー
技術により該基板上に素子電極２，３を作成した。素子
電極の材質はＴｉ及びＰｔで、基板との境界に５ｎｍの
Ｔｉが作成され、その上に３０ｎｍのＰｔが堆積されて
いる。これらはスパッタ蒸着によって形成されたもので
ある。尚、素子電極間隔Ｌは１０μｍ、素子電極の幅Ｗ
１は５００μｍである（図１１（ａ））。

【０２０９】工程−２導電性膜の所望のパターンを形成するためのマスクをホ
トレジスト（ＲＤ−２０００Ｎ−４１：日立化成社製）
により形成し、その上にスパッタ蒸着法により厚さ５ｎ
ｍのＰｔ膜を堆積させた後、リフトオフによって所望の
パターンを有する導電性膜４を形成した。尚、導電性膜
４の幅Ｗ２は３００μｍである（図１１（ｂ））。

【０２１０】工程−３素子電極間の導電性膜４の中央部をＦＩＢにより局所的
に除去して、幅Ｌ１’＝５０ｎｍの狭間隙１３を作成し
た（図１１（ｃ））。ＦＩＢ加工の条件は、イオン種と
してガリウムイオンを用い、加速電圧３０ｋＶ、イオン
ビーム照射角度９０度で行ない、イオン電流が約３ｐＡ
となるようにビームを調整した。作成された狭間隙１３
の幅Ｌ１’のばらつきは１０％以下であることは、同時
に作成した素子を超高分解能電界放出型走査電子顕微鏡
で確認した。また、この条件において形成される膜厚の
厚い段差部１４の高さ及び幅を見積るために原子間力顕
微鏡による観察を行なった結果、高さは平均で膜面から
約５ｎｍ、幅は平均で約３０ｎｍであった。

【０２１１】工程−４狭間隙１３を形成した後の導電性膜４に対して、狭間隙
１３の長さ方向に直角で且つ基板面に対して３０度の角
度からＰｔを蒸着し、狭間隙１３、導電性膜４上、及び
素子電極２，３上に蒸着膜１６を形成した（図１１
（ｄ））。蒸着膜１６の膜厚は３ｎｍとした。この工程
の後でも素子電極間の抵抗は十分大きいことが確認され
た。また、蒸着膜１６を形成した後の狭間隙の幅Ｌ１は
約１８ｎｍに減少していることが超高分解能電界放出型
走査電子顕微鏡による観察で確認された。

【０２１２】工程−５この素子を図１５の測定評価装置の真空容器５５内に設
置し、１．３×１０^-3Ｐａのアセトン雰囲気下で、電源
５１より両素子電極間に電圧を印加し活性化処理を行
い、電子放出部５を形成した（図１１（ｅ））。ここで
用いた電圧波形は±１４Ｖの矩形パルスで、矩形パルス
の幅は０．１ｍ秒、パルス間隔は１０ｍ秒とし、１パル
ス毎にパルスの極性を逆転させて４０分間連続印加を行
った。活性化処理の過程における素子電流Ｉｆと放出電
流Ｉｅの変化に関する結果を図２３に示す。図２３に示
されるように、素子電流Ｉｆと放出電流Ｉｅはともに一
定の値に達している。

【０２１３】斜方蒸着によって蒸着膜１６を形成したこ
とによる狭間隙１３の幅の減少の効果を調べるため、比
較用の素子として、ＦＩＢにより狭間隙１３を作成した
のみの（蒸着膜１６の形成を行わない）素子を用意し、
同様に活性化を行なった。この結果、本比較用素子は活
性化の進行は非常に遅く、素子電流Ｉｆ、及び放出電流
Ｉｅがほぼ一定の値になるまでには約４時間程度が必要
であった。

【０２１４】工程−６続いて、真空容器５５内を、イオンポンプ、ターボモレ
キュラーポンプ、及びスクロールポンプを用いて排気す
ると共に、真空容器全体を１５０℃で８時間加熱し、有
機物を除去する安定化工程を施した。真空容器５５内の
最終的な真空度は１．３×１０^-6Ｐａであった。

【０２１５】安定化工程を施した素子について、引き続
き上記真空容器内で電子放出特性を測定した。本実施例
では、アノード電極５４と電子放出素子の距離Ｈを４ｍ
ｍ、アノード電極の電位を１ｋＶとした。

【０２１６】電子放出特性の測定は、２つの素子電極間
に素子電圧Ｖｆを印加し、その際に流れる素子電流Ｉ
ｆ、及び放出電流Ｉｅを測定して行なった。測定の結
果、素子電圧Ｖｆ＝１４Ｖにおいては、素子電流Ｉｆが
１．３ｍＡ、放出電流Ｉｅが１．６μＡとなり、電子放
出効率η＝Ｉｅ／Ｉｆ（％）は０．１２％であった。

【０２１７】同様な素子を１０素子作成し、同じ条件で
活性化、安定化を行なった後、それぞれの電子放出特性
を測定して、素子毎の放出電流のばらつき（△Ｉｅ）を
測定したところ、△Ｉｅ＝９％であった。

【０２１８】［実施例６］本実施例では、本発明第四の
製造方法を用いて図４に示したような電子放出素子を作
製した別の例を説明する。以下、図４及び図１１を用い
て、本実施例の電子放出素子の作製方法を説明する。

【０２１９】工程−１実施例５の工程−１と全く同様にして基板１上に素子電
極２，３を形成した（図１１（ａ））。

【０２２０】工程−２導電性膜の所望のパターンを形成するためのマスクをホ
トレジスト（ＲＤ−２０００Ｎ−４１：日立化成社製）
により形成し、その上にスパッタ蒸着法により厚さ５ｎ
ｍのＰｄ膜を堆積させた後、リフトオフによって所望の
パターンを有する導電性膜４を形成した。尚、導電性膜
４の幅Ｗ２は３００μｍである（図１１（ｂ））。

【０２２１】工程−３素子電極間の導電性膜４の中央部をＦＩＢにより局所的
に除去して、幅Ｌ１’＝５０ｎｍの狭間隙１３を作成し
た（図１１（ｃ））。ＦＩＢ加工の条件は、イオン種と
してガリウムイオンを用い、加速電圧２５ｋＶ、イオン
ビーム照射角度９０度で行ない、イオン電流が約４ｐＡ
となるようにビームを調整した。作成された狭間隙１３
の幅Ｌ１’のばらつきは１０％以下であり、素子電極間
距離Ｌが一定であることは、同時に作成した素子を超高
分解能電界放出型走査電子顕微鏡で確認した。また、こ
の条件において形成される膜厚の厚い段差部１４の高さ
及び幅を見積るために原子間力顕微鏡による観察を行な
った結果、高さは平均で膜面から約５ｎｍ、幅は平均で
約３０ｎｍであった。

【０２２２】工程−４狭間隙１３を形成した後の導電性膜４に対して、狭間隙
１３の長さ方向に直角で且つ基板面に対して３０度の角
度から炭素を蒸着し、狭間隙１３、導電性膜４上、及び
素子電極２，３上に蒸着膜１６を形成した（図１１
（ｄ））。蒸着膜１６の膜厚は３ｎｍとした。この工程
の後でも素子電極間は抵抗が十分大きいことが確認され
た。また、蒸着膜１６を形成した後の狭間隙の幅Ｌ１は
約２０ｎｍに減少していることが超高分解能電界放出型
走査電子顕微鏡による観察で確認された。

【０２２３】工程−５この素子を図１５の測定評価装置の真空容器５５内に設
置し、実施例５と同じ１．３×１０^-3Ｐａのアセトン雰
囲気下で、実施例５の場合と同じ条件で活性化処理を行
なった。活性化に伴って素子電流Ｉｆ、放出電流Ｉｅの
著しい増大が観測された。素子電流Ｉｆ、放出電流Ｉｅ
ともに約４０分間でほぼ一定値に達した。一定値に達し
た後の素子電流Ｉｆ、放出電流Ｉｅは、それぞれ約１．
０ｍＡ、１．１μＡであった。

【０２２４】工程−６続いて、実施例５と全く同様にして安定化工程を施し
た。

【０２２５】同様な素子を１０素子作成し、同じ条件で
活性化、安定化を行なった後、それぞれの電子放出特性
を測定して、素子毎の放出電流のばらつき（△Ｉｅ）を
測定したところ、△Ｉｅ＝１０％であった。

【０２２６】［実施例７］本実施例では、本発明第五の
製造方法を用いて図５に示したような電子放出素子を作
製した例を説明する。

【０２２７】図５（ａ）は本素子の平面図を、図５
（ｂ）は断面図を示している。また、図５（ａ），
（ｂ）中、１は絶縁性基板、２および３は素子に電圧を
印加するための一対の素子電極、６は金属酸化物からな
る高抵抗膜、５は電子放出部を示す。なお、図中のＬ１
は素子電極２と素子電極３の間隔、Ｗ１は素子電極の
幅、Ｗ２は導電性膜の幅を表している。

【０２２８】以下、図５及び図１２を用いて、本実施例
の電子放出素子の作製方法を説明する。

【０２２９】工程−１絶縁性基板１として石英ガラス基板を用い、これを有機
溶剤によって十分に洗浄後、該基板１上に、フォトリソ
グラフィー技術によりレジストマスクを作成し、その後
素子電極材料としてのＴｉ，Ｐｔをこの順序でスパッタ
蒸着法により堆積した。Ｔｉ及びＰｔの堆積膜厚はそれ
ぞれ５ｎｍ及び３０ｎｍである。その後、リフトオフ法
により幅Ｗ１＝３００μｍの電極膜１７を形成した（図
１２（ａ））。

【０２３０】工程−２次に、ＦＩＢ加工技術により、電極膜１７に狭間隙１８
を形成した。これによって、素子電極２，３が形成され
る（図１２（ｂ））。該狭間隙１８の幅、、すなわち素
子電極間隔Ｌ１は１００ｎｍとした。

【０２３１】工程−３続いて、高抵抗膜６として、素子電極２，３を跨ぐよう
に酸化Ｎｉ薄膜を形成した（図１２（ｃ））。具体的に
は、フォトリソグラフィー技術によりレジストマスクを
作成し、その上に、抵抗加熱蒸着法によりＮｉを１０ｎ
ｍ堆積した。続いて、リフトオフ法により、２００μｍ
角のＮｉ薄膜パターンを形成した。その後、この素子を
電気炉により、大気雰囲気中４００℃で３０分加熱し
て、Ｎｉ薄膜を酸化Ｎｉ薄膜とした。

【０２３２】工程−４この素子を図１５の測定評価装置の真空容器５５内に設
置し、実施例１の工程−４と同様にしてフォーミング処
理を行い、狭間隙１８に沿って電子放出部５を形成した
（図１２（ｄ））。

【０２３３】工程−５続いて、実施例１の工程−５と同様にして活性化処理を
行い、電子放出部５に炭素及び炭素化合物を堆積させ
た。

【０２３４】以上のようにして作製した素子の電子放出
特性を、引き続き上記測定評価装置を用いて測定した。
なお本実施例では、アノード電極５４と電子放出素子間
の距離Ｈを４ｍｍ、アノード電極５４の電位を１ｋＶ、
電子放出特性測定時の真空容器５５内の真空度を１．３
×１０^-4Ｐａとした。本電子放出素子の素子電極２及び
３の間に素子電圧を印加し、その時に流れる素子電流Ｉ
ｆ及び放出電流Ｉｅを測定したところ、図１６に示した
ような電流−電圧特性が得られた。本素子では、素子電
圧７Ｖ程度から急激に放出電流Ｉｅが増大し、素子電圧
１４Ｖでは素子電流Ｉｆが０．７ｍＡ、放出電流Ｉｅが
１．１μＡとなり、電子放出効率η＝Ｉｅ／Ｉｆ（％）
は０．１６％であった。

【０２３５】次に、同様な方法で１０素子を作製し、素
子毎の放出電流Ｉｅのばらつき（△Ｉｅ）を測定したと
ころ、△Ｉｅ＝９％であった。

【０２３６】［実施例８］本実施例では、本発明第六の
製造方法を用いて図６に示したような電子放出素子を作
製した例を説明する。

【０２３７】図６（ａ）は本素子の平面図を、図６
（ｂ）は断面図を示している。また、図６（ａ），
（ｂ）中、１は絶縁性基板、２および３は素子に電圧を
印加するための一対の素子電極、５は電子放出部を示
す。なお、図中のＬ１は素子電極２と素子電極３の間
隔、Ｗ１は素子電極の幅を表している。

【０２３８】以下、図６及び図１３を用いて、本実施例
の電子放出素子の作製方法を説明する。

【０２３９】工程−１絶縁性基板１として石英ガラス基板を用い、これを有機
溶剤によって十分に洗浄後、該基板１上に、フォトリソ
グラフィー技術によりレジストマスクを作成し、その後
素子電極材料としてのＮｉを抵抗加熱蒸着法により堆積
した。Ｎｉの堆積膜厚は１０ｎｍである。その後、リフ
トオフ法により、幅Ｗ１＝３００μｍのＮｉ電極膜１９
を形成した（図１３（ａ））。

【０２４０】工程−２次に、レーザービーム照射によって、Ｎｉ電極膜１９を
局所的に加熱酸化して、酸化Ｎｉの線状の領域（潜像２
０）を形成した。これによって、Ｎｉ電極膜が分割さ
れ、素子電極２，３が形成された。（図１３（ｂ））。
この時使用したレーザーは、アルゴンイオンレーザーで
波長：５１４５ｎｍ、出力：１０ｍＷ、照射レーザース
ポット径：約１μｍであった。基板１を１００μｍ／ｓ
ｅｃで移動させながら基板上のＮｉ電極膜１９にレーザ
ーを照射することにより、幅Ｌ１＝３００ｎｍ、長さ３
００μｍのＮｉＯ領域が形成された。

【０２４１】工程−３この素子を図１５の測定評価装置の真空容器５５内に設
置し、実施例１の工程−４と同様にしてフォーミング処
理を行い、潜像２０に沿って電子放出部５を形成した
（図１３（ｃ））。

【０２４２】工程−４続いて、実施例１の工程−５と同様にして活性化処理を
行い、電子放出部５に炭素及び炭素化合物を堆積させ
た。

【０２４３】以上のようにして作製した素子の電子放出
特性を、実施例７と同様な方法で測定したところ、素子
電圧１４Ｖでは素子電流Ｉｆが１．０ｍＡ、放出電流Ｉ
ｅが１．８μＡとなり、電子放出効率η＝Ｉｅ／Ｉｆ
（％）は０．１８％であった。次に、同様な方法で１０
素子を作製し、素子毎の放出電流Ｉｅのばらつき（△Ｉ
ｅ）を測定したところ、△Ｉｅ＝８％であった。

【０２４４】本実施例によれば、電子放出素子の製造工
程が大幅に簡略化されると共に、特性の均一な多数の素
子を容易に製作することが可能となる。

【０２４５】［比較例３］実施例８の工程−２に示した
レーザービームの照射による潜像２０を形成しなかった
以外は、実施例８と同様にして電子放出素子を１０個作
製した。この１０個の素子の電子放出特性を測定して、
素子毎の放出電流のばらつき（△Ｉｅ）を測定したとこ
ろ、△Ｉｅ＝３５％であった。

【０２４６】［実施例９］本実施例は、図１７に示した
様に単純マトリクス配線した電子源基板を用いて、図１
８に示した様な画像形成装置を作製した例である。本実
施例では、実施例７で用いたのと同じ構成の電子放出素
子（図５参照）を複数配置して電子源基板７１を作成し
た。素子の数は、Ｘ方向、Ｙ方向とも１００個である。

【０２４７】複数の素子電極２，３、電極膜１７（図１
２参照）、及びマトリクス状配線を形成した電子源基板
７１上の各素子に対して、まず、実施例７に示した工程
−２と同じ条件で電極膜１７に対してＦＩＢ技術により
狭間隙１８を形成した。続いて、実施例７に示した工程
−３と同様にして、各対の素子電極２，３を跨ぐように
酸化Ｎｉ薄膜を形成した。

【０２４８】続いて、実施例７に示した工程−４及び工
程−５と同様にして、フォーミング処理及び活性化処理
を施し、電子源基板７１とした。

【０２４９】この電子源基板７１に、図１８に示すよう
にリアプレート８１、支持枠８２、フェースプレート８
６を接続し、加熱による安定化処理の後真空封止して、
図１８の概念図に従う画像形成装置を作製した。

【０２５０】以上のように作製した本発明の画像形成装
置において、各電子放出素子には容器外端子Ｄｘ１ない
しＤｘ１００、及びＤｙ１ないしＤｙ１００を通じ、走
査信号及び変調信号を不図示の信号発生手段によってそ
れぞれ印加して電子放出させ、高圧端子８７を通じてメ
タルバック８５に３ｋＶの高圧を印加して電子ビームを
加速し、蛍光膜８４に衝突させ、励起、発光させること
で画像を表示した。本発明の画像形成装置では、面内で
の輝度ムラが少なく、高品位な画像を表示することがで
きた。

【０２５１】本実施例では実施例７の手法を応用した
が、実施例１〜実施例８のいずれの手法を応用しても同
様に良好な画像形成装置が得られる。

【０２５２】

【発明の効果】以上説明したように、本発明の電子放出
素子の製造方法によれば、電子放出部の位置及び形状を
制御することができ、良好な電子放出特性を有する電子
放出素子を再現性良く実現し得る。

【０２５３】また、本発明の電子放出素子の製造方法
は、ＦＩＢ等の微細加工技術を応用して潜像若しくは亀
裂を形成するものであるため、従来の通電処理や熱処理
によるフォーミングでは電子放出部形成が困難であった
高融点物質を電子放出部形成用薄膜の材料に用いること
ができると共に、より膜厚の大きい電子放出部形成用薄
膜を用いることもでき、より安定な特性を有する電子放
出素子が実現される。

【０２５４】また、本発明による電子放出素子を複数用
いて構成した電子源・画像形成装置においては、均一な
電子ビームが得られ、輝度のばらつきの無い高品位な画
像表示を実現し得る。

【図面の簡単な説明】

【図１】本発明第一の製造方法による電子放出素子の一
例を模式的に示した図である。

【図２】本発明第二の製造方法による電子放出素子の一
例を模式的に示した図である。

【図３】本発明第三の製造方法による電子放出素子の一
例を模式的に示した図である。

【図４】本発明第四の製造方法による電子放出素子の一
例を模式的に示した図である。

【図５】本発明第五の製造方法による電子放出素子の一
例を模式的に示した図である。

【図６】本発明第六の製造方法による電子放出素子の一
例を模式的に示した図である。

【図７】本発明第二の製造方法による電子放出素子の別
の例を模式的に示した図である。

【図８】図１の電子放出素子の製造方法の一例を説明す
るための図である。

【図９】図２の電子放出素子の製造方法の一例を説明す
るための図である。

【図１０】図３の電子放出素子の製造方法の一例を説明
するための図である。

【図１１】図４の電子放出素子の製造方法の一例を説明
するための図である。

【図１２】図５の電子放出素子の製造方法の一例を説明
するための図である。

【図１３】図６の電子放出素子の製造方法の一例を説明
するための図である。

【図１４】本発明の電子放出素子の製造に際して採用で
きる通電フォーミング処理における電圧波形の一例を示
す模式図である。

【図１５】本発明の電子放出素子の製造に用いることの
できる真空処理装置（測定評価装置）の一例を示す概略
構成図である。

【図１６】本発明の表面伝導型電子放出素子の放出電流
Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆの関係の典型的
な例を示す図である。

【図１７】本発明の適用可能な単純マトリクス配置の電
子源の一例を示す模式図である。

【図１８】本発明の適用可能な画像形成装置の表示パネ
ルの一例を示す模式図である。

【図１９】表示パネルにおける蛍光膜の一例を示す模式
図である。

【図２０】画像形成装置にＮＴＳＣ方式のテレビ信号に
応じて表示を行うための駆動回路の一例を示すブロック
図である。

【図２１】本発明の適用可能な梯子型配置の電子源の一
例を示す模式図である。

【図２２】本発明の適用可能な画像形成装置の表示パネ
ルの一例を示す模式図である。

【図２３】本発明の実施例５で作製した電子放出素子
の、活性化に伴う素子電流Ｉｆ，放出電流Ｉｅの変化を
説明するための図である。

【図２４】従来例の表面伝導型電子放出素子の平面図で
ある。

【符号の説明】

１基板２，３素子電極４導電性膜４ａ導電性膜を構成する第１層４ｂ導電性膜を構成する第２層５電子放出部６高抵抗膜１１潜像１２微粒子１３狭間隙１４段差部１５蒸着方向１６蒸着膜１７電極膜１８狭間隙１９金属電極膜２０潜像５０素子電流Ｉｆを測定するための電流計５１電子放出素子に素子電圧Ｖｆを印加するための電
源５２電子放出部５より放出される放出電流Ｉｅを測定
するための電流計５３アノード電極５４に電圧を印加するための高圧電
源５４電子放出部５より放出される電子を捕捉するため
のアノード電極５５真空容器５６排気ポンプ７１電子源基板７２Ｘ方向配線７３Ｙ方向配線７４電子放出素子７５結線８１リアプレート８２支持枠８３ガラス基板８４蛍光膜８５メタルバック８６フェースプレート８７高圧端子８８外囲器９１黒色導電材９２蛍光体１０１表示パネル１０２走査回路１０３制御回路１０４シフトレジスタ１０５ラインメモリ１０６同期信号分離回路１０７変調信号発生器１１０電子源基板１１１電子放出素子１１２電子放出素子を配線するための共通配線１２０グリッド電極１２１電子が通過するための開口

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成８年８月２日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図２５】従来例の表面伝導型電子放出素子の模式図で
ある。

【符号の説明】１基板２，３素子電極４導電性膜４ａ導電性膜を構成する第１層４ｂ導電性膜を構成する第２層５電子放出部６高抵抗膜１１亀裂潜像１２微粒子１３狭間隙部１４段差部１５蒸着方向１６蒸着膜１７電極膜１８狭間隙部１９金属電極膜２０亀裂潜像５０素子電流Ｉｆを測定するための電流計５１電子放出素子に素子電圧Ｖｆを印加するための電
源５２電子放出部５より放出される放出電流Ｉｅを測定
するための電流計５３アノード電極５４に電圧を印加するための高圧電
源５４電子放出部５より放出される電子を捕捉するため
のアノード電極５５真空容器５６排気ポンプ７１電子源基板７２Ｘ方向配線７３Ｙ方向配線７４表面伝導型電子放出素子７５結線８１リアプレート８２支持枠８３ガラス基板８４蛍光膜８５メタルバック８６フェースプレート８７高圧端子８８外囲器９１黒色導電材９２蛍光体１０１表示パネル１０２走査回路１０３制御回路１０４シフトレジスタ１０５ラインメモリ１０６同期信号分離回路１０７変調信号発生器１１０電子源基板１１１電子放出素子１１２電子放出素子を配線するための共通配線１２０グリッド電極１２１電子が通過するための開口

───────────────────────────────────────────────────── フロントページの続き (72)発明者宮田浩克東京都大田区下丸子３丁目30番２号キヤノン株式会社内

Claims

【特許請求の範囲】

【請求項１】電極間に、電子放出部を有する導電性膜
を備える電子放出素子の製造方法において、導電性膜に、微細加工技術によって局所的に膜厚の薄い
亀裂潜像を形成する工程と、該亀裂潜像を現像して電子放出部を形成するフォーミン
グ工程と、有機物質を含む雰囲気下で電極間に電圧を印加する活性
化工程と、を含むことを特徴とする電子放出素子の製造方法。
【請求項２】電極間に、電子放出部を有する導電性膜
を備える電子放出素子の製造方法において、イオンビームエッチングによる微細加工技術によって、
導電性膜に亀裂を形成すると同時に、該亀裂領域内に該
導電性膜の材料を主成分とする微粒子を分散した状態で
形成する工程と、有機物質を含む雰囲気下で電極間に電圧を印加する活性
化工程と、を含むことを特徴とする電子放出素子の製造
方法。
【請求項３】前記導電性膜の材料は、多結晶体である
ことを特徴とする請求項２に記載の電子放出素子の製造
方法。
【請求項４】電極間に、電子放出部を有する導電性膜
を備える電子放出素子の製造方法において、電子放出部を有する導電性膜を形成する工程は、基板上に、スパッタ率の異なる２種類の材料を積層して
２層構造を有する導電性膜を形成する工程と、イオンビームエッチングによる微細加工技術によって、
該導電性膜に亀裂を形成すると同時に、該亀裂領域内に
該導電性膜の材料を主成分とする微粒子を分散した状態
で形成する工程と、有機物質を含む雰囲気下で電極間に電圧を印加する活性
化工程と、を含むことを特徴とする電子放出素子の製造方法。
【請求項５】前記２層構造を有する導電性膜を形成す
るに際し、基板上に第１層を形成した後、該第１層の材
料よりもスパッタ率の大きい材料からなる第２層を形成
し、前記微細加工技術によって、前記亀裂領域内に該第
１層の材料を主成分とする微粒子を分散することを特徴
とする請求項４に記載の電子放出素子の製造方法。
【請求項６】電極間に、電子放出部を有する導電性膜
を備える電子放出素子の製造方法において、電子放出部を有する導電性膜を形成する工程は、基板上に形成した導電性膜に、微細加工技術によって狭
間隙を形成する工程と、該狭間隙の長手方向に直交する方向から、導電性物質を
基板上に斜方蒸着する工程と、有機物質を含む雰囲気下で電極間に電圧を印加する活性
化工程と、を含むことを特徴とする電子放出素子の製造
方法。
【請求項７】対向する電極間に、電子放出部を有する
電子放出素子の製造方法において、電極膜に微細加工技術によって狭間隙を形成し、該狭間
隙を介して対向する電極を形成する工程と、少なくとも該狭間隙部に、金属酸化物を主成分とする高
抵抗膜を形成することにより潜像を形成する工程と、該潜像を現像して電子放出部を形成するフォーミング工
程と、有機物質を含む雰囲気下で該電極間に電圧を印加する活
性化工程と、を含むことを特徴とする電子放出素子の製
造方法。
【請求項８】対向する電極間に、電子放出部を有する
電子放出素子の製造方法において、微細加工技術によって、金属電極膜に、局所的に酸化さ
れた金属酸化物からなる潜像を形成する工程と、該潜像を現像して電子放出部を形成するフォーミング工
程と、対向する電極間に、有機物質を含む雰囲気下で電圧を印
加する活性化工程と、を含むことを特徴とする電子放出
素子の製造方法。
【請求項９】前記金属酸化物は、酸化ニッケルである
ことを特徴とする請求項７又は８に記載の電子放出素子
の製造方法。
【請求項１０】前記微細加工技術は、集束イオンビー
ム技術、もしくは、レーザー加工技術であることを特徴
とする請求項１〜９のいずれかに記載の電子放出素子の
製造方法。
【請求項１１】請求項１〜１０のいずれかに記載の方
法にて製造されたことを特徴とする電子放出素子。
【請求項１２】前記電子放出部に、炭素を主成分とす
る堆積物が形成されていることを特徴とする請求項１１
に記載の電子放出素子。
【請求項１３】前記炭素を主成分とする堆積物が、グ
ラファイト或はアモルファスカーボン或はそれらの混合
物からなることを特徴とする請求項１２に記載の電子放
出素子。
【請求項１４】基体上に、複数の電子放出素子が配列
された電子源の製造方法において、前記電子放出素子
を、請求項１〜１０のいずれかに記載の方法にて製造す
ることを特徴とする電子源の製造方法。
【請求項１５】基体上に、複数の電子放出素子が配列
された電子源において、前記電子放出素子が、請求項１
１〜１３のいずれかに記載の電子放出素子であることを
特徴とする電子源。
【請求項１６】前記複数の電子放出素子が、マトリク
ス状に配線されていることを特徴とする請求項１５に記
載の電子源。
【請求項１７】前記複数の電子放出素子が、梯子状に
配線されていることを特徴とする請求項１５に記載の電
子源。
【請求項１８】基体上に、複数の電子放出素子が配列
された電子源と、該電子源から放出される電子線の照射
により画像を形成する画像形成部材とを有する画像形成
装置の製造方法において、前記電子源を、請求項１４に
記載の方法にて製造することを特徴とする画像形成装置
の製造方法。
【請求項１９】基体上に、複数の電子放出素子が配列
された電子源と、該電子源から放出される電子線の照射
により画像を形成する画像形成部材とを有する画像形成
装置において、前記電子源が、請求項１５〜１７のいず
れかに記載の電子源であることを特徴とする画像形成装
置。