JPH10341179A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH10341179A JPH10341179A JP10128121A JP12812198A JPH10341179A JP H10341179 A JPH10341179 A JP H10341179A JP 10128121 A JP10128121 A JP 10128121A JP 12812198 A JP12812198 A JP 12812198A JP H10341179 A JPH10341179 A JP H10341179A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- frequency synthesizer
- phase
- ddfs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920005994 diacetyl cellulose Polymers 0.000 description 9
- 238000001228 spectrum Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000013598 vector Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
- G06F1/0342—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers for generating simultaneously two or more related waveforms, e.g. with different phase angles only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
Abstract
(57)【要約】
【課題】 低予算で大量生産が可能であり、特に局部発
振器およびその他の類似するアプリケーションに適する
周波数シンセサイザを提供する。 【解決手段】 周波数シンセサイザは、直接デジタル周
波数シンセサイザ（ＤＤＦＳ）１を有し、ＤＤＦＳ１
は、ＤＡＣ１２、１３、およびバランスミキサ２により
同位相および直角位相の正弦波信号を当面の周波数にお
いて与える。バランスミキサ２は、キャリア周波数を有
し、ＤＤＦＳ１により提供される出力信号を２回与え、
またレベル削減されたスプリオス信号を与える。所望の
周波数を有する信号は、所望の周波数の半分において正
弦波出力信号を生成するようにＤＤＦＳ１を制御するこ
とで生成される。該構成において得られるレベル削減さ
れたスプリオス信号は、例えば局部発振器アプリケーシ
ョン等に適応される、より改善された信号を可能とす
る。
振器およびその他の類似するアプリケーションに適する
周波数シンセサイザを提供する。 【解決手段】 周波数シンセサイザは、直接デジタル周
波数シンセサイザ（ＤＤＦＳ）１を有し、ＤＤＦＳ１
は、ＤＡＣ１２、１３、およびバランスミキサ２により
同位相および直角位相の正弦波信号を当面の周波数にお
いて与える。バランスミキサ２は、キャリア周波数を有
し、ＤＤＦＳ１により提供される出力信号を２回与え、
またレベル削減されたスプリオス信号を与える。所望の
周波数を有する信号は、所望の周波数の半分において正
弦波出力信号を生成するようにＤＤＦＳ１を制御するこ
とで生成される。該構成において得られるレベル削減さ
れたスプリオス信号は、例えば局部発振器アプリケーシ
ョン等に適応される、より改善された信号を可能とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は周波数シンセサイザ
に関し、特に直接デジタル周波数シンセサイザを適用す
る周波数シンセサイザに関する。
に関し、特に直接デジタル周波数シンセサイザを適用す
る周波数シンセサイザに関する。
【０００２】
【従来の技術】直接デジタル合成（ＤＤＳ）は確立され
た回路技術であり、広域周波数領域もしくは非常に高速
の周波数ホッピングが必要とされるアプリケーションに
おける周波数シンセサイザにおいて適用される。このよ
うな技術を適用するシンセサイザとしてＧＥＣ Plessey
Semiconductors によって製造されるＳＰ２００２ ４
００ＭＨｚ直接デジタル周波数シンセサイザ（ＤＤＦ
Ｓ）がある。このシンセサイザチップは、適用されるク
ロック周波数およびバイナリーワードに左右される周波
数において、方形同位相出力信号、三角形同位相出力信
号、正弦波同位相出力信号および方形直角位相出力信
号、三角形直角位相出力信号、正弦波直角位相出力信号
を生成することができる。しかしこのような周波数シン
セサイザの出力におけるスプリオス信号のレベルは、実
質的に、例えば無線受信器内の局部発振器として利用さ
れるには高すぎる場合がある。
た回路技術であり、広域周波数領域もしくは非常に高速
の周波数ホッピングが必要とされるアプリケーションに
おける周波数シンセサイザにおいて適用される。このよ
うな技術を適用するシンセサイザとしてＧＥＣ Plessey
Semiconductors によって製造されるＳＰ２００２ ４
００ＭＨｚ直接デジタル周波数シンセサイザ（ＤＤＦ
Ｓ）がある。このシンセサイザチップは、適用されるク
ロック周波数およびバイナリーワードに左右される周波
数において、方形同位相出力信号、三角形同位相出力信
号、正弦波同位相出力信号および方形直角位相出力信
号、三角形直角位相出力信号、正弦波直角位相出力信号
を生成することができる。しかしこのような周波数シン
セサイザの出力におけるスプリオス信号のレベルは、実
質的に、例えば無線受信器内の局部発振器として利用さ
れるには高すぎる場合がある。
【０００３】
【発明が解決しようとする課題】必要とされないスプリ
オス信号またスパーは、振幅関連項および位相関連項に
おいて発生し、ベクトルとして考えることができるが、
従来のスペクトラム分析器ディスプレイにおいては、分
析することができない。このように、位相関連スパーは
キャリアに対して直角であり、振幅関連スパーはキャリ
アに対して同位相もしくは、逆位相である。出力スペク
トラムにおけるスパーのサイズ、数量および位置は、Ｒ
ＯＭルックアップテーブルのサイズ、ＤＡＣの非線形、
位相累積器打ち切り量およびＤＤＦＳの周波数選択コマ
ンドに関連している。このような効果に対する議論並び
にこれら効果を部分的に解消するための改善案が、第４
１回ＩＥＥＥ周波数制御アニュアルシンポジウムの発行
議事録にある H.T. Nicholasおよび H. Samueli による
論文、「位相累積器打ち切りの下での直接デジタル周波
数合成の出力スペクトラムの分析」（４９５〜５０２
頁）において確認することができる。
オス信号またスパーは、振幅関連項および位相関連項に
おいて発生し、ベクトルとして考えることができるが、
従来のスペクトラム分析器ディスプレイにおいては、分
析することができない。このように、位相関連スパーは
キャリアに対して直角であり、振幅関連スパーはキャリ
アに対して同位相もしくは、逆位相である。出力スペク
トラムにおけるスパーのサイズ、数量および位置は、Ｒ
ＯＭルックアップテーブルのサイズ、ＤＡＣの非線形、
位相累積器打ち切り量およびＤＤＦＳの周波数選択コマ
ンドに関連している。このような効果に対する議論並び
にこれら効果を部分的に解消するための改善案が、第４
１回ＩＥＥＥ周波数制御アニュアルシンポジウムの発行
議事録にある H.T. Nicholasおよび H. Samueli による
論文、「位相累積器打ち切りの下での直接デジタル周波
数合成の出力スペクトラムの分析」（４９５〜５０２
頁）において確認することができる。
【０００４】これらスプリオス信号を排除するため、幾
つかの技術が他にも存在するが、これらは、ＤＤＦＳの
特性を低下させるものである。従ってＤＤＦＳの主要な
アプリケーションは、スプリオス信号の許容が可能であ
るか、もしくは例えば位相クロックループによるフィル
タリングが可能であるＤＤＦＳに限定されてしまう。
つかの技術が他にも存在するが、これらは、ＤＤＦＳの
特性を低下させるものである。従ってＤＤＦＳの主要な
アプリケーションは、スプリオス信号の許容が可能であ
るか、もしくは例えば位相クロックループによるフィル
タリングが可能であるＤＤＦＳに限定されてしまう。
【０００５】本発明は、発明者によるＤＤＦＳの数学お
よびＤＤＦＳによる出力信号についての探究の結果とし
て可能となったものである。一対のスプリオス信号ペア
が存在する場合を考えると、同位相信号および直角位相
信号は、それぞれ数学的にＵおよびＶとして表すことが
できる。
よびＤＤＦＳによる出力信号についての探究の結果とし
て可能となったものである。一対のスプリオス信号ペア
が存在する場合を考えると、同位相信号および直角位相
信号は、それぞれ数学的にＵおよびＶとして表すことが
できる。
【０００６】U = A0 cos(2πF0t) + A1sin(2πt(F0 + F
1)) + A1sin (2πt(F0- F1)) V = A0 sin(2πF0t) + A1cos(2πt(F0 + F1)) + A1cos
(2πt(F0- F1))
1)) + A1sin (2πt(F0- F1)) V = A0 sin(2πF0t) + A1cos(2πt(F0 + F1)) + A1cos
(2πt(F0- F1))
【０００７】上記式において、 A0はキャリア振幅であ
り、A1はスプリオス信号振幅であり、 F0はキャリア周
波数であり、F1はキャリアからのスプリオス信号ペアの
オフセットである。
り、A1はスプリオス信号振幅であり、 F0はキャリア周
波数であり、F1はキャリアからのスプリオス信号ペアの
オフセットである。
【０００８】実際には、同位相信号および直角位相信号
において、より多くの側帯波が存在するが、本発明の説
明としては一対のペアの分析だけで十分である。
において、より多くの側帯波が存在するが、本発明の説
明としては一対のペアの分析だけで十分である。
【０００９】上記に示される項の塁算をすると次のよう
になる。 U ・ V = 1/2A0 2sin(4πF0t) + 2A0A1cos(2πF1t) + A1
2項
になる。 U ・ V = 1/2A0 2sin(4πF0t) + 2A0A1cos(2πF1t) + A1
2項
【００１０】結果として可能な最大の項は、2F0 であ
る。すなわちキャリア周波数は、同位相信号と直角位相
信号を掛け合わせることで２倍となる。ＤＡＣのサイズ
が例えば６ビットを上まる場合、係数 A1 2の項は、無視
しても支障がない程度に小さくなる。ＳＰ２００２チッ
プの８ビットのＤＡＣでは、A1 2スパーは、９６ｄＢだ
け下がる。±F1のオフッセットにある項は、二重周波数
2F0において位相からはずれている。
る。すなわちキャリア周波数は、同位相信号と直角位相
信号を掛け合わせることで２倍となる。ＤＡＣのサイズ
が例えば６ビットを上まる場合、係数 A1 2の項は、無視
しても支障がない程度に小さくなる。ＳＰ２００２チッ
プの８ビットのＤＡＣでは、A1 2スパーは、９６ｄＢだ
け下がる。±F1のオフッセットにある項は、二重周波数
2F0において位相からはずれている。
【００１１】
【課題を解決するための手段】本発明は、所望の周波数
において信号を生成する周波数シンセサイザにおいて、
前記周波数の半分において、同位相出力信号および直角
位相出力信号を提供する直接デジタル周波数シンセサイ
ザと、前記所望の周波数を得るために前記同位相信号お
よび直角位相信号を混合するバランスミキサとを有する
ことを特徴とする。
において信号を生成する周波数シンセサイザにおいて、
前記周波数の半分において、同位相出力信号および直角
位相出力信号を提供する直接デジタル周波数シンセサイ
ザと、前記所望の周波数を得るために前記同位相信号お
よび直角位相信号を混合するバランスミキサとを有する
ことを特徴とする。
【００１２】本発明による周波数シンセサイザの適用
は、キャリア周波数信号レベルに関連して、周波数シン
セサイザ内で適用される直接デジタル周波数シンセサイ
ザによって与えられる信号よりもスプリオス信号レベル
の低い信号を提供する。
は、キャリア周波数信号レベルに関連して、周波数シン
セサイザ内で適用される直接デジタル周波数シンセサイ
ザによって与えられる信号よりもスプリオス信号レベル
の低い信号を提供する。
【００１３】本発明の周波数シンセサイザにおいて、バ
ランスミキサおよび直接デジタル周波数シンセサイザは
単一の集積回路として構成されることが望ましい。この
ように、本発明による周波数シンセサイザにおいては、
個別部品よりも低予算で大量生産を可能とすることがで
きる。
ランスミキサおよび直接デジタル周波数シンセサイザは
単一の集積回路として構成されることが望ましい。この
ように、本発明による周波数シンセサイザにおいては、
個別部品よりも低予算で大量生産を可能とすることがで
きる。
【００１４】本発明の周波数シンセサイザにおいて、前
記直接デジタル周波数シンセサイザは、正弦波同位相出
力信号および正弦波直角位相出力信号を提供するように
動作することで、バランスミキサから前記所望の周波数
において正弦波信号を提供することが望ましい。このよ
うな望ましい特性により、周波数シンセサイザは特に局
部発振器およびその他の類似するアプリケーションに適
している。
記直接デジタル周波数シンセサイザは、正弦波同位相出
力信号および正弦波直角位相出力信号を提供するように
動作することで、バランスミキサから前記所望の周波数
において正弦波信号を提供することが望ましい。このよ
うな望ましい特性により、周波数シンセサイザは特に局
部発振器およびその他の類似するアプリケーションに適
している。
【００１５】
【発明の実施の形態】次に、本発明に係る周波数シンセ
サイザについて、図面を参照して詳細に説明する。
サイザについて、図面を参照して詳細に説明する。
【００１６】図１を参照すると、本発明による周波数シ
ンセサイザは、ＳＰ２００２ ＤＤＦＳ１、およびマイ
クロミキサ回路２を含んで構成されている。
ンセサイザは、ＳＰ２００２ ＤＤＦＳ１、およびマイ
クロミキサ回路２を含んで構成されている。
【００１７】ＤＤＦＳ１は、３０の周波数選択入力ＦＳ
０〜ＦＳ２９を含んでおり、これら３０の周波数選択入
力は、入力イネーブル電極３と共に、参照符号４で示さ
れる固体ラッチへと接続される。ラッチ４は、出力を累
積器５の入力へと供給し、累積器５は、クロック周波数
および周波数選択入力ＦＳ０〜ＦＳ２９に左右される周
波数においてパルスを生成する。累積器５によるパルス
に基づき、同位相方形波出力信号および直角位相方形波
出力信号が出力装置６によって発生される。また他の選
択肢では、電極１０および１１によりマルチプレクサ９
に適用される信号に左右される、類似のパルスが正弦論
理ＲＯＭ８もしくは三角論理装置７において適用され、
アナログ同位相信号およびアナログ直角位相信号がそれ
ぞれＤＡＣ１２および１３の出力に供給される。
０〜ＦＳ２９を含んでおり、これら３０の周波数選択入
力は、入力イネーブル電極３と共に、参照符号４で示さ
れる固体ラッチへと接続される。ラッチ４は、出力を累
積器５の入力へと供給し、累積器５は、クロック周波数
および周波数選択入力ＦＳ０〜ＦＳ２９に左右される周
波数においてパルスを生成する。累積器５によるパルス
に基づき、同位相方形波出力信号および直角位相方形波
出力信号が出力装置６によって発生される。また他の選
択肢では、電極１０および１１によりマルチプレクサ９
に適用される信号に左右される、類似のパルスが正弦論
理ＲＯＭ８もしくは三角論理装置７において適用され、
アナログ同位相信号およびアナログ直角位相信号がそれ
ぞれＤＡＣ１２および１３の出力に供給される。
【００１８】端子１４、１５において２００ＭＨｚの正
弦波出力信号を生成するため、ＤＤＦＳ１は周波数選択
入力ＦＳ０〜ＦＳ２９および電極１０、１１において適
切な信号を与えられ、ＤＡＣ１２において１００ＭＨｚ
の同位相正弦波信号が生成され、ＤＡＣ１３においては
その直角位相信号が生成される。マイクロミキサ回路２
は、線形領域において動作し、周波数信号レベルに関連
して、端子１４、１５において、各ＤＡＣ１２，１３に
よって与えられるスプリオス信号レベルよりもスプリオ
ス信号レベルの低い信号を生成する。
弦波出力信号を生成するため、ＤＤＦＳ１は周波数選択
入力ＦＳ０〜ＦＳ２９および電極１０、１１において適
切な信号を与えられ、ＤＡＣ１２において１００ＭＨｚ
の同位相正弦波信号が生成され、ＤＡＣ１３においては
その直角位相信号が生成される。マイクロミキサ回路２
は、線形領域において動作し、周波数信号レベルに関連
して、端子１４、１５において、各ＤＡＣ１２，１３に
よって与えられるスプリオス信号レベルよりもスプリオ
ス信号レベルの低い信号を生成する。
【００１９】１０２４ＭＨｚのクロックから１２７．５
ＭＨｚの正弦波出力信号を生成するように制御すると
き、ＳＰ２００２ ＤＤＦＳチップは、図２に示される
ようなスペクトラムを有する同位相信号および直角位相
信号を有する。この出力周波数は、クロック周波数の整
数断片の付近に存在し、ＤＤＦＳ１の出力信号において
特に強いスパーを提供するために選択される。図にも示
されるように、スペクトラムは、１２７．５ＭＨｚにお
いて強いキャリア周波数信号１６を、また両脇におよそ
４ＭＨｚの間隔を有するスプリオス信号１７、１８、１
９の領域を有している。最も大きいスパー１７は、−３
５ｄＢｃにおけるものである。キャリア周波数の反対側
にあり、対応するスパー１８は、位相項および振幅項の
複雑な混合のため、幾分小さくなっている。
ＭＨｚの正弦波出力信号を生成するように制御すると
き、ＳＰ２００２ ＤＤＦＳチップは、図２に示される
ようなスペクトラムを有する同位相信号および直角位相
信号を有する。この出力周波数は、クロック周波数の整
数断片の付近に存在し、ＤＤＦＳ１の出力信号において
特に強いスパーを提供するために選択される。図にも示
されるように、スペクトラムは、１２７．５ＭＨｚにお
いて強いキャリア周波数信号１６を、また両脇におよそ
４ＭＨｚの間隔を有するスプリオス信号１７、１８、１
９の領域を有している。最も大きいスパー１７は、−３
５ｄＢｃにおけるものである。キャリア周波数の反対側
にあり、対応するスパー１８は、位相項および振幅項の
複雑な混合のため、幾分小さくなっている。
【００２０】図３は、本発明による周波数シンセサイザ
によって得られる出力信号のスペクトラムを示す図であ
る。同様のＳＰ２００２ ＤＤＦＳチップは、同位相お
よび直角位相の正弦波信号を１０２４ＭＨｚのクロック
信号から周波数６３．７５ＭＨｚにおいて得られるよう
に制御され、出力信号において Watkins-Johnson SM4A-
1 マイクロミキサ回路と図１に示される要領で接続され
ている。図３において示されるように、得られた出力信
号では、大幅にスプリオス信号レベル２０、２１が削減
されており、最大である２０は、−５４ｄＢｃである。
このように１９ｄＢが改善され、唯一の損失といえば、
多少の雑音フロアの増加である。
によって得られる出力信号のスペクトラムを示す図であ
る。同様のＳＰ２００２ ＤＤＦＳチップは、同位相お
よび直角位相の正弦波信号を１０２４ＭＨｚのクロック
信号から周波数６３．７５ＭＨｚにおいて得られるよう
に制御され、出力信号において Watkins-Johnson SM4A-
1 マイクロミキサ回路と図１に示される要領で接続され
ている。図３において示されるように、得られた出力信
号では、大幅にスプリオス信号レベル２０、２１が削減
されており、最大である２０は、−５４ｄＢｃである。
このように１９ｄＢが改善され、唯一の損失といえば、
多少の雑音フロアの増加である。
【００２１】図４は、本発明による周波数シンセサイザ
の第２の実施の形態を示すブロック図である。図１に示
される構成要素と同様のものに関しては、同様の参照符
号が与えられている。第２の実施の形態では、ギルバー
トセル回路２２がＤＤＦＳ１と同様のチップ上におい
て、ＤＡＣ１２、１３との間およびチップ出力端子２
４、２５との間において構成されている。バランスミキ
サは、ギルバートセル回路２２として適用されるが、こ
れは、該バランスミキサがマイクロミキサ回路よりもモ
ノリシック製造に適応しているからである。
の第２の実施の形態を示すブロック図である。図１に示
される構成要素と同様のものに関しては、同様の参照符
号が与えられている。第２の実施の形態では、ギルバー
トセル回路２２がＤＤＦＳ１と同様のチップ上におい
て、ＤＡＣ１２、１３との間およびチップ出力端子２
４、２５との間において構成されている。バランスミキ
サは、ギルバートセル回路２２として適用されるが、こ
れは、該バランスミキサがマイクロミキサ回路よりもモ
ノリシック製造に適応しているからである。
【００２２】第２の実施の形態では、本発明による周波
数シンセサイザの大量生産を図１に示される第１の実施
の形態よりも、低予算で可能とする。
数シンセサイザの大量生産を図１に示される第１の実施
の形態よりも、低予算で可能とする。
【００２３】
【発明の効果】上記説明にあるように、本発明の周波数
シンセサイザでは、個別部品よりも低予算で大量生産が
可能である。また本発明の周波数シンセサイザは、特に
局部発振器およびその他の類似するアプリケーションに
適している。
シンセサイザでは、個別部品よりも低予算で大量生産が
可能である。また本発明の周波数シンセサイザは、特に
局部発振器およびその他の類似するアプリケーションに
適している。
【図１】本発明による周波数シンセサイザの第１の実施
の形態を示すブロック図である。
の形態を示すブロック図である。
【図２】直接デジタル周波数シンセサイザＳＰ２００２
の出力信号のスペクトラムを示す図である。
の出力信号のスペクトラムを示す図である。
【図３】本発明による周波数シンセサイザの出力信号の
スペクトラムを示す図である。
スペクトラムを示す図である。
【図４】本発明による周波数シンセサイザの第２の実施
の形態を示すブロック図である。
の形態を示すブロック図である。
１ ＳＰ２００２ ＤＤＦＳ ２ マイクロミキサ回路 ３ 入力イネーブル電極 ４ ラッチ ５ 蓄積器 ６ 出力装置 ７ 三角論理装置 ８ 正弦論理ＲＯＭ ９ マルチプレクサ １０、１１ 電極 １２、１３ ＤＡＣ １４、１５ 端子 １６ キャリア周波数信号 １７、１８、１９ スプリオス信号 ２０、２１ スプリオス信号レベル ２２ ギルバートセル回路 ２４、２５ チップ出力端子 ＦＳ０〜ＦＳ２９ 周波数選択入力
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１０年５月７日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
Claims (5)
- 【請求項１】 所望の周波数において信号を生成する周
波数シンセサイザにおいて、 前記所望の周波数の半分において、同位相出力信号およ
び直角位相出力信号を提供することを可能とする直接デ
ジタル周波数シンセサイザと、 前記所望の周波数を得るために前記同位相信号および直
角位相信号を混合するバランスミキサとを有することを
特徴とする周波数シンセサイザ。 - 【請求項２】 前記バランスミキサと前記直接デジタル
周波数シンセサイザは、一つの集積回路として構成され
ていることを特徴とする請求項１記載の周波数シンセサ
イザ。 - 【請求項３】 前記直接デジタル周波数は、正弦波同位
相出力信号および正弦波直角位相出力信号を提供するよ
うに動作することが可能であり、これにより前記所望の
周波数において前記バランスミキサから正弦波信号を提
供することを特徴とする請求項１または２に記載の周波
数シンセサイザ。 - 【請求項４】 前記バランスミキサはギルバートセル回
路であり、線形領域において動作するように適用される
ことを特徴とする請求項１から３の何れかに記載の周波
数シンセサイザ。 - 【請求項５】 前記バランスミキサはマイクロミキサ回
路であり、線形領域において動作するように適用される
ことを特徴とする請求項１から３の何れかに記載の周波
数シンセサイザ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9708943.7 | 1997-05-01 | ||
| GB9708943A GB2324917B (en) | 1997-05-01 | 1997-05-01 | Frequency synthesiser |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10341179A true JPH10341179A (ja) | 1998-12-22 |
Family
ID=10811711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10128121A Pending JPH10341179A (ja) | 1997-05-01 | 1998-04-23 | 周波数シンセサイザ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6060917A (ja) |
| EP (1) | EP0875987B1 (ja) |
| JP (1) | JPH10341179A (ja) |
| DE (1) | DE69815591T2 (ja) |
| GB (1) | GB2324917B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008005503A (ja) * | 2006-06-22 | 2008-01-10 | Internatl Business Mach Corp <Ibm> | 電磁干渉を減少させる方法及びクロック管理回路、（コヒーレントな周波数クロックの生成及びノンコヒーレントな位相を用いるスペクトル管理） |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6587863B1 (en) * | 2000-06-27 | 2003-07-01 | Analog Devices, Inc. | Multiphase, interleaved direct digital synthesis methods and structures |
| US6692708B2 (en) * | 2001-04-05 | 2004-02-17 | Symyx Technologies, Inc. | Parallel reactor for sampling and conducting in situ flow-through reactions and a method of using same |
| KR100407693B1 (ko) * | 2001-07-05 | 2003-11-28 | 한국전자통신연구원 | 롬 분할방법과 이를 이용한 디지털 주파수합성기 |
| US6522176B1 (en) * | 2001-11-15 | 2003-02-18 | Itt Manufacturing Enterprises, Inc. | Low spurious direct digital synthesizer |
| GB0210602D0 (en) * | 2002-05-09 | 2002-06-19 | Ibm | Circuit and method for use in data compression |
| US7023368B1 (en) * | 2004-08-31 | 2006-04-04 | Euvis, Inc. | Digital-to-analog signal converting apparatus and method to extend usable spectrum over Nyquist frequency |
| BRPI0714747A2 (pt) * | 2006-09-06 | 2013-05-14 | Dow Global Technologies Inc | pano entrelaÇado , roupa , fibra apropriada para artigos tÊxteis , artigo entrelaÇado empenado e artigo entrelaÇado circular |
| US8284822B2 (en) * | 2007-02-27 | 2012-10-09 | Broadcom Corporation | Method and system for utilizing direct digital frequency synthesis to process signals in multi-band applications |
| US20100054377A1 (en) * | 2008-08-28 | 2010-03-04 | Honeywell International Inc. | Systems and methods for spurious signal reduction in multi-mode digital navigation receivers |
| US8766830B2 (en) * | 2010-04-29 | 2014-07-01 | Agilent Technologies, Inc. | Digital waveform synthesizer for NMR phase control |
| CN103196846B (zh) * | 2013-03-18 | 2015-01-21 | 山东大学 | 一种模拟光纤传感检测气体中气体吸收状况的标准信号源 |
| KR101485078B1 (ko) * | 2014-10-02 | 2015-01-22 | 엘아이지넥스원 주식회사 | 다중 주파수 신호를 생성하기 위한 장치 |
| KR101485079B1 (ko) * | 2014-10-02 | 2015-01-22 | 엘아이지넥스원 주식회사 | Ｄｄｓ의 다중 주파수 신호를 생성하기 위한 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05160640A (ja) * | 1991-08-14 | 1993-06-25 | Yokogawa Electric Corp | ダイレクト・デジタル・シンセサイザ |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4454486A (en) * | 1981-11-02 | 1984-06-12 | Hewlett-Packard Company | Waveform synthesis using multiplexed parallel synthesizers |
| US5077546A (en) * | 1990-11-07 | 1991-12-31 | General Electric Company | Low phase noise frequency multiplier |
| US5304938A (en) * | 1992-11-18 | 1994-04-19 | Gec Plessey Semiconductors, Inc. | Method and apparatus for providing a lower frequency signal with reference to a higher frequency signal |
| US5661424A (en) * | 1993-01-27 | 1997-08-26 | Gte Laboratories Incorporated | Frequency hopping synthesizer using dual gate amplifiers |
| US5521533A (en) * | 1994-09-16 | 1996-05-28 | Rockwell International | Apparatus and method for spurious signal reduction in direct-digital synthesizers |
-
1997
- 1997-05-01 GB GB9708943A patent/GB2324917B/en not_active Expired - Fee Related
-
1998
- 1998-04-09 DE DE69815591T patent/DE69815591T2/de not_active Expired - Fee Related
- 1998-04-09 EP EP98302819A patent/EP0875987B1/en not_active Expired - Lifetime
- 1998-04-22 US US09/064,276 patent/US6060917A/en not_active Expired - Lifetime
- 1998-04-23 JP JP10128121A patent/JPH10341179A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05160640A (ja) * | 1991-08-14 | 1993-06-25 | Yokogawa Electric Corp | ダイレクト・デジタル・シンセサイザ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008005503A (ja) * | 2006-06-22 | 2008-01-10 | Internatl Business Mach Corp <Ibm> | 電磁干渉を減少させる方法及びクロック管理回路、（コヒーレントな周波数クロックの生成及びノンコヒーレントな位相を用いるスペクトル管理） |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2324917A (en) | 1998-11-04 |
| US6060917A (en) | 2000-05-09 |
| EP0875987A1 (en) | 1998-11-04 |
| GB9708943D0 (en) | 1997-06-25 |
| EP0875987B1 (en) | 2003-06-18 |
| GB2324917B (en) | 2001-03-14 |
| DE69815591T2 (de) | 2003-12-11 |
| DE69815591D1 (de) | 2003-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4926130A (en) | Synchronous up-conversion direct digital synthesizer | |
| JPH10341179A (ja) | 周波数シンセサイザ | |
| US5764087A (en) | Direct digital to analog microwave frequency signal simulator | |
| JPH08508632A (ja) | Ｉ／ｑ直交位相変調器回路 | |
| US5291428A (en) | Apparatus for reducing spurious frequency components in the output signal of a direct digital synthesizer | |
| EP0695067A2 (en) | Modem with local oscillator phase correction | |
| KR960016167A (ko) | 가변 중간 주파수(if) 송신기 장치 | |
| Larson | High speed direct digital synthesis techniques and applications | |
| JPH0923158A (ja) | 周波数シンセサイザ | |
| US4973923A (en) | Circuit arrangement for the generation of I,Q waveforms | |
| JP2007525853A (ja) | 広帯域ダイレクト・ディジタル・シンセサイザ | |
| JPH0936663A (ja) | 周波数変換回路 | |
| JP2580888B2 (ja) | 変調装置の周波数分配回路 | |
| JPH04137845A (ja) | 変調装置 | |
| Kajihara et al. | A new PLL synthesizer for fast FH spread spectrum communications | |
| JP2829548B2 (ja) | ローカル信号発生回路 | |
| EP0702452A1 (en) | Voltage-controlled oscillator arrangement | |
| JPH0590841A (ja) | 変調器 | |
| JPH09116577A (ja) | 高周波帯域信号生成装置 | |
| JPH07177186A (ja) | 変調装置およびその変調装置を備えた無線装置 | |
| WO2020243403A1 (en) | Waveform synthesizer using multiple digital-to-analog converters | |
| JP2001186208A (ja) | 復調回路 | |
| JPH04101537A (ja) | 変調回路 | |
| JPS59161157A (ja) | デジタル処理形位相変調回路 | |
| Ling et al. | Mixed signal frequency mixers with intermodulation product cancellation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060124 |