KR100407693B1 - 롬 분할방법과 이를 이용한 디지털 주파수합성기 - Google Patents

롬 분할방법과 이를 이용한 디지털 주파수합성기 Download PDF

Info

Publication number
KR100407693B1
KR100407693B1 KR10-2001-0039998A KR20010039998A KR100407693B1 KR 100407693 B1 KR100407693 B1 KR 100407693B1 KR 20010039998 A KR20010039998 A KR 20010039998A KR 100407693 B1 KR100407693 B1 KR 100407693B1
Authority
KR
South Korea
Prior art keywords
rom
value
error
quantization
fine
Prior art date
Application number
KR10-2001-0039998A
Other languages
English (en)
Other versions
KR20030004496A (ko
Inventor
유현규
한선호
박문양
김성도
윤용식
김이섭
성기혁
양병도
김영준
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2001-0039998A priority Critical patent/KR100407693B1/ko
Priority to US10/017,315 priority patent/US6615398B2/en
Publication of KR20030004496A publication Critical patent/KR20030004496A/ko
Application granted granted Critical
Publication of KR100407693B1 publication Critical patent/KR100407693B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B28/00Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02Digital function generators
    • G06F1/03Digital function generators working, at least partly, by table look-up
    • G06F1/035Reduction of table size
    • G06F1/0356Reduction of table size by using two or more smaller tables, e.g. addressed by parts of the argument
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02Digital function generators
    • G06F1/03Digital function generators working, at least partly, by table look-up
    • G06F1/0321Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • G06F1/0328Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2101/00Indexing scheme relating to the type of digital function generated
    • G06F2101/04Trigonometric functions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

이 발명은 직접 디지털 주파수합성기(direct digital frequency synthesizer : 이하 DDFS라 함)에서의 롬(ROM) 크기를 줄이기 위한 롬 분할방법에 관한 것이다. 이 DDFS는 빠른 주파수 변환이 요구되는 통신 시스템에서 주파수를 합성하기 위해서 사용된다. 이 중에서 가장 많은 전력을 소모하는 부분이 롬인데, 롬의 크기를 줄이기 위해 수정된 니콜라스구조(Modified Nicholas Architecture)가 제안되었다. 이 수정된 니콜라스구조는 위상을 사인값으로 바꾸기 위하여 롬을 커스(coarse) 롬과 파인(fine) 롬으로 분할한다.
이 발명은 이 커스 롬과 파인 롬을 각각 양자화 롬과 에러 롬으로 분할하고, 양자화 롬에는 각 롬에 저장된 값을 일정 간격으로 나누어 각 섹션(구간)에서의 최소값을 저장하고, 원래의 롬 값과 양자화 롬값과의 차이를 에러 롬에 저장한다. 이렇게 하면 롬의 크기를 줄일 수 있다. 그리고, DDFS에서 위상값이 입력되면, 이 4개의 롬(커스-양자화 롬, 커스-에러 롬, 파인-양자화 롬, 파인-에러 롬)값을 가산하여 사인값을 계산한다.

Description

롬 분할방법과 이를 이용한 디지털 주파수합성기 {ROM division method, and a DDFS using the method}
본 발명은 통신 시스템에 사용되어 주파수를 합성하는 디지털주파수합성기의 롬(ROM)에 관한 것으로서, 보다 상세하게 설명하면 롬의 크기를 줄이기 위한 롬 분할방법에 관한 것이다.
직접 디지털주파수합성기(direct digital frequency synthesizer : 이하 DDFS라 함)는 빠른 주파수 변환이 요구되는 통신 시스템에서 주파수를 합성하기 위해서 사용된다.
도 1은 DDFS의 단순화된 블록 다이어그램이 도시되어 있다.
이 DDFS는 입력위상을 더하여 p 비트의 위상값을 출력하는 위상누산기(phase accumulator)(11)와, 상기 p 비트의 위상값 중 두 번째 상위비트(2nd MSB)값에 따라 상기 p 비트의 위상값에서 두 개의 상위비트(MSB, 2nd MSB)를 제외한 p-2 비트의 위상값을 직접 혹은 보수를 취하여 출력하는 제1보수기(complementer)(12), 상기 위상값에 따른 m-1 비트의 사인값을 저장하는 롬 룩업테이블(13), 상기 p 비트의 위상값 중 MSB값에 따라 상기 m-1 비트의 사인값을 직접 혹은 보수를 취하여 출력하는 제2보수기(complementer)(14) 및 이 제2보수기(14)에서 출력되는 사인값을 아날로그 사인값으로 출력하는 디지털/아날로그 변환기(Digital/Analog Convertor)(15)를 포함한다. 이 DDFS는 원하는 주파수값을 N 비트의 디지털값으로 입력받아서 원하는 주파수값에 해당하는 사인파형을 출력한다.
이 DDFS의 동작을 상세하게 설명하면, 위상누산기(11)는 N 비트의 주파수 입력워드()를 입력받아 누산하고, p 비트 위상값을 출력한다. 이 p 비트는 0∼2πrad의 범위를 가진다. 이 p 비트 위상값 중 최상위비트(most significant bit : MSB) 1비트는 결과의 부호(sign)를 결정하고, 두 번째 상위비트(2nd MSB)는 사인파형이 증가하는지 감소하는지를 결정한다. 그리고, 위상누산기(11)의 출력비트 중 두 상위비트를 뺀 나머지 p-2 비트들만이 롬 룩업테이블(13)의 주소로 사용된다. 따라서, p-2 비트 위상값은 0∼π/2 rad의 범위를 가진다.
이 p-2 비트 위상값은 제1보수기(12)에 입력되는데, 제1보수기(12)는 p 비트 위상값의 두 번째 상위비트(2nd MSB)가 0이면 p-2 비트 위상값을 바로 출력하고, 1이면 p-2 비트 위상값의 보수를 취하여 출력한다. 이 출력값은 롬 룩업테이블(13)에 입력되는데, 롬 룩업테이블(13)은 이 제1보수기(12)의 출력값을 주소로 사용하여 m-1비트의 사인값을 출력한다. 이 m-1비트의 사인값은 제2보수기(14)에 입력된다. 제2보수기(14)는 위상누산기(11)의 출력비트 중 MSB값에 따라 이 m-1비트의 사인값을 바로 출력하거나 보수를 취하여 출력한다. 즉, MSB가 0이면 바로 출력하고 MSB가 1이면 보수를 취하여 출력한다. 디지털/아날로그 변환기(15)는 이 제2보수기(14)의 출력값을 아날로그 사인파로 변환하여 출력한다.
롬 룩업테이블(13)에는 0∼2π전체 범위의 사인값이 모두 저장되어 있는 것이 아니라, 사인파형의 대칭성을 이용하여 0∼π/2 범위의 사인값이 m-1비트로 저장된다. 즉, 롬 룩업테이블(13)의 롬의 크기는 (m-1)×2p-2이 된다.
위의 DDFS에서 가장 많은 전력을 소모하는 부분이 롬 룩업테이블이며, 이 롬 룩업테이블을 저전력으로 구동하도록 하기 위해 롬 룩업테이블(간략히 롬이라고 함)의 크기를 줄이기 위한 많은 방식들이 제안되었다. 이 롬의 크기를 줄이기 위한 방식 중 수정된 니콜라스구조(Modified Nicholas Architecture)가 있다. 이 수정된 니콜라스구조는 롬을 두 개로 분할하여 전력소모와 크기를 줄이는 방식이다.
즉, p-2 비트의 위상값을 상위비트(), 중간비트(), 하위비트()으로 분할하면, 해당 위상값()에 대응하는 사인값은 아래의 수학식 1과 같다.
이때, 롬을 커스(coarse) 롬과 파인(fine) 롬으로 분할하고, 커스 롬에는값을 저장하고, 파인 롬에는값을 저장한다. 이로써, 롬의 크기를 줄일 수 있으며, 커스 롬에대신에를 저장하고, 나중에를 더한다. 결과적으로 커스 롬에는를 저장하고, 파인 롬에는를 저장한다.
그 후, 제1보수기로부터 위상값()이 입력되면, 커스 롬에 저장된 데이터와 파인 롬에 저장된 데이터를 아래의 수학식 2와 같이 연산함으로써, 디지털 사인값을 얻는다.
상술한 수정된 니콜라스구조는 전체 롬을 커스 롬과 파인 롬으로 나누어 롬의 크기를 줄이는 방법을 제안하고 있는 바, 어느 정도는 전력소모를 감소시킬 수 있다. 그러나, 디지털 주파수합성기에서 롬이 워낙 전력소모가 많은 소자이기 때문에 롬의 크기를 더 줄여야 할 필요성이 있으며, 더 줄일 수 있는 방법이 제안된 바 없다.
상기와 같은 종래 기술의 문제점을 해결하기 위한 본 발명의 목적은, 디지털 주파수합성기에서 전력소모가 가장 많은 롬의 크기를 최소화시킴으로써, 전력소모와 크기를 줄이기 위한 롬 분할방법과, 이를 이용한 디지털 주파수합성기를 제공하기 위한 것이다.
도 1은 일반적인 디지털 주파수합성기의 구성 블록도,
도 2는 본 발명의 한 실시예에 따른 저전력 디지털 주파수합성기의 구성 블록도,
도 3은 본 발명의 한 실시예에 따른 롬 분할방법을 도시한 동작 흐름도,
도 4는 도 4는 12비트 출력을 가지는 DDFS에서의 커스 롬의 값을 양자화 롬과 에러 롬으로 나누는 예를 설명하기 위하여 도시한 도면,
도 5는 본 발명에 따른 롬 분할방법을 적용하여 커스-양자화 롬, 커스-에러 롬, 파인-양자화 롬, 파인-에러 롬으로 분할하였을 때, 각 롬에 저장된 데이터를 이용하여 사인값을 출력하는 연산과정을 도시한 도면이다.
※ 도면의 주요부분에 대한 부호의 설명 ※
11 : 위상누산기 12 : 제1보수기
13 : 롬 룩업테이블 14 : 제2보수기
15 : 디지털/아날로그 변환기 21 : 커스 롬
21a : 커스-양자화 롬 21b : 커스-에러 롬
22 : 파인 롬 22a : 파인-양자화 롬
22b : 파인-에러 롬 23 : 변형 가산기
상기한 목적을 달성하기 위한 본 발명에 따른 롬 분할방법은,
입력비트가 k(k는 1보다 큰 자연수) 비트이고, 입력주소가 2k개이며, 출력비트가 c(c는 1보다 큰 자연수)인 오리지날 롬에 저장된 데이터를 2i(1≤i≤k) 개의 섹션으로 나누었을 때의 각 섹션에서의 최소값을 q(1≤q≤c) 비트의 양자화 롬에 저장하고,
상기 오리지날 롬의 모든 입력주소(2k개)에 대해 상기 오리지날 롬의 데이터값과 상기 양자화 롬의 양자화값 간의 에러값을 e 비트(e는 오리지날 롬의 모든 입력주소에 대해 모든 에러를 표현하기 위한 최소한의 비트수)의 에러 롬에 저장하는 것을 특징으로 한다.
또한, 입력 위상값에 해당하는 사인값을 커스 롬과 파인 롬에 분할하여 저장하고 있다가 상기 두 롬값을 가산하여 상기 위상값에 해당하는 사인값을 출력하는 롬 룩업테이블을 포함하는 디지털 주파수합성기에서,
상기 커스 롬은, 입력주소가 2k1(k1은 1보다 큰 자연수)개이고 출력비트가 c1(c1은 1보다 큰 자연수)일 때, 상기 커스 롬에 저장된 데이터를 2i1(1≤i1≤k1) 개의 섹션으로 나누었을 때의 각 섹션에서의 최소값을 q1(1≤q1≤c1) 비트로 저장한 커스-양자화 롬과, 상기 커스 롬의 모든 입력주소에 대해 상기 커스 롬의 데이터값과 상기 커스-양자화 롬의 양자화값간의 에러값을 e1 비트(e1은 커스 롬의 모든 입력주소에 대해 모든 에러를 표현하기 위한 최소한의 비트수)로 저장한 커스-에러 롬을 포함하며,
상기 파인 롬은, 상기 입력주소가 2k2(k2는 1보다 큰 자연수)이고 출력비트가 c2(c2는 1보다 큰 자연수)일 때, 상기 파인 롬에 저장된 데이터를 2i2(1≤i2≤k2) 개의 섹션으로 나누었을 때의 각 섹션에서의 최소값을 q2(1≤q2≤c2) 비트로 저장한 파인-양자화 롬과, 상기 파인 롬의 모든 입력주소에 대해 상기 파인 롬의 데이터값과 상기 파인-양자화 롬의 양자화값간의 에러값을 e2 비트(e2는 파인 롬의 모든 입력주소에 대해 모든 에러를 표현하기 위한 최소한의 비트수)으로 저장한 파인-에러 롬을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하면서 본 발명의 한 실시예에 따른 롬 분할방법과 이를 이용한 디지털 주파수합성기를 보다 상세하게 설명하기로 한다.
도 2는 본 발명의 한 실시예에 따른 저전력 디지털 주파수합성기의 구성 블록도이다.
본 발명은 롬 룩업테이블의 커스 롬(21)과 파인 롬(22)을 각각 양자화 롬(Q-ROM)(21a, 22a)과 에러 롬(E-ROM)(21b, 22b)으로 분할하고, 양자화 롬(Q-ROM)에는 오리지날(original) 롬을 q 비트 양자화시킨 상위 q 비트값을 저장하고, 에러 롬(E-ROM)에는 오리지날 롬과 양자화 롬의 에러값을 저장한다. 여기서, 오리지날롬이란, 본 발명에 따른 롬 분할방법으로 양자화 롬과 에러 롬으로 분할하고자 하는 롬을 말하며, 본 명세서에서는 커스 롬과 파인 롬을 통칭한다. 또한, 본 명세서에서는 발명의 이해를 돕기 위해 DDFS의 커스 롬과 파인 롬을 일 예로 들어 설명하고 있으나, 본 발명에 따른 롬 분할방법의 오리지날 롬은 어떠한 롬이던지 무관하다.
오리지날 롬을 양자화 롬과 에러 롬으로 분할하는 과정을 도 3을 참조하여 설명하면 다음과 같다.
본 발명에 따른 롬 분할방법에 따르면 오리지날 롬은비트의 양자화 롬과비트의 에러 롬으로 분할된다. 이때, 전체 롬의 크기는+비트가 되며, 전체 롬의 크기를 최소화하는 i, q, e 값을 구하는 방법은 다음과 같다. 여기서, 2i는 섹션의 개수, q는 각 섹션의 최소값을 표현하기 위한 양자화값의 비트수, 2k는 오리지날 롬의 입력비트수, e는 섹션의 개수가 2i일 때의 모든 에러값을 표현하기 위한 최소한의 비트수이다.
본 발명에 따른 롬 분할방법을 적용할 오리지날 롬이 2k개의 입력주소를 가지고 섹션의 개수가 2i일 때, i를 k로 초기화한다(S31). 즉, 변수 i를 오리지날 롬의 입력주소의 비트수(k)로 초기화한다. 또한, 변수 q는 오리지날 롬의 출력비트수로 초기화한다(S32).
2k개의 입력주소 롬을 2i개의 섹션으로 나누어 각 섹션의 상위 q 비트값들중 가장 작은 값을 양자화 롬(Q-ROM)에 저장되는 값으로 취한다(S33). 2i개의 q 비트의 데이터가 이 양자화 롬에 저장된다. 즉, 입력주소의 비트 수가 k인 오리지날 롬인 경우, 오리지날 롬에 저장된 데이터의 수는 2k이다. 이 오리지날 롬에 저장된 값을 2i개의 섹션으로 나눈다면, 이 섹션의 크기는 1에서 2k까지 될 수 있고, 섹션의 수는 2k를 섹션의 크기로 나눈 값으로서, 섹션의 수도 2k에서 1까지 될 수 있다. 여기서, i값을 하나 증가시킨다는 의미는 섹션의 크기를 2배 증가시키고, 섹션의 수는 1/2배로 감소시킨다는 의미이다.
다음, 임의의 입력주소의 오리지날 롬의 데이터값과, 상기 입력주소에 대응하는 양자화 롬에 저장된 양자화값의 차이값(에러값)을 구한다(S34). 그리고, 모든 입력주소(1 ∼ 2k)에서의 에러값 중 가장 큰 에러값을 저장하기 위하여 필요한 비트수인 e 비트를 찾는다(S35). 그리고 나서, 전체 롬 크기(비트)를 계산한다(S36).
위의 단계 S33부터 단계 S36까지는 q 값이 1이 될 때까지 1씩 감소시키면서 반복 수행한다(S37). 그리고, 단계 S32부터 단계 S37까지는 i 값이 1이 될 때까지 1씩 감소시키면서 반복 수행한다(S38).
위의 단계를 모두 수행한 다음에는 전체 롬 크기가 최소가 되는 i, q, e 값을 찾는다(S39).
도 4는 12비트 출력을 가지는 DDFS에서의 커스 롬의 값을 양자화 롬과 에러롬으로 나누는 예를 설명하기 위하여 도시한 도면이다.
이 예에서,, 커스 롬의 크기는, i=4이며, 16개의 섹션으로 나누어진 것으로 가정한다. 이때, 커스 롬에는가 저장되는데, 커스 롬을 이루는 양자화 롬에는 각각 섹션의 상위 q 비트 중 최소값이 저장되고, 에러 롬에는 커스 롬과 양자화 롬의 차이값이 저장된다. 따라서, 이 양자화 롬과 에러 롬을 합하면 커스 롬을 얻을 수 있다.
도 5는 12비트 출력을 가지는 DDFS의 커스 롬과 파인 롬을 본 발명에 따른 롬 분할방법을 적용하여 커스-양자화 롬, 커스-에러 롬, 파인-양자화 롬, 파인-에러 롬으로 분할하였을 때, 각 롬에 저장된 데이터와를 더하여 사인값을 계산하는 계산식을 도시하고 있다.
위에서 양호한 실시예에 근거하여 이 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술사상을 벗어남이 없이 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로, 이 발명의 보호범위는 첨부된 청구범위에 의해서만 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.
이상과 같이 본 발명에 의하면, DDFS의 커스 롬을 커스-양자화 롬과 커스-에러 롬으로, 파인 롬을 파인-양자화 롬과 파인-에러 롬으로 분할함으로써, 전체 롬의 크기 및 소모 전력을 감소시켜 DDFS를 저전력화 할 수 있는 효과가 있다.

Claims (8)

  1. 입력비트가 k(k는 1보다 큰 자연수) 비트이고, 입력주소가 2k개이며, 출력비트가 c(c는 1보다 큰 자연수)인 오리지날 롬에 저장된 데이터를 2i(1≤i≤k) 개의 섹션으로 나누었을 때의 각 섹션에서의 최소값을 q(1≤q≤c) 비트의 양자화 롬에 저장하고,
    상기 오리지날 롬의 모든 입력주소(2k개)에 대해 상기 오리지날 롬의 데이터값과 상기 양자화 롬의 양자화값간의 에러값을 e 비트(e는 오리지날 롬의 모든 입력주소에 대해 모든 에러를 표현하기 위한 최소한의 비트수)의 에러 롬에 저장하는 것을 특징으로 하는 롬 분할방법.
  2. 제 1 항에 있어서,
    상기크기의 양자화 롬과크기의 에러 롬으로 이루어진 전체 롬의 크기를 최소화하는 변수 i, q, e를 구하고, 상기 오리지날 롬을 상기 양자화 롬과 에러 롬에 나누어 저장하는 것을 특징으로 하는 롬 분할방법.
  3. 제 2 항에 있어서,
    상기 전체 롬의 크기를 최소화하는 변수 i, q, e를 구하는 단계는,
    상기 i를 k로 초기화하고 상기 q는 c로 초기화하는 제1단계와,
    상기 2k를 2i의 섹션으로 나누어 각 섹션의 상위 q 비트값들 중 가장 작은 값을 양자화 롬(Q-ROM)으로 취하고, 상기 오리지날 롬과 양자화 롬의 차이값을 에러 롬으로 취하는 제2단계와,
    상기 오리지날 롬과 양자화 롬의 차이값 중 가장 큰 값을 저장하기 위하여 필요한 비트수(e)를 찾는 제3단계와,
    상기 양자화 롬과 에러 롬으로 이루어진 전체 롬의 크기()를 계산하는 제4단계와,
    상기 q값이 1이 될 때까지 1씩 감소시키면서 상기 제2단계 내지 제4단계를 반복 수행하는 제5단계와,
    상기 i 값이 1이 될 때까지 1씩 감소시키면서 q를 c로 초기화하고 상기 제2단계 내지 제5단계를 반복 수행하는 제6단계와,
    상기 제4단계에서 구한 전체 롬의 크기가 최소가 되는 i, q, e 값을 찾는 제7단계를 포함한 것을 특징으로 하는 롬 분할방법.
  4. 입력 위상값에 해당하는 사인값을 커스 롬과 파인 롬에 분할하여 저장하고 있다가 상기 두 롬값을 가산하여 상기 위상값에 해당하는 사인값을 출력하는 롬 룩업테이블을 포함한 디지털 주파수합성기에 있어서,
    상기 커스 롬은, 입력주소가 2k1(k1은 1보다 큰 자연수)개이고 출력비트가 c1(c1은 1보다 큰 자연수)일 때, 상기 커스 롬에 저장된 데이터를 2i1(1≤i1≤k1) 개의 섹션으로 나누었을 때의 각 섹션에서의 최소값을 q1(1≤q1≤c1) 비트로 저장한 커스-양자화 롬과,
    상기 커스 롬의 모든 입력주소(2k1)에 대해 상기 커스 롬의 데이터값과 상기 커스-양자화 롬의 양자화값간의 에러값을 e1 비트(e1은 커스 롬의 모든 입력주소에 대해 모든 에러를 표현하기 위한 최소한의 비트수)로 저장한 커스-에러 롬을 포함하고,
    상기 파인 롬은, 상기 입력주소가 2k2(k2는 1보다 큰 자연수)이고 출력비트가 c2(c2는 1보다 큰 자연수)일 때, 상기 파인 롬에 저장된 데이터를 2i2(1≤i2≤k2) 개의 섹션으로 나누었을 때의 각 섹션에서의 최소값을 q2(1≤q2≤c2) 비트로 저장한 파인-양자화 롬과,
    상기 파인 롬의 모든 입력주소(2k2)에 대해 상기 파인 롬의 데이터값과 상기 파인-양자화 롬의 양자화값간의 에러값을 e2 비트(e2는 파인 롬의 모든 입력주소에 대해 모든 에러를 표현하기 위한 최소한의 비트수)로 저장한 파인-에러 롬을 포함하는 것을 특징으로 하는 디지털 주파수합성기.
  5. 삭제
  6. 삭제
  7. 제 4 항에 있어서,
    상기 변수 i1, q1, e1은 모든 i1(1≤i1≤k1), q1(1≤q1≤c1)에 대해 상기 커스 롬의 전체 크기()를 최소화하는 값으로 설정된 것을 특징으로 하는 디지털 주파수합성기.
  8. 제 4 항에 있어서,
    상기 변수 i2, q2, e2는 모든 i2(1≤i2≤k2), q2(1≤q2≤c2)에 대해 상기 파인 롬의 전체 크기()를 최소화하는 값으로 설정된 것을 특징으로 하는 디지털 주파수합성기.
KR10-2001-0039998A 2001-07-05 2001-07-05 롬 분할방법과 이를 이용한 디지털 주파수합성기 KR100407693B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0039998A KR100407693B1 (ko) 2001-07-05 2001-07-05 롬 분할방법과 이를 이용한 디지털 주파수합성기
US10/017,315 US6615398B2 (en) 2001-07-05 2001-12-18 Method for dividing ROM and DDFS using the same method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0039998A KR100407693B1 (ko) 2001-07-05 2001-07-05 롬 분할방법과 이를 이용한 디지털 주파수합성기

Publications (2)

Publication Number Publication Date
KR20030004496A KR20030004496A (ko) 2003-01-15
KR100407693B1 true KR100407693B1 (ko) 2003-11-28

Family

ID=19711779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0039998A KR100407693B1 (ko) 2001-07-05 2001-07-05 롬 분할방법과 이를 이용한 디지털 주파수합성기

Country Status (2)

Country Link
US (1) US6615398B2 (ko)
KR (1) KR100407693B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060917A (en) * 1997-05-01 2000-05-09 Mitel Semiconductor Limited Frequency synthesizer
KR20000031136A (ko) * 1998-11-03 2000-06-05 정선종 직접 디지털 주파수 합성기
KR20010068350A (ko) * 2000-01-05 2001-07-23 김효근 직접 디지털 주파수 합성기
KR20030002262A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 선형 보간을 이용한 직접 디지털 주파수 합성기 및 주파수합성방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321642A (en) 1991-03-20 1994-06-14 Sciteq Electronics, Inc. Source of quantized samples for synthesizing sine waves
US5619535A (en) * 1994-07-27 1997-04-08 Alvarez, Jr.; Cesar E. Digital frequency synthesizer
TW338206B (en) 1997-10-02 1998-08-11 Nat Science Council The directing digital frequency synthesizer
US6404935B1 (en) * 1999-06-02 2002-06-11 Sun Microsystems, Inc. Area efficient two-stage correction log look-up

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060917A (en) * 1997-05-01 2000-05-09 Mitel Semiconductor Limited Frequency synthesizer
KR20000031136A (ko) * 1998-11-03 2000-06-05 정선종 직접 디지털 주파수 합성기
KR20010068350A (ko) * 2000-01-05 2001-07-23 김효근 직접 디지털 주파수 합성기
KR20030002262A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 선형 보간을 이용한 직접 디지털 주파수 합성기 및 주파수합성방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Electronic newspaper 2000.11. *

Also Published As

Publication number Publication date
KR20030004496A (ko) 2003-01-15
US6615398B2 (en) 2003-09-02
US20030014721A1 (en) 2003-01-16

Similar Documents

Publication Publication Date Title
US4975699A (en) Error reduction method and apparatus for a direct digital synthesizer
JP3484310B2 (ja) 可変長符号器
KR101183782B1 (ko) 디지털 아날로그 변환기(dacs)를 위한 통합 비선형성(inl)과 차동 비선형성(dnl) 수정 방법
KR100498457B1 (ko) 메모리를 감소시키는 개선된 룩업 테이블 압축방법 및이를 이용하여 압축된 룩업 테이블을 가지는 비선형 함수발생장치 및 그 발생방법
JP3238128B2 (ja) リードソロモン符号化装置および方法
US5321642A (en) Source of quantized samples for synthesizing sine waves
EP1775838B1 (en) Correction of static mismatch errors in a D/A converter
KR100407693B1 (ko) 롬 분할방법과 이를 이용한 디지털 주파수합성기
US11736118B2 (en) Method for outputting a current and current output circuit
US5864492A (en) Randomized digital waveshape samples from a look up table
US4748577A (en) Logarithmic data compression
KR20070099578A (ko) 위상 지속 가변 신호원 방법, 장치 및 컴퓨터 프로그램기록매체
KR102529602B1 (ko) 멀티레벨 룩업테이블을 이용한 함수근사 장치 및 방법
US8280937B2 (en) Sparse-coded look-up table
JP2000148442A (ja) 提供媒体、並びにデータ処理装置およびデータ処理方法
WO2005013105A1 (ja) ルックアップテーブル及びデータ取得方法
US8473534B2 (en) Method for use in a digital frequency synthesizer
JP4293665B2 (ja) 剰余乗算装置
US20180316938A1 (en) Method and apparatus for k-th order exp-golomb binarization
JPH11237973A (ja) 乗算器
US20180159557A1 (en) Coding device and coding method
JPH10320524A (ja) ルックアップテーブル装置及び画像生成装置
JP2580895Y2 (ja) データの非線形変換を伴うデジタル/アナログ変換装置
Omran et al. FPGA-Based implementation of a new phase-to-sine amplitude conversion architecture
JP3478489B2 (ja) データ補正方法、データ補正装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101101

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee