KR101485078B1 - 다중 주파수 신호를 생성하기 위한 장치 - Google Patents

다중 주파수 신호를 생성하기 위한 장치 Download PDF

Info

Publication number
KR101485078B1
KR101485078B1 KR20140133462A KR20140133462A KR101485078B1 KR 101485078 B1 KR101485078 B1 KR 101485078B1 KR 20140133462 A KR20140133462 A KR 20140133462A KR 20140133462 A KR20140133462 A KR 20140133462A KR 101485078 B1 KR101485078 B1 KR 101485078B1
Authority
KR
South Korea
Prior art keywords
data
frequency
signal
original signal
result
Prior art date
Application number
KR20140133462A
Other languages
English (en)
Inventor
홍상근
박선영
Original Assignee
엘아이지넥스원 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지넥스원 주식회사 filed Critical 엘아이지넥스원 주식회사
Priority to KR20140133462A priority Critical patent/KR101485078B1/ko
Application granted granted Critical
Publication of KR101485078B1 publication Critical patent/KR101485078B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • G06F1/0328—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명에 의한 다중 주파수 신호를 생성하기 위한 장치가 개시된다. 본 발명에 따른 다중 주파수 신호를 생성하기 위한 장치는 원 신호를 복사하여 다수의 복사 신호를 생성하되, 상기 원 신호의 IQ 데이터와 상기 다수의 복사 신호의 IQ 데이터를 기반으로 다중 주파수 데이터를 생성하는 입력신호 생성부; 및 생성된 상기 다중 주파수 데이터를 기반으로 다중 주파수 신호를 생성하는 DDS(Direct Digital Synthesizer)를 포함한다.

Description

다중 주파수 신호를 생성하기 위한 장치{APPARATUS FOR GENERATING MULTI FREQUENCY SIGNAL}
본 발명은 다중 주파수 생성 기술에 관한 것으로서, 특히, 하나의 신호를 복사하여 다수의 신호를 생성하도록 하는 다중 주파수 신호를 생성하기 위한 장치에 관한 것이다.
일반적으로 DDS(Direct Digital Synthesizer)는 모의 신호원으로 사용되는 소자를 일컫는다. DDS는 입력으로 클럭 당 위상 변위를 받아 신호를 생성하는 소자이긴 하지만 동시에 서로 다른 주파수를 갖는 다중 주파수 신호를 발생하는데 어려움이 있다.
즉, DDS는 두 개 이상의 주파수를 발생하고자 하는 경우 주파수를 시분할하여 출력하게 된다. 그러나 이러한 시분할의 경우 실제로 한 시점에 하나의 주파수 신호만 존재하면 교번 속도에 따른 위상 잡음이 발생할 수 있는 문제점이 있다.
따라서 이러한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 원 신호를 복사하여 다수의 복사 신호를 생성하되, 원 신호의 IQ 데이터와 복사 신호의 IQ 데이터를 기반으로 다중 주파수 신호를 생성하도록 하는 다중 주파수 신호를 생성하기 위한 장치를 제공하는데 있다.
그러나 본 발명의 목적은 상기에 언급된 사항으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 목적들을 달성하기 위하여, 본 발명의 한 관점에 따른 다중 주파수 신호를 생성하기 위한 장치는 원 신호를 복사하여 다수의 복사 신호를 생성하되, 상기 원 신호의 IQ 데이터와 상기 다수의 복사 신호의 IQ 데이터를 기반으로 다중 주파수 데이터를 생성하는 입력신호 생성부; 및 생성된 상기 다중 주파수 데이터를 기반으로 다중 주파수 신호를 생성하는 DDS(Direct Digital Synthesizer)를 포함할 수 있다.
바람직하게, 상기 입력신호 생성부는 상기 원 신호의 주파수를 위상으로 변환하고 변환된 상기 위상 데이터를 IQ 데이터로 변환하여 그 변환된 IQ 데이터를 기반으로 주파수 이동하여 상기 다수의 복사 신호를 생성하는 것을 특징으로 한다.
바람직하게, 상기 입력신호 생성부는 이동하고자 하는 상기 다수의 복사 신호의 주파수의 차를 위상 데이터로 각각 변환하고 변환된 상기 위상 데이터를 IQ 데이터로 변환하여 그 변환된 상기 다수의 복사 신호의 IQ 데이터를 상기 원 신호의 IQ 데이터와 각각 복소수 곱셈 연산하여 주파수 이동하는 것을 특징으로 한다.
바람직하게, 상기 입력신호 생성부는 상기 원 신호의 IQ 데이터와 상기 주파수 이동한 다수의 복사 신호의 IQ 데이터를 덧셈 연산하여 그 연산한 결과로 덧셈 연산된 IQ 데이터를 기반으로 상기 다중 주파수 데이터를 생성하는 것을 특징으로 한다.
본 발명의 다른 한 관점에 따른 다중 주파수 신호를 생성하기 위한 장치는 입력 받은 원 신호와 상기 원 신호의 주파수를 기준으로 이동하고자 하는 복사 신호의 주파수 차를 각각 적분하여 그 적분한 결과로 위상 데이터를 출력하는 적분기; 상기 적분기로부터 출력된 상기 위상 데이터를 각각 주파수 변환하여 그 변환한 결과로 IQ 데이터를 출력하는 NCO; 출력된 상기 IQ 데이터 중 상기 복사 신호의 IQ 데이터에 상기 원 신호의 IQ 데이터를 복소수 곱셈 연산하는 곱셈기; 상기 원 신호의 IQ 데이터와 상기 복소수 곱셈 연산된 IQ 데이터를 덧셈 연산하는 덧셈기; 상기 덧셈 연산된 IQ 데이터를 아크탄젠트(arctan) 연산하여 그 연산한 결과로 위상 데이터를 출력하는 연산부; 및 상기 연산부로부터 출력된 상기 위상 데이터를 미분하여 그 미분한 결과로 다중 주파수 데이터를 생성하고 생성된 상기 다중 주파수 데이터를 출력하는 미분기를 포함할 수 있다.
바람직하게, 상기 적분기는 누산기를 대신 사용하되, 상기 원 신호의 누산기는 θ0(t) = θ0(t-1)+ (F0+Fd(t))로 정의되고, 여기서, 상기 F0는 원 신호의 주파수이고, 상기 Fd(t)는 실제 데이터를 나타내는 것을 특징으로 한다.
바람직하게, 상기 적분기는 상기 원 신호를 적분하여 그 적분한 결과로 위상 데이터를 출력하는 제1 적분기; 및 상기 복사 신호의 주파수 차를 적분하여 그 적분한 결과로 위상 데이터를 출력하는 적어도 하나의 제2 적분기를 포함하는 것을 특징으로 한다.
바람직하게, 상기 NCO는 상기 제1 적분기로부터 출력된 상기 위상 데이터를 주파수 변환하여 그 변환한 결과로 IQ 데이터를 출력하는 제1 NCO; 및 상기 적어도 하나의 제2 적분기 각각으로부터 출력된 상기 위상 데이터를 주파수 변환하여 그 변환한 결과로 IQ 데이터를 출력하는 적어도 하나의 제2 NCO를 포함하는 것을 특징으로 한다.
바람직하게, 상기 곱셈기는 상기 적어도 하나의 제2 NCO 각각으로부터 출력된 IQ 데이터에 상기 원 신호의 IQ 데이터를 복소수 곱셈 연산하는 적어도 하나의 곱셈기를 포함하는 것을 특징으로 한다.
바람직하게, 상기 미분기는 상기 연산부로부터 출력된 상기 위상 데이터를 미분하되, 미분 대신 θ(t)-θ(t-1) 연산을 수행하는 것을 특징으로 한다.
이를 통해, 본 발명은 원 신호를 복사하여 다수의 복사 신호를 생성하되, 원 신호의 IQ 데이터와 복사 신호의 IQ 데이터를 기반으로 다중 주파수 신호를 생성하도록 함으로써, DDS로 입력되는 다중 주파수 신호를 효율적으로 생성할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 다중 주파수를 생성하기 위한 장치를 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 신호를 복사하는 원리를 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 데이터의 적분 결과를 보여주는 도면이다.
도 4는 본 발명의 일 실시예에 따른 데이터의 주파수 변환 결과를 보여주는 도면이다.
도 5는 본 발명의 일 실시예에 따른 최종 출력 데이터의 FFT 결과를 보여주는 도면이다.
도 6은 본 발명의 일 실시예에 따른 최종 출력 데이터와 그 위상을 보여주는 도면이다.
이하에서는, 본 발명의 실시예에 따른 다중 주파수 신호를 생성하기 위한 장치를 첨부한 도면을 참조하여 설명한다. 본 발명에 따른 동작 및 작용을 이해하는 데 필요한 부분을 중심으로 상세히 설명한다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 동일한 명칭의 구성 요소에 대하여 도면에 따라 다른 참조부호를 부여할 수도 있으며, 서로 다른 도면임에도 불구하고 동일한 참조부호를 부여할 수도 있다. 그러나, 이와 같은 경우라 하더라도 해당 구성 요소가 실시예에 따라 서로 다른 기능을 갖는다는 것을 의미하거나, 서로 다른 실시예에서 동일한 기능을 갖는다는 것을 의미하는 것은 아니며, 각각의 구성 요소의 기능은 해당 실시예에서의 각각의 구성 요소에 대한 설명에 기초하여 판단하여야 할 것이다.
본 발명에서는 원 신호를 복사하여 다수의 복사 신호를 생성하되, 원 신호의 IQ 데이터와 복사 신호의 IQ 데이터를 기반으로 다중 주파수 신호를 생성하도록 하는 방안을 제안한다.
도 1은 본 발명의 일 실시예에 따른 다중 주파수를 생성하기 위한 장치를 나타내는 도면이다.
도 1에 도시한 바와 같이, 본 발명에 따른 다중 주파수를 생성하기 위한 장치는 입력신호 생성부(100), 및 DDS(200)를 포함하고, 여기서, 입력신호 생성부(110)는 입력부(110), 적분기(120), NCO(Numerically Controlled Oscillator)(130), 곱셈기(140), 덧셈기(150), 연산부(160), 및 미분기(170)를 포함할 수 있다.
입력신호 생성부(100)는 DDS의 입력 값으로 다중 주파수 데이터를 생성할 수 있다.
입력부(110)는 원 신호와 원 신호의 주파수를 기준으로 이동하고자 하는 복사 신호의 주파수 차를 입력 받을 수 있다. 여기서, 원 신호와 다수의 복사 신호는 디지털 데이터로서 DDS의 입력 값이다.
이때, 원 신호는 F0+Fd(t)로 정의 되는데, 여기서 F0는 원 신호의 주파수이고, Fd(t)는 실제 데이터를 나타낼 수 있다.
도 2는 본 발명의 일 실시예에 따른 신호를 복사하는 원리를 설명하기 위한 도면이다.
도 2를 참조하면, 원 신호의 주파수가 F0인 경우, 원 신호를 주파수 F1, F2로 복사하여 다수의 복사 신호를 생성하여 총 3개의 신호를 출력하는 것을 볼 수 수 있다.
또한, 이동하고자 하는 다수의 복사 신호의 주파수 차는 F1-F0, F2-F0가 될 수 있다.
적분기(120)는 입력 받은 원 신호와 이동하고자 하는 복사 신호의 주파수 차를 각각 적분하여 그 적분한 결과로 위상 데이터를 출력할 수 있다.
예컨대, 제1 적분기(121)는 입력 받은 원 신호 F0+Fd(t)를 적분하여 그 적분한 결과로 θ0(t)를 출력하고, 제2 적분기(122)는 입력 받은 복사 신호의 주파수 차 F1-F0를 적분하여 그 적분한 결과로 θ1(t)를 출력하며, 제3 적분기(123)는 입력 받은 복사 신호의 주파수 차 F2-F0를 적분하여 그 적분한 결과로 θ2(t)를 출력할 수 있다.
도 3은 본 발명의 일 실시예에 따른 데이터의 적분 결과를 보여주는 도면이다.
도 3을 참조하면, 상단(310)에서 입력 받은 원 신호 F0+Fd(t)의 파형을 보여주고, 하단(320)에서 원 신호를 적분한 결과로 생성된 위상 데이터 θ0(t)의 파형을 보여주고 있다.
이때, 입력 받은 값은 실제 디지털 데이터이기 때문에 적분기 대신 누산기를 사용할 수 있는데, 예컨대, 원 신호의 누산기는 θ0(t) = θ0(t-1)+ (F0+Fd(t))로 정의될 수 있다.
마찬가지로, 복사 신호의 주파수 차 (F1-F0), (F2-F0)에 대한 누산기는 예컨대, θ1(t) = θ1(t-1)+(F1-F0), θ2(t) = θ2(t-1)+(F2-F0)로 각각 정의될 수 있다.
이때, 위상은 360도가 0도와 동일하기 때문에 랩핑(wrapping)을 하여 처리할 수 있다.
NCO(130)는 디지털 데이터를 기저대역 성분과 이미지 성분으로 주파수 변환하여 그 변환한 결과로 I(In-phase) 신호, 및 Q(Quadrature-phase) 신호를 출력할 수 있다.
즉, NCO(130)는 입력 받은 위상 데이터 θ0(t), θ1(t), θ2(t)를 주파수 변환하여 그 변환한 결과로 IQ 데이터 cosθi(t), sinθi(t)를 각각 구할 수 있다.
예컨대, 제1 NCO(131)는 입력 받은 위상 데이터 θ0(t)를 주파수 변환하여 그 변환한 결과로 IQ 데이터 cosθ0(t)+jsinθ0(t)를 출력하고, 제2 NCO(132)는 입력 받은 위상 데이터 θ1(t)를 주파수 변환하여 그 변환한 결과로 IQ 데이터 cosθ1(t)+jsinθ1(t)를 출력하며, 제3 NCO(133)는 입력 받은 위상 데이터 θ2(t)를 주파수 변환하여 그 변환한 결과로 IQ 데이터 cosθ2(t)+jsinθ2(t)를 각각 출력할 수 있다.
도 4는 본 발명의 일 실시예에 따른 데이터의 주파수 변환 결과를 보여주는 도면이다.
도 4를 참조하면, 첫번째(410)에서 IQ 데이터 cosθ0(t)+jsinθ0(t)의 파형을 보여주고, 두번째(420)에서 IQ 데이터 cosθ1(t)+jsinθ1(t)의 파형을 보여주며, 세번째(430)에서 IQ 데이터 cosθ2(t)+jsinθ2(t)의 파형을 보여주고 있다.
곱셈기(140)는 출력된 복사 신호의 IQ 데이터 cosθ1(t)+jsinθ1(t), cosθ2(t)+jsinθ2(t)에 원 신호의 IQ 데이터 cosθ0(t)+jsinθ0(t)를 복소수 곱셈 연산할 수 있다.
예컨대, 제1 곱셈기(141)은 출력된 복사 신호의 IQ 데이터 cosθ1(t)+jsinθ1(t)에 원 신호의 IQ 데이터 cosθ0(t)+jsinθ0(t)를 복소수 곱셈 연산하고, 제2 곱셈기(142)는 출력된 복사 신호의 IQ 데이터 cosθ2(t)+jsinθ2(t)에 원 신호의 IQ 데이터 cosθ0(t)+jsinθ0(t)를 복소수 곱셈 연산할 수 있다.
이러한 복소수 곱셈 연산은 원 신호 F0+Fd(t)를 F1+Fd(t), F2+Fd(t)로 각각 변환하는 것과 같다.
덧셈기(150)는 원 신호의 IQ 데이터와 변환된 다수의 IQ 데이터를 덧셈 연산할 수 있다.
연산부(160)는 덧셈 연산된 IQ 데이터를 아크탄젠트(arctan) 연산하여 그 연산한 결과로 위상 데이터 Q(t)를 출력할 수 있다. 이러한 연산부(160)의 아크젠트 연산은 예컨대, FPGA로 구현 시에는 cordic 알고리즘을 이용하여 구현될 수 있다.
미분기(170)는 입력 받은 위상 데이터 Q(t)를 미분하여 그 미분한 결과로 다중 주파수 데이터 F를 생성하고 생성된 다중 주파수 데이터 F를 DDS의 입력으로 출력할 수 있다.
이때, 미분기(170)는 실제로 미분 대신 θ(t)-θ(t-1) 연산을 수행할 수 있다.
DDS(200)는 생성된 다중 주파수 데이터를 기반으로 다중 주파수 신호를 출력할 수 있다.
도 5는 본 발명의 일 실시예에 따른 데이터의 FFT 결과를 보여주는 도면이고, 도 6은 본 발명의 일 실시예에 따른 최종 출력 데이터와 그 위상을 보여주는 도면이다.
도 5를 참조하면, 상단(510)에서 원 신호의 FFT(Fast Fourier Transform) 결과를 보여주고, 하단(520)에서 미분기로부터 출력된 최종 출력 데이터의 FFT 결과를 보여주고 있다.
도 6을 참조하면, 상단(610)에서 미분기로부터 출력된 다중 주파수 신호인 최종 출력 데이터의 파형을 보여주고, 하단(620)에서 최종 출력 데이터의 위상을 보여주고 있다.
한편, 이상에서 설명한 본 발명의 실시예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 기재되어 있다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 그 모든 구성 요소들이 각각 하나의 독립적인 하드웨어로 구현될 수 있지만, 각 구성 요소들의 그 일부 또는 전부가 선택적으로 조합되어 하나 또는 복수 개의 하드웨어에서 조합된 일부 또는 전부의 기능을 수행하는 프로그램 모듈을 갖는 컴퓨터 프로그램으로서 구현될 수도 있다. 또한, 이와 같은 컴퓨터 프로그램은 USB 메모리, CD 디스크, 플래쉬 메모리 등과 같은 컴퓨터가 읽을 수 있는 저장매체(Computer Readable Media)에 저장되어 컴퓨터에 의하여 읽혀지고 실행됨으로써, 본 발명의 실시예를 구현할 수 있다. 컴퓨터 프로그램의 저장매체로서는 자기 기록매체, 광 기록매체, 캐리어 웨이브 매체 등이 포함될 수 있다.
이상에서 설명한 실시예들은 그 일 예로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
110: 입력부
120: 적분기
130: NCO
140: 곱셈기
150: 덧셈기
160: 연산부
170: 미분기

Claims (10)

  1. 원 신호를 복사하여 다수의 복사 신호를 생성하되, 상기 원 신호의 IQ 데이터와 상기 다수의 복사 신호의 IQ 데이터를 기반으로 다중 주파수 데이터를 생성하는 입력신호 생성부; 및
    생성된 상기 다중 주파수 데이터를 기반으로 다중 주파수 신호를 생성하는 DDS(Direct Digital Synthesizer);
    를 포함하는 다중 주파수 신호를 생성하기 위한 장치.
  2. 제1 항에 있어서,
    상기 입력신호 생성부는,
    상기 원 신호의 주파수를 위상으로 변환하고 변환된 상기 위상 데이터를 IQ 데이터로 변환하여 그 변환된 IQ 데이터를 기반으로 주파수 이동하여 상기 다수의 복사 신호를 생성하는 것을 특징으로 하는 다중 주파수 신호를 생성하기 위한 장치.
  3. 제2 항에 있어서,
    상기 입력신호 생성부는,
    이동하고자 하는 상기 다수의 복사 신호의 주파수의 차를 위상 데이터로 각각 변환하고 변환된 상기 위상 데이터를 IQ 데이터로 변환하여 그 변환된 상기 다수의 복사 신호의 IQ 데이터를 상기 원 신호의 IQ 데이터와 각각 복소수 곱셈 연산하여 주파수 이동하는 것을 특징으로 하는 다중 주파수 신호를 생성하기 위한 장치.
  4. 제3 항에 있어서,
    상기 입력신호 생성부는,
    상기 원 신호의 IQ 데이터와 상기 주파수 이동한 다수의 복사 신호의 IQ 데이터를 덧셈 연산하여 그 연산한 결과로 덧셈 연산된 IQ 데이터를 기반으로 상기 다중 주파수 데이터를 생성하는 것을 특징으로 하는 다중 주파수 신호를 생성하기 위한 장치.
  5. 입력 받은 원 신호와 상기 원 신호의 주파수를 기준으로 이동하고자 하는 복사 신호의 주파수 차를 각각 적분하여 그 적분한 결과로 위상 데이터를 출력하는 적분기;
    상기 적분기로부터 출력된 상기 위상 데이터를 각각 주파수 변환하여 그 변환한 결과로 IQ 데이터를 출력하는 NCO;
    출력된 상기 IQ 데이터 중 상기 복사 신호의 IQ 데이터에 상기 원 신호의 IQ 데이터를 복소수 곱셈 연산하는 곱셈기;
    상기 원 신호의 IQ 데이터와 상기 복소수 곱셈 연산된 IQ 데이터를 덧셈 연산하는 덧셈기;
    상기 덧셈 연산된 IQ 데이터를 아크탄젠트(arctan) 연산하여 그 연산한 결과로 위상 데이터를 출력하는 연산부; 및
    상기 연산부로부터 출력된 상기 위상 데이터를 미분하여 그 미분한 결과로 다중 주파수 데이터를 생성하고 생성된 상기 다중 주파수 데이터를 출력하는 미분기;
    를 포함하는 다중 주파수 신호를 생성하기 위한 장치.
  6. 제5 항에 있어서,
    상기 적분기는,
    누산기를 대신 사용하되, 상기 원 신호의 누산기는 θ0(t) = θ0(t-1)+ (F0+Fd(t))로 정의되고, 여기서, 상기 F0는 원 신호의 주파수이고, 상기 Fd(t)는 실제 데이터를 나타내는 것을 특징으로 하는 다중 주파수 신호를 생성하기 위한 장치.
  7. 제5 항에 있어서,
    상기 적분기는,
    상기 원 신호를 적분하여 그 적분한 결과로 위상 데이터를 출력하는 제1 적분기; 및
    상기 복사 신호의 주파수 차를 적분하여 그 적분한 결과로 위상 데이터를 출력하는 적어도 하나의 제2 적분기를 포함하는 것을 특징으로 하는 다중 주파수 신호를 생성하기 위한 장치.
  8. 제7 항에 있어서,
    상기 NCO는,
    상기 제1 적분기로부터 출력된 상기 위상 데이터를 주파수 변환하여 그 변환한 결과로 IQ 데이터를 출력하는 제1 NCO; 및
    상기 적어도 하나의 제2 적분기 각각으로부터 출력된 상기 위상 데이터를 주파수 변환하여 그 변환한 결과로 IQ 데이터를 출력하는 적어도 하나의 제2 NCO를 포함하는 것을 특징으로 하는 다중 주파수 신호를 생성하기 위한 장치.
  9. 제8 항에 있어서,
    상기 곱셈기는,
    상기 적어도 하나의 제2 NCO 각각으로부터 출력된 IQ 데이터에 상기 원 신호의 IQ 데이터를 복소수 곱셈 연산하는 적어도 하나의 곱셈기를 포함하는 것을 특징으로 하는 다중 주파수 신호를 생성하기 위한 장치.
  10. 제5 항에 있어서,
    상기 미분기는,
    상기 연산부로부터 출력된 상기 위상 데이터를 미분하되, 미분 대신 θ(t)-θ(t-1) 연산을 수행하는 것을 특징으로 하는 다중 주파수 신호를 생성하기 위한 장치.
KR20140133462A 2014-10-02 2014-10-02 다중 주파수 신호를 생성하기 위한 장치 KR101485078B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20140133462A KR101485078B1 (ko) 2014-10-02 2014-10-02 다중 주파수 신호를 생성하기 위한 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20140133462A KR101485078B1 (ko) 2014-10-02 2014-10-02 다중 주파수 신호를 생성하기 위한 장치

Publications (1)

Publication Number Publication Date
KR101485078B1 true KR101485078B1 (ko) 2015-01-22

Family

ID=52592247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20140133462A KR101485078B1 (ko) 2014-10-02 2014-10-02 다중 주파수 신호를 생성하기 위한 장치

Country Status (1)

Country Link
KR (1) KR101485078B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0875987A1 (en) * 1997-05-01 1998-11-04 Mitel Semiconductor Limited Frequency synthesiser
US7948274B2 (en) 2009-09-30 2011-05-24 Nokia Corporation Frequency generation circuitry and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0875987A1 (en) * 1997-05-01 1998-11-04 Mitel Semiconductor Limited Frequency synthesiser
US7948274B2 (en) 2009-09-30 2011-05-24 Nokia Corporation Frequency generation circuitry and method

Similar Documents

Publication Publication Date Title
US10756714B2 (en) Skew control
US10084616B2 (en) Peak cancellation-crest factor reduction device, peak-to-average power ratio reduction method, and peak value determination device
JPWO2018116943A1 (ja) ノイズ抑圧装置、ノイズ抑圧方法、及びこれらを用いた受信装置、受信方法
KR101485078B1 (ko) 다중 주파수 신호를 생성하기 위한 장치
JP2014204432A (ja) 疑似周波数減衰サーボ
KR101485079B1 (ko) Ｄｄｓ의 다중 주파수 신호를 생성하기 위한 방법
CN113612522B (zh) 一种频域偏离的处理方法及装置
JP5208211B2 (ja) 試験装置、及び試験方法
US20140122553A1 (en) Vector NCO and Twiddle Factor Generator
JP2014192648A (ja) ピーク低減回路及びピーク低減方法
JP2016208340A (ja) ロックインアンプ
JP6933303B2 (ja) 波源方向推定装置、波源方向推定方法、およびプログラム
KR102064232B1 (ko) 데이터 레이트 변환 장치 및 방법
JP5823785B2 (ja) 回転角度検出装置
CN109729038B (zh) 一种捷变型宽带矢量基带信号发生装置和方法
JP6453641B2 (ja) 周波数変換装置、送信装置、周波数変換方法及び周波数変換用プログラム
JP5009641B2 (ja) 信号発生装置
RU2535198C1 (ru) Способ и устройство формирования опорного сигнала вычислительными средствами в системах частотной и фазовой синхронизации широкополосных систем связи
JP2018170640A (ja) マルチトーン信号検出装置、マルチトーン信号検出方法及びプログラム
Manalo et al. Implementing Filters on FPGAs
JP6095085B1 (ja) 共振周波数読み出し方法および装置
WO2022020278A1 (en) Determining lo leakage and quadrature error parameters of an rf front end
US9264051B2 (en) Clock generation circuit and electronic apparatus
Kido Hilbert Transform
JP4595848B2 (ja) 信号発生回路

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171122

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 6