JPH10326852A - ベアチップ実装方法および半導体集積回路装置 - Google Patents
ベアチップ実装方法および半導体集積回路装置Info
- Publication number
- JPH10326852A JPH10326852A JP9134851A JP13485197A JPH10326852A JP H10326852 A JPH10326852 A JP H10326852A JP 9134851 A JP9134851 A JP 9134851A JP 13485197 A JP13485197 A JP 13485197A JP H10326852 A JPH10326852 A JP H10326852A
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- semiconductor bare
- dielectric substrate
- semiconductor
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 良好な放熱特性を持つことのできるベアチッ
プ実装方法およびこの方法を使用した半導体集積回路装
置を実現する。 【解決手段】 半導体ベアチップ１０１の側面には、良
熱伝導性の接着剤１０２により良熱伝導性の枠状部材１
０３が固定されている。半導体ベアチップ１０１には金
からなる第１のバンプ１０４1 が形成されており、枠状
部材１０３の上には金からなる第２のバンプ１０４2 が
形成されている。第１のバンプ１０４1 と第２のバンプ
１０４2 は、共にアルミナからなる誘電体基板１０５の
対向する箇所に接続されている。半導体ベアチップ１０
１が発生した熱は、第１のバンプ１０４1 から誘電体基
板１０５に逃げるだけでなく、枠状部材１０３から外部
および第２のバンプ１０４2 を介して誘電体基板１０５
にも逃げるので、良好な放熱特性を得ることができる。
プ実装方法およびこの方法を使用した半導体集積回路装
置を実現する。 【解決手段】 半導体ベアチップ１０１の側面には、良
熱伝導性の接着剤１０２により良熱伝導性の枠状部材１
０３が固定されている。半導体ベアチップ１０１には金
からなる第１のバンプ１０４1 が形成されており、枠状
部材１０３の上には金からなる第２のバンプ１０４2 が
形成されている。第１のバンプ１０４1 と第２のバンプ
１０４2 は、共にアルミナからなる誘電体基板１０５の
対向する箇所に接続されている。半導体ベアチップ１０
１が発生した熱は、第１のバンプ１０４1 から誘電体基
板１０５に逃げるだけでなく、枠状部材１０３から外部
および第２のバンプ１０４2 を介して誘電体基板１０５
にも逃げるので、良好な放熱特性を得ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体ベアチップを
フリップチップ実装するためのベアチップ実装方法とこ
のベアチップ実装方法を用いて製造する半導体集積回路
装置に関する。
フリップチップ実装するためのベアチップ実装方法とこ
のベアチップ実装方法を用いて製造する半導体集積回路
装置に関する。
【０００２】
【従来の技術】図３は、従来のベアチップ実装方法を説
明するためのものである。半導体ベアチップ１１は、電
気絶縁性の樹脂１２によって誘電体基板１３へ実装され
る。半導体ベアチップのパッドに形成した微細なはんだ
端子としてのバンプ１４がこの状態で誘電体基板１３の
対応する箇所に接続されることになる。
明するためのものである。半導体ベアチップ１１は、電
気絶縁性の樹脂１２によって誘電体基板１３へ実装され
る。半導体ベアチップのパッドに形成した微細なはんだ
端子としてのバンプ１４がこの状態で誘電体基板１３の
対応する箇所に接続されることになる。
【０００３】半導体集積回路装置の回路動作の高速化や
回路機能の向上に伴って、回路装置の集積度が一段と高
まり、消費電力ならびに発熱がますます増大している。
図３に示したベアチップ実装方法では、半導体ベアチッ
プ１１上で発生した熱がバンプ１４のみを介して誘電体
基板１３へ伝達される。したがって、十分な放熱特性を
得ることができないという問題が生じてしまう。
回路機能の向上に伴って、回路装置の集積度が一段と高
まり、消費電力ならびに発熱がますます増大している。
図３に示したベアチップ実装方法では、半導体ベアチッ
プ１１上で発生した熱がバンプ１４のみを介して誘電体
基板１３へ伝達される。したがって、十分な放熱特性を
得ることができないという問題が生じてしまう。
【０００４】図４は、このような問題を解決するものと
して提案されたベアチップ実装方法を説明するためのも
のである。この方法では、配線基板２１に枠状の部材２
２を銀ろう付け等によって固着し、キャビティ状の空間
を形成するようにしている。放熱スタッド２３を接合部
材２４によって固着した集積回路チップ２５は、はんだ
バンプ２６を介して配線基板２１に接続されている。ま
た、枠状の部材２２と放熱スタッド２３の間には、集積
回路チップ２５、配線基板２１の表面を完全に覆うよう
にして、封止用の電気絶縁性樹脂２７が充填されてい
る。電気絶縁性樹脂２７の上部には、低融点金属２８の
被膜が形成されている。
して提案されたベアチップ実装方法を説明するためのも
のである。この方法では、配線基板２１に枠状の部材２
２を銀ろう付け等によって固着し、キャビティ状の空間
を形成するようにしている。放熱スタッド２３を接合部
材２４によって固着した集積回路チップ２５は、はんだ
バンプ２６を介して配線基板２１に接続されている。ま
た、枠状の部材２２と放熱スタッド２３の間には、集積
回路チップ２５、配線基板２１の表面を完全に覆うよう
にして、封止用の電気絶縁性樹脂２７が充填されてい
る。電気絶縁性樹脂２７の上部には、低融点金属２８の
被膜が形成されている。
【０００５】ここで、集積回路チップ２５の電気信号
は、はんだバンプ２６、配線基板２１内部のスルーホー
ル３１を介してキップキャリアの外部へ導かれ、はんだ
接合部３２により配線基板３３に接続されるようになっ
ている。また、集積回路チップ２５で生じる熱は、放熱
スタッド２３を介してこれに固着または圧接する図示し
ないヒートシンクで吸収されるようになっている。
は、はんだバンプ２６、配線基板２１内部のスルーホー
ル３１を介してキップキャリアの外部へ導かれ、はんだ
接合部３２により配線基板３３に接続されるようになっ
ている。また、集積回路チップ２５で生じる熱は、放熱
スタッド２３を介してこれに固着または圧接する図示し
ないヒートシンクで吸収されるようになっている。
【０００６】
【発明が解決しようとする課題】図３あるいは図４に示
したベアチップ実装方法あるいはこの方法により製造さ
れた半導体集積回路装置によれば、半導体ベアチップ、
すなわち集積回路チップ２５の実装のみでは良好な放熱
特性を得ることはできない。これは図３で説明したと同
様に半導体ベアチップだけでは放熱の経路がはんだバン
プ２６のみとなるからである。そこで図４に示したよう
に集積回路チップ２５の裏面に放熱スタッド２３を使用
してこれに放熱材を取り付けることが提案されている。
しかしながら、この方法では放熱スタッド２３ならびに
ヒートシンクのような放熱材が半導体ベアチップに重ね
るようにして取り付けられるので、モジュール全体とし
ての高さがかさばるといった問題があった。
したベアチップ実装方法あるいはこの方法により製造さ
れた半導体集積回路装置によれば、半導体ベアチップ、
すなわち集積回路チップ２５の実装のみでは良好な放熱
特性を得ることはできない。これは図３で説明したと同
様に半導体ベアチップだけでは放熱の経路がはんだバン
プ２６のみとなるからである。そこで図４に示したよう
に集積回路チップ２５の裏面に放熱スタッド２３を使用
してこれに放熱材を取り付けることが提案されている。
しかしながら、この方法では放熱スタッド２３ならびに
ヒートシンクのような放熱材が半導体ベアチップに重ね
るようにして取り付けられるので、モジュール全体とし
ての高さがかさばるといった問題があった。
【０００７】そこで本発明の目的は、半導体ベアチップ
の裏面に放熱材を取り付けることなく良好な放熱特性を
持つことのできるベアチップ実装方法およびこの方法を
使用した半導体集積回路装置を提供することにある。
の裏面に放熱材を取り付けることなく良好な放熱特性を
持つことのできるベアチップ実装方法およびこの方法を
使用した半導体集積回路装置を提供することにある。
【０００８】
【課題を解決するための手段】請求項１記載の発明で
は、（イ）半導体ベアチップの側面を取り囲むように良
熱伝導性の枠状部材を取り付ける第１の工程と、（ロ）
枠状部材との間に良熱伝導性の材料を介在させるように
して誘電体基板に半導体ベアチップをフリップチップ実
装する第２の工程とをベアチップ実装方法に具備させ
る。
は、（イ）半導体ベアチップの側面を取り囲むように良
熱伝導性の枠状部材を取り付ける第１の工程と、（ロ）
枠状部材との間に良熱伝導性の材料を介在させるように
して誘電体基板に半導体ベアチップをフリップチップ実
装する第２の工程とをベアチップ実装方法に具備させ
る。
【０００９】すなわち請求項１記載の発明では、半導体
ベアチップの側面に第１の工程で良熱伝導性の枠状部材
を取り付け、誘電体基板と枠状部材の間に第２の工程で
良熱伝導性の材料を介在させることにより、誘電体基板
側への放熱効果を高め、半導体ベアチップの裏面に放熱
材を取り付ける必要を無くすことにしている。
ベアチップの側面に第１の工程で良熱伝導性の枠状部材
を取り付け、誘電体基板と枠状部材の間に第２の工程で
良熱伝導性の材料を介在させることにより、誘電体基板
側への放熱効果を高め、半導体ベアチップの裏面に放熱
材を取り付ける必要を無くすことにしている。
【００１０】請求項２記載の発明では、（イ）半導体ベ
アチップと、（ロ）この半導体ベアチップの側面を取り
囲むようにしてこれに固定された良熱伝導性の枠状部材
と、（ハ）半導体ベアチップをフリップチップ実装する
と共に枠状部材との間に良熱伝導性の材料を介在させた
誘電体基板とを半導体集積回路装置に具備させる。
アチップと、（ロ）この半導体ベアチップの側面を取り
囲むようにしてこれに固定された良熱伝導性の枠状部材
と、（ハ）半導体ベアチップをフリップチップ実装する
と共に枠状部材との間に良熱伝導性の材料を介在させた
誘電体基板とを半導体集積回路装置に具備させる。
【００１１】すなわち請求項２記載の発明では、半導体
ベアチップの側面に取り付けられた良熱伝導性の枠状部
材から良熱伝導性の材料を介して誘電体基板に放熱を行
わせるようにして、半導体ベアチップの裏面に放熱材を
取り付ける必要を無くすことにしている。
ベアチップの側面に取り付けられた良熱伝導性の枠状部
材から良熱伝導性の材料を介して誘電体基板に放熱を行
わせるようにして、半導体ベアチップの裏面に放熱材を
取り付ける必要を無くすことにしている。
【００１２】請求項３記載の発明では、半導体ベアチッ
プおよび枠状部材には誘電体基板と対向する面にそれぞ
れ熱伝導性に優れた金製のバンプが形成されていること
を特徴としている。バンプとしては、はんだバンプのよ
うに他の導電性の材料でもよいが、金を使用することで
放熱特性も良好となる。
プおよび枠状部材には誘電体基板と対向する面にそれぞ
れ熱伝導性に優れた金製のバンプが形成されていること
を特徴としている。バンプとしては、はんだバンプのよ
うに他の導電性の材料でもよいが、金を使用することで
放熱特性も良好となる。
【００１３】請求項４記載の発明では、半導体ベアチッ
プには誘電体基板と対向する面に金製のバンプが形成さ
れており、枠状部材と誘電体基板の間隙には銀ペースト
が充填されていることを特徴としている。枠状部材は、
このようにバンプを形成する代わりに熱の伝導性に優れ
た材料を充填することでも同様に放熱効果を高めること
ができる。
プには誘電体基板と対向する面に金製のバンプが形成さ
れており、枠状部材と誘電体基板の間隙には銀ペースト
が充填されていることを特徴としている。枠状部材は、
このようにバンプを形成する代わりに熱の伝導性に優れ
た材料を充填することでも同様に放熱効果を高めること
ができる。
【００１４】
【００１５】
【実施例】以下実施例につき本発明を詳細に説明する。
【００１６】第１の実施例
【００１７】図１は本発明の第１の実施例におけるベア
チップ実装方法を表わしたものである。第１の実施例の
半導体ベアチップ１０１の周囲には、良熱伝導性の接着
剤１０２を介して同じく良熱伝導性の枠状部材１０３が
取り付けられている。ここで接着剤１０２は、エポキシ
系の樹脂であり、枠状部材１０３はアルミニウム材であ
る。接着剤１０２は金属粒等をフィラーとして添加され
ているとなお良い。本実施例では半導体ベアチップ１０
１が６ｍｍ角のサイズであり、枠状部材１０３は内寸法
が６．５ｍｍ角で外寸法が９ｍｍ角の形状のものを使用
している。
チップ実装方法を表わしたものである。第１の実施例の
半導体ベアチップ１０１の周囲には、良熱伝導性の接着
剤１０２を介して同じく良熱伝導性の枠状部材１０３が
取り付けられている。ここで接着剤１０２は、エポキシ
系の樹脂であり、枠状部材１０３はアルミニウム材であ
る。接着剤１０２は金属粒等をフィラーとして添加され
ているとなお良い。本実施例では半導体ベアチップ１０
１が６ｍｍ角のサイズであり、枠状部材１０３は内寸法
が６．５ｍｍ角で外寸法が９ｍｍ角の形状のものを使用
している。
【００１８】半導体ベアチップ１０１の回路面上の電極
の上には高さが５０μｍの金からなる第１のバンプ１０
４1 が形成されており、枠状部材１０３の上には同じく
高さが５０μｍの金からなる第２のバンプ１０４2 が形
成されている。第１のバンプ１０４1 は、アルミナから
なる誘電体基板１０５のランドに接続されている。第２
のバンプ１０４2 は、この誘電体基板１０５の枠状部材
１０３接続用に配置された導電性のパターンに接続され
ている。また、半導体ベアチップ１０１、枠状部材１０
３および誘電体基板１０５の間を封止するようにして、
エポキシ系の電気絶縁性の樹脂１０６が充填されてい
る。誘電体基板１０５は、これ以外にも一般に使用され
ている回路基板の材料を使用することができる。例え
ば、ガラスエポキシ、ポリイミド、テフロン等の樹脂系
の材料や、ガラスセラミック等の一般に電子回路用基板
に使用されている材料の使用が可能である。
の上には高さが５０μｍの金からなる第１のバンプ１０
４1 が形成されており、枠状部材１０３の上には同じく
高さが５０μｍの金からなる第２のバンプ１０４2 が形
成されている。第１のバンプ１０４1 は、アルミナから
なる誘電体基板１０５のランドに接続されている。第２
のバンプ１０４2 は、この誘電体基板１０５の枠状部材
１０３接続用に配置された導電性のパターンに接続され
ている。また、半導体ベアチップ１０１、枠状部材１０
３および誘電体基板１０５の間を封止するようにして、
エポキシ系の電気絶縁性の樹脂１０６が充填されてい
る。誘電体基板１０５は、これ以外にも一般に使用され
ている回路基板の材料を使用することができる。例え
ば、ガラスエポキシ、ポリイミド、テフロン等の樹脂系
の材料や、ガラスセラミック等の一般に電子回路用基板
に使用されている材料の使用が可能である。
【００１９】このような実装方法で製作された半導体集
積回路装置で、半導体ベアチップ１０１へ電源が供給さ
れるとその回路面に発生した熱は第１のバンプ１０４1
を介して誘電体基板１０５へ放熱される他、側面の接着
剤１０２を介して枠状部材１０３に伝達する。そして、
枠状部材１０３から外部および第２のバンプ１０４2を
介して更に誘電体基板１０５へと放熱され、これら相互
の放熱経路によって放熱特性を向上させることができ
る。
積回路装置で、半導体ベアチップ１０１へ電源が供給さ
れるとその回路面に発生した熱は第１のバンプ１０４1
を介して誘電体基板１０５へ放熱される他、側面の接着
剤１０２を介して枠状部材１０３に伝達する。そして、
枠状部材１０３から外部および第２のバンプ１０４2を
介して更に誘電体基板１０５へと放熱され、これら相互
の放熱経路によって放熱特性を向上させることができ
る。
【００２０】このように半導体ベアチップ１０１に枠状
部材１０３が取り付けられ、この枠状部材１０３が第２
のバンプ１０４2 を介して誘電体基板１０５と接続され
たことにより、半導体ベアチップ１０１の放熱性が良好
となり、半導体集積回路を安定して動作させることがで
きる。しかも、図４で示したように半導体ベアチップ１
０１の裏面に放熱材を取り付ける必要がなくなるので、
モジュール全体を低背型にすることができる。なお、本
実施例では第１および第２のバンプ１０４1 、１０４2
を全く同一サイズのバンプとしたが、第２のバンプ１０
４2 を半導体ベアチップ１０１や誘電体基板１０５との
接触面積のより広いバンプとしてもよいことは当然であ
る。
部材１０３が取り付けられ、この枠状部材１０３が第２
のバンプ１０４2 を介して誘電体基板１０５と接続され
たことにより、半導体ベアチップ１０１の放熱性が良好
となり、半導体集積回路を安定して動作させることがで
きる。しかも、図４で示したように半導体ベアチップ１
０１の裏面に放熱材を取り付ける必要がなくなるので、
モジュール全体を低背型にすることができる。なお、本
実施例では第１および第２のバンプ１０４1 、１０４2
を全く同一サイズのバンプとしたが、第２のバンプ１０
４2 を半導体ベアチップ１０１や誘電体基板１０５との
接触面積のより広いバンプとしてもよいことは当然であ
る。
【００２１】第２の実施例
【００２２】図２は、本発明の第２の実施例におけるベ
アチップ実装方法を表わしたものである。図２で図１と
同一部分には同一の符号を付しており、これらの説明を
適宜省略する。この第２の実施例では、半導体ベアチッ
プ１０１の側面に接着剤１０２を介して取り付けられた
枠状部材１０３の下面と誘電体基板１０５の対応する部
位との間隙に、良熱伝導性のエポキシ系の接着剤１２１
を充填している。接着剤１２１は、必ずしも絶縁性の良
好なものである必要がない。したがって、エポキシ系の
接着剤１２１の代わりに、例えば銀ペースト等の導電性
接着剤を使用することも可能である。
アチップ実装方法を表わしたものである。図２で図１と
同一部分には同一の符号を付しており、これらの説明を
適宜省略する。この第２の実施例では、半導体ベアチッ
プ１０１の側面に接着剤１０２を介して取り付けられた
枠状部材１０３の下面と誘電体基板１０５の対応する部
位との間隙に、良熱伝導性のエポキシ系の接着剤１２１
を充填している。接着剤１２１は、必ずしも絶縁性の良
好なものである必要がない。したがって、エポキシ系の
接着剤１２１の代わりに、例えば銀ペースト等の導電性
接着剤を使用することも可能である。
【００２３】以上説明した第１の実施例における第１お
よび第２のパンプならびに第２の実施例における第１の
バンプに金を使用したが、放熱の状態によっては、これ
以外の金属あるいは合金のバンプ、例えばはんだバンプ
を使用することも可能である。枠状部材についても、第
１および第２の実施例でアルミニウムを使用したが、か
わりに銅、銅タングステン等の良熱伝導性の金属や窒化
アルミニウム等の良熱伝導性のセラミック型材料を使用
することも可能である。枠状部材は、半導体ベアチップ
にあわせて製作されるが、内寸法と外寸法の間隔は一定
ではなく、外寸法はできる限り大きくとれる方がよい。
よび第２のパンプならびに第２の実施例における第１の
バンプに金を使用したが、放熱の状態によっては、これ
以外の金属あるいは合金のバンプ、例えばはんだバンプ
を使用することも可能である。枠状部材についても、第
１および第２の実施例でアルミニウムを使用したが、か
わりに銅、銅タングステン等の良熱伝導性の金属や窒化
アルミニウム等の良熱伝導性のセラミック型材料を使用
することも可能である。枠状部材は、半導体ベアチップ
にあわせて製作されるが、内寸法と外寸法の間隔は一定
ではなく、外寸法はできる限り大きくとれる方がよい。
【００２４】
【発明の効果】以上説明したように本発明によれば、半
導体ベアチップの側面を取り囲むように取り付けること
により、良好な放熱性を得、また、モジュール全体を低
背型とし、半導体集積回路装置の高密度化を達成するこ
とができる。
導体ベアチップの側面を取り囲むように取り付けること
により、良好な放熱性を得、また、モジュール全体を低
背型とし、半導体集積回路装置の高密度化を達成するこ
とができる。
【図１】本発明の第１の実施例におけるベアチップ実装
状態を表わした断面図である。
状態を表わした断面図である。
【図２】本発明の第２の実施例におけるベアチップ実装
状態を表わした断面図である。
状態を表わした断面図である。
【図３】従来のベアチップ実装状態を表わした断面図で
ある。
ある。
【図４】従来提案されたベアチップ実装状態を表わした
断面図である。
断面図である。
１０１ 半導体ベアチップ １０２ 接着剤 １０３ 枠状部材 １０４1 第１のバンプ １０４2 第２のバンプ １０５ 誘電体基板 １０６ 電気絶縁性の樹脂 １２１ エポキシ系の接着剤
Claims (4)
- 【請求項１】 半導体ベアチップの側面を取り囲むよう
に良熱伝導性の枠状部材を取り付ける第１の工程と、 枠状部材との間に良熱伝導性の材料を介在させるように
して誘電体基板に半導体ベアチップをフリップチップ実
装する第２の工程とを具備することを特徴とするベアチ
ップ実装方法。 - 【請求項２】 半導体ベアチップと、 この半導体ベアチップの側面を取り囲むようにしてこれ
に固定された良熱伝導性の枠状部材と、 前記半導体ベアチップをフリップチップ実装すると共に
枠状部材との間に良熱伝導性の材料を介在させた誘電体
基板とを具備することを特徴とする半導体集積回路装
置。 - 【請求項３】 前記半導体ベアチップおよび枠状部材に
は前記誘電体基板と対向する面にそれぞれ金製のバンプ
が形成されていることを特徴とする請求項２記載の半導
体集積回路装置。 - 【請求項４】 前記半導体ベアチップには前記誘電体基
板と対向する面に金製のバンプが形成されており、枠状
部材と誘電体基板の間隙には銀ペーストが充填されてい
ることを特徴とする請求項２記載の半導体集積回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9134851A JP2907187B2 (ja) | 1997-05-26 | 1997-05-26 | ベアチップ実装方法および半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9134851A JP2907187B2 (ja) | 1997-05-26 | 1997-05-26 | ベアチップ実装方法および半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10326852A true JPH10326852A (ja) | 1998-12-08 |
| JP2907187B2 JP2907187B2 (ja) | 1999-06-21 |
Family
ID=15137961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9134851A Expired - Lifetime JP2907187B2 (ja) | 1997-05-26 | 1997-05-26 | ベアチップ実装方法および半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2907187B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0966032A2 (en) * | 1998-06-17 | 1999-12-22 | Shinko Electric Industries Co. Ltd. | Mounting a semiconductor chip into a circuit board |
| EP1458024A2 (en) * | 2003-03-06 | 2004-09-15 | Shinko Electric Co. Ltd. | Interposer and semiconductor device |
| US7253520B2 (en) | 2001-10-11 | 2007-08-07 | Oki Electric Industry Co., Ltd. | CSP semiconductor device having signal and radiation bump groups |
-
1997
- 1997-05-26 JP JP9134851A patent/JP2907187B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0966032A2 (en) * | 1998-06-17 | 1999-12-22 | Shinko Electric Industries Co. Ltd. | Mounting a semiconductor chip into a circuit board |
| EP0966032A3 (en) * | 1998-06-17 | 2000-12-13 | Shinko Electric Industries Co. Ltd. | Mounting a semiconductor chip into a circuit board |
| US6312551B1 (en) | 1998-06-17 | 2001-11-06 | Shinko Electric Industries Co., Ltd. | Method for mounting semiconductor chip onto circuit board |
| US7253520B2 (en) | 2001-10-11 | 2007-08-07 | Oki Electric Industry Co., Ltd. | CSP semiconductor device having signal and radiation bump groups |
| EP1458024A2 (en) * | 2003-03-06 | 2004-09-15 | Shinko Electric Co. Ltd. | Interposer and semiconductor device |
| EP1458024A3 (en) * | 2003-03-06 | 2006-08-16 | Shinko Electric Co. Ltd. | Interposer and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2907187B2 (ja) | 1999-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100231589B1 (ko) | 반도체장치 및 그 실장구조 | |
| TWI235469B (en) | Thermally enhanced semiconductor package with EMI shielding | |
| US6317326B1 (en) | Integrated circuit device package and heat dissipation device | |
| JPH0548000A (ja) | 半導体装置 | |
| JPH0917919A (ja) | 半導体装置 | |
| JPH06260532A (ja) | フリップチップの接続構造 | |
| JP2907187B2 (ja) | ベアチップ実装方法および半導体集積回路装置 | |
| JP3058266B2 (ja) | 半導体集積回路装置及びその半導体ベアチップ実装方法 | |
| JPS6084848A (ja) | 半導体装置 | |
| JPH08264688A (ja) | 半導体用セラミックパッケージ | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JPH08162575A (ja) | 半導体装置およびその製造方法 | |
| JP4193702B2 (ja) | 半導体パッケージの実装構造 | |
| JP3065288B2 (ja) | 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法 | |
| JPH0574985A (ja) | 半導体素子の実装構造 | |
| JPH0897336A (ja) | 半導体装置 | |
| US6265769B1 (en) | Double-sided chip mount package | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JPS63136655A (ja) | チツプキヤリア | |
| JPH04299849A (ja) | 半導体装置 | |
| JP3965867B2 (ja) | 半導体パッケージ | |
| JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 | |
| JPH02240953A (ja) | 半導体装置 | |
| JP2800605B2 (ja) | 半導体装置 | |
| JP2954206B1 (ja) | 半導体装置のフリップチップ実装基板 |