JPH10319149A - 信号区間測定装置 - Google Patents

信号区間測定装置

Info

Publication number
JPH10319149A
JPH10319149A JP14104697A JP14104697A JPH10319149A JP H10319149 A JPH10319149 A JP H10319149A JP 14104697 A JP14104697 A JP 14104697A JP 14104697 A JP14104697 A JP 14104697A JP H10319149 A JPH10319149 A JP H10319149A
Authority
JP
Japan
Prior art keywords
signal
frequency
section
measured
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14104697A
Other languages
English (en)
Inventor
Kesatoshi Takeuchi
啓佐敏 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP14104697A priority Critical patent/JPH10319149A/ja
Publication of JPH10319149A publication Critical patent/JPH10319149A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Unknown Time Intervals (AREA)

Abstract

(57)【要約】 【課題】 信号区間の測定精度を向上させる。 【解決手段】 信号区間測定装置は、調整可能な逓倍数
Nで基準信号REF/Mを逓倍することによってサンプ
リング信号Ssampを生成するPLL回路50と、被測定
区間においてサンプリング信号Ssampのクロック数をカ
ウントするためのカウンタ31,32と、被測定区間に
おけるカウンタ31,32のカウント値と、サンプリン
グ信号Ssampの周波数とから、被測定区間の長さを測定
する測定手段52とを備える。また、入力信号REFを
1/Mに分周して基準信号REF/Mを生成する分周器
41を備えている。PLL回路50の逓倍数Nと、分周
器41の分周値Mとは、調整手段54によって調整され
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、被測定信号の被
測定区間の長さを測定する技術に関し、特に、その測定
精度の向上に関する。
【0002】
【従来の技術】映像信号の同期信号のタイプを判定する
こと等の種々の目的のために、被測定信号の特定の区間
を測定する必要が生じることがある。このような信号区
間測定装置としては、例えば特開昭60−95382号
公報に記載されたものがある。この従来の信号区間測定
装置では、元のクロック信号を分周器で分周することに
よって、周波数が元のクロック信号の1/2,1/4,
1/8,1/16の4種類のクロック信号を生成する。
そして、これらの4種類のクロック信号のうちの1つを
セレクタで切り換えて、カウンタに供給する。カウンタ
は、供給されたクロック信号を用いて、被測定信号の特
定の区間におけるパルス数をカウントする。こうすれ
ば、大きな周波数のクロック信号では信号区間を測定で
きない場合にも、小さな周波数のクロック信号を用いて
測定が可能になる。
【0003】
【発明が解決しようとする課題】しかし、上述した従来
の信号区間測定装置では、選択できるクロック信号の周
波数が限定されていたので、高精度な区間測定を行うこ
とができないという問題があった。
【0004】この発明は、従来技術における上述の課題
を解決するためになされたものであり、信号区間の測定
精度を向上させることができる技術を提供することを目
的とする。
【0005】
【課題を解決するための手段およびその作用・効果】上
述の課題の少なくとも一部を解決するため、本発明によ
る信号区間測定装置は、調整可能な逓倍数Nで第1の基
準入力信号を逓倍することによってクロック信号を生成
するPLL回路と、前記被測定区間において前記クロッ
ク信号のクロック数をカウントするためのカウンタと、
前記被測定区間における前記カウンタのカウント値と、
前記クロック信号の周波数とから、前記被測定区間の長
さを測定する測定手段と、を備えることを特徴とする。
【0006】上記の信号区間測定装置によれば、PLL
回路における逓倍数Nを調整することによって、カウン
タで得られるカウント値と、クロック信号の周波数との
関係を調整することができる。一方、被測定区間は、カ
ウンタのカウント値とクロック信号の周波数から決定さ
れる。従って、逓倍数Nを調整することによって、被測
定区間の測定精度を向上させることが可能である。特
に、PLL回路を用いれば、単に分周器で元のクロック
信号を分周する場合に比べて、クロック信号の周波数を
細かく調整できるので、より高精度の測定が可能であ
る。
【0007】上記の信号区間測定装置は、さらに、前記
クロック信号の周波数を前記PLL回路の最大許容周波
数以下に保ち、かつ、前記カウンタがオーバーフローし
ないように前記逓倍数Nを調整する調整手段を備えるこ
とが好ましい。
【0008】こうして得られたカウンタのカウント値
と、クロック信号の周波数とを用いれば、高精度な区間
測定が可能である。
【0009】なお、前記調整手段は、前記被測定区間に
おいて前記カウンタがオーバーフローすることなく可能
な限り大きなカウント値を記録するように前記逓倍数N
を調整することが好ましい。
【0010】こうすれば、PLL回路とカウンタの能力
の範囲内で、可能な限り高精度に区間測定を行うことが
可能である。
【0011】上記の信号区間測定装置は、さらに、調整
可能な分周値Mで第2の基準入力信号を1/Mに分周す
ることによって前記第1の基準入力信号を生成する分周
器を備え、前記調整手段は、前記被測定区間において前
記カウンタがオーバーフローすることなく可能な限り大
きなカウント値を記録するように、前記逓倍数Nと前記
分周値Mとを調整することが好ましい。
【0012】この場合には、逓倍数Nと分周値Mとの2
つのパラメータを調整可能なので、カウンタのカウント
値と、クロック信号の周波数との調整の自由度が大き
く、また、クロック信号の周波数をより細かく調整する
ことができる。従って、より高精度に区間測定を行うこ
とが可能である。
【0013】
【発明の他の態様】この発明は、以下のような他の態様
も含んでいる。第1の態様は、被測定信号の被測定区間
の長さを測定する方法であって、(a)調整可能な逓倍
数Nで第1の基準入力信号を逓倍することによってクロ
ック信号を生成する工程と、(b)前記被測定区間にお
いて前記クロック信号のクロック数をカウントする工程
と、(c)前記被測定区間における前記クロック数のカ
ウント値と、前記クロック信号の周波数とから、前記被
測定区間の長さを測定する工程と、を備えることを特徴
とする。
【0014】この方法によっても、上記装置と同様に、
高精度な信号区間の測定が可能である。
【0015】第2の態様は、コンピュータに上記の発明
の各工程または各手段の機能の少なくとも一部を実行さ
せるコンピュータプログラムを記録した記録媒体であ
る。なお、記録媒体としては、フレキシブルディスクや
CD−ROM、光磁気ディスク、ICカード、ROMカ
ートリッジ、パンチカード、バーコードなどの符号が印
刷された印刷物、コンピュータの内部記憶装置(RAM
やROMなどのメモリ)および外部記憶装置等の、コン
ピュータが読取り可能な種々の媒体を利用できる。
【0016】
【発明の実施の形態】
A.装置の構成:以下、本発明の実施の形態を実施例に
基づいて説明する。図1は、本発明の実施例としての信
号区間測定装置の構成を示すブロック図である。この信
号区間測定装置は、CPU20と、RAM22と、カウ
ンタ部24と、クロック信号生成部26とを備えるコン
ピュータである。これらの要素20,22,24,26
は、バス21を介して互いに接続されている。
【0017】カウンタ部24は、2つのカウンタ31,
32と、2つのラッチ33,34とを有している。第1
のカウンタ31のイネーブル端子には、第1の被測定信
号S1が入力されており、また、そのクロック入力端子
にはクロック信号生成部26から供給されるサンプリン
グ信号Ssampが入力されている。第2のカウンタ32の
イネーブル端子には、第2の被測定信号S2が入力され
ており、また、そのクロック入力端子にはサンプリング
信号Ssampが入力されている。なお、2つの被測定信号
S1,S2は、後述するように、互いに被測定区間が異
なる信号である。
【0018】2つのカウンタ31,32は、被測定信号
S1,S2がそれぞれHレベルにある信号区間におい
て、サンプリング信号Ssampのパルス数をそれぞれカウ
ントする機能を有する。この実施例では、カウンタ3
1,32は11ビットのカウンタであり、0〜2047
の範囲でパルス数をカウントすることが可能である。カ
ウンタ31,32のカウント値は、ラッチ33,34に
よってラッチされる。また、カウンタ31,32にはオ
ーバーフロー端子が設けられており、それらのオーバー
フロー端子から出力されるオーバーフローフラグも、ラ
ッチ33,34にそれぞれラッチされる。以下では、0
〜2047の範囲のカウント値とオーバーフローフラグ
とを合わせて、単に「カウント値」と呼ぶ。
【0019】ラッチ33,34に保持されたカウント値
は、バス21を介してCPU20に読み取られる。な
お、被測定信号S1,S2は、ラッチ33,34にラッ
チタイミング信号として供給されているとともに、CP
U20に割り込み信号としても供給されている。ラッチ
のタイミングや、CPU20による後述する種々の処理
を開始するタイミングは、被測定信号S1,S2のエッ
ジに応じて決定される。
【0020】クロック信号生成部26は、第1の分周器
41と、位相周波数検出器(PFD)42と、ローパス
フィルタ(LF。ループフィルタとも呼ばれる)43
と、電圧制御発振器(VCO)44と、第2の分周器4
5とを備えている。第1の分周器41は、一定の周波数
を有するパルス信号である入力信号REFを、調整可能
な分周値Mで1/Mに分周することによって、入力信号
REFの1/Mの周波数を有する基準信号REF/Mを
生成する。なお、基準信号REF/Mは、本発明におけ
る第1の基準入力信号に相当し、元の入力信号REFは
第2の基準入力信号に相当する。
【0021】位相周波数検出器42の基準入力端子には
基準信号REF/Mが入力されており、帰還入力端子に
は第2の分周器45から出力された帰還信号Sret が入
力されている。位相周波数検出器42は、基準信号RE
F/Mと帰還信号Sret とのエッジ差に応じた電圧レベ
ルを有する信号を出力する。位相周波数検出器42の出
力は、ローパスフィルタ43を通じて電圧制御発振器4
4に与えられる。電圧制御発振器44の出力は、サンプ
リング信号Ssampとしてカウンタ部24に出力されると
ともに、第2の分周器45に入力される。第2の分周器
45は、調整可能な分周値Nでサンプリング信号Ssamp
を分周する。第2の分周器45で分周された信号Sret
は、帰還信号として位相周波数検出器42の帰還入力端
子に入力される。
【0022】位相周波数検出器42と、ローパスフィル
タ43と、電圧制御発振器44と、第2の分周器45と
は、PLL回路50を構成している。すなわち、クロッ
ク信号生成部26は、PLL回路50の上流側に、第1
の分周器41を付加した構成を有している。2つの分周
器41,45における分周値M,Nは、CPU20によ
って調整可能である。なお、分周器41,45は、それ
ぞれの分周値を記憶するための12ビットのレジスタを
有しており、それぞれ1〜4095の範囲の分周値M,
Nを設定可能である。
【0023】サンプリング信号Ssampの周波数は、位相
周波数検出器42に入力される基準信号REF/MのN
倍の周波数を有している。換言すれば、PLL回路50
は、基準信号REF/Mの周波数の単位で、サンプリン
グ信号Ssampの周波数を細かく調整可能である。例え
ば、基準信号REF/Mの周波数が100kHzであれ
ば、サンプリング信号Ssampの周波数を10.0MH
z,10.1MHz…というように、100kHz単位
で微妙に調整できる。従って、単に分周器でクロックを
分周する従来の技術に比べて、より細かい単位でカウン
タ31,32に与えるクロック信号(サンプリング信号
Ssamp)の周波数を調整することができる。
【0024】RAM22には、測定手段52および調整
手段54として機能するコンピュータプログラムが格納
されている。これらの各手段の機能を実現するコンピュ
ータプログラムは、フロッピディスクやCD−ROM等
の、コンピュータ読み取り可能な記録媒体に記録された
形態で提供される。コンピュータ(信号区間測定装置)
は、その記録媒体からコンピュータプログラムを読み取
って内部記憶装置または外部記憶装置に転送する。ある
いは、通信経路を介してコンピュータにコンピュータプ
ログラムを供給するようにしてもよい。コンピュータプ
ログラムの機能を実現する時には、内部記憶装置に格納
されたコンピュータプログラムがコンピュータのCPU
20(マイクロプロセッサ)によって実行される。ま
た、記録媒体に記録されたコンピュータプログラムをコ
ンピュータが読み取って直接実行するようにしてもよ
い。
【0025】この明細書において、コンピュータとは、
ハードウェア装置とオペレーションシステムとを含む概
念であり、オペレーションシステムの制御の下で動作す
るハードウェア装置を意味している。また、オペレーシ
ョンシステムが不要でアプリケーションプログラム単独
でハードウェア装置を動作させるような場合には、その
ハードウェア装置自体がコンピュータに相当する。ハー
ドウェア装置は、CPU等のマイクロプロセッサと、記
録媒体に記録されたコンピュータプログラムを読み取る
ための手段とを少なくとも備えている。コンピュータプ
ログラムは、このようなコンピュータに、上述の各手段
の機能を実現させるプログラムコードを含んでいる。な
お、上述の機能の一部は、アプリケーションプログラム
でなく、オペレーションシステムによって実現されてい
ても良い。
【0026】B.処理内容と処理手順:図2は、実施例
において用いられる各種の信号の波形を示すタイミング
チャートである。図2(b),(c)は被測定信号S
1,S2を示しており、図2(a)は、これらの被測定
信号S1,S2の元になった同期信号SYNCを示して
いる。同期信号SYNCは、約2μsの長さのLレベル
の区間T1を有し、また、その周期T2は約80μsで
ある。第1の被測定信号S1は、同期信号SYNCを単
に反転させた信号である。図1に示されているように、
被測定信号S1は、第1のカウンタ31のイネーブル端
子に供給されているので、第1のカウンタ31は、被測
定信号S1がHレベルの区間においてサンプリング信号
Ssampのパルス数をカウントする。従って、第1のカウ
ンタ31では、同期信号SYNCがLレベルである区間
T1を測定することができる。一方、第2の被測定信号
S2は、同期信号SYNCの立ち下がりエッジでLレベ
ルからHレベルに立ち上がり、次の立ち下がりエッジで
HレベルからLレベルに立ち下がる信号である。すなわ
ち、第2の被測定信号S2は、同期信号SYNCの1周
期の区間T2でHレベルに保たれている信号である。従
って、第2のカウンタ32では、同期信号SYNCの周
期を測定することができる。
【0027】図2(d),(e)には、クロック信号生
成部26への入力信号REFと、出力信号(サンプリン
グ信号)Ssampとが示されている。入力信号REFは、
同期信号SYNCと同期していてもよく、また、非同期
でもよい。あるいは、入力信号REFとして、同期信号
SYNCをそのまま使用することも可能である。
【0028】この実施例においては、第1の被測定信号
S1における信号区間T1(約2μs)と、第2の被測
定信号S2における信号区間T2(約80μs)をそれ
ぞれ以下のようにして測定する。
【0029】図3は、CPU20の制御の下で実施され
る信号区間測定の手順を示すフローチャートである。ま
た、図4は、信号区間測定の結果を示す説明図である。
以下ではまず、第1の被測定信号S1の信号区間T1を
測定する場合について説明する。図3のステップ100
では、調整手段54によって、分周器41,45の分周
値M,Nが初期設定される。この実施例では、M=20
0,N=1000に設定される。また、入力信号REF
の周波数は20MHzであると仮定する。従って、位相
周波数検出器42に入力される基準信号REF/Mの周
波数は、20MHz/200=100kHzである(図
4(A)の表参照)。また、クロック信号生成部26か
ら出力されるサンプリング信号Ssampの周波数は100
kHz×1000=100MHzである。
【0030】前述したように、2つのカウンタ31,3
2はそれぞれ11ビットのカウンタであり、0〜204
7の範囲でパルス数をカウントすることができる。ま
た、分周器41,45は、それぞれ12ビットのレジス
タを有しており、それぞれ1〜4095の範囲の分周値
M,Nを設定可能である。PLL回路50の最大許容周
波数(最大ロック周波数)は、100MHzであると仮
定する。上述したように、分周値M,Nの初期設定値で
は、サンプリング信号Ssampの周波数は、PLL回路5
0の最大許容周波数である100MHzに設定される。
この理由は、サンプリング信号Ssampの周波数が大きい
ほど(すなわちカウンタ31,32のクロック信号の1
パルスの期間が短いほど)、信号区間の測定精度が高く
なると期待されるからである。
【0031】図3のステップ102では、第1のカウン
タ31によって、第1の被測定信号S1の信号区間T1
(図2)のパルス数がカウントされる。信号区間T1の
長さは2μsであり、サンプリング信号Ssampの周波数
は100MHzなので、第1のカウンタ31のカウント
値CNTは200となる(図4(A)の表参照)。
【0032】図3のステップ104では、調整手段54
によって、第1のカウンタ31がオーバーフローしたか
否かが判断される。第1の被測定信号S1に関する区間
測定では、上述したように第1のカウンタ31のカウン
ト値CNTが200にあり、オーバーフローしないの
で、そのまま次のステップ106が実行される。ステッ
プ106では、分周値M,Nがそれぞれ最適値に設定さ
れる。サンプリング信号Ssampの周波数がPLL回路5
0の最大許容周波数に等しく、かつ、第1のカウンタ3
1がオーバーフローしていない場合には、分周値M,N
の初期値がそのまま最適値として使用される。この理由
は、サンプリング信号Ssampの周波数が最も高く、従っ
て、最も高精度に区間測定ができる状態で、カウント値
CNTが得られているからである。この場合には、次の
ステップ108も省略されて、ステップ102で得られ
多カウント値CNTから被測定信号S1の被測定区間T
1が決定される。すなわち、測定手段52は、被測定区
間T1の長さを次の(1)式に従って算出する。
【0033】T1=CNT/Ssamp …(1)
【0034】ここで、CNTは第1のカウンタ31のカ
ウント値、Ssampはサンプリング信号Ssampの周波数で
ある。ここではCNT=200,Ssamp=100MHz
なので、T1=2μsが得られる。
【0035】次に、第2の被測定信号S2の約80μs
の信号区間T2を測定する場合について説明する。図3
のステップ100では、調整手段54によって、分周器
41,45の分周値M,Nが初期設定され、ステップ1
02では第2のカウンタ32によって、第2の被測定信
号S2の被測定区間T2のパルス数がカウントされる。
被測定区間T2の長さは80μsであり、サンプリング
信号Ssampの周波数は100MHzなので、被測定区間
T2におけるパルス数は8000になる。ところが、第
2のカウンタ32は11ビットカウンタであり、カウン
ト値CNTの許容範囲は0〜2047なので、第2のカ
ウンタ32はオーバーフローする(図4(A)の表の回
数1の行を参照)。
【0036】カウント値CNTがオーバーフローした場
合には、ステップ104からステップ110に移行し
て、調整手段54が分周値M,Nを再設定する。この実
施例では、カウンタがオーバーフローする度に、第2の
分周器45の分周値N(すなわちPLL回路50の逓倍
数N)を前回の1/2倍の値に再設定し、一方、第1の
分周器41の分周値Mは元の値(すなわち20)に保た
れるようにしている。具体的には、図4(B)の表に示
すように、2回目の測定では、M=200,N=500
に設定される。この結果、サンプリング信号Ssampの周
波数も前回の1/2になり、50MHzになる。
【0037】分周値M,Nが再設定されると、ステップ
102において第2のカウンタ32によるカウントが再
度実行される。2回目の測定では、被測定区間T2が8
0μs、サンプリング信号Ssampの周波数が50MHz
なので、被測定区間T2におけるパルス数は4000に
なる。従って、一方、第2のカウンタ32は再びオーバ
ーフローする。この結果、分周値Nがさらに1/2倍さ
れて、250に設定される。従って、次の3回目の測定
では、サンプリング信号Ssampの周波数は25MHzに
なる。
【0038】3回目の測定では、被測定区間T2が80
μs、サンプリング信号Ssampの周波数が25MHzな
ので、被測定区間T2におけるパルス数は2000にな
る。第2のカウンタ32は、0〜2047の範囲でカウ
ント可能なので、オーバーフローせず、カウント値CN
Tが2000であることがCPU20によって検出され
る。
【0039】そこで、この3回目の測定では、図3のス
テップ104からステップ106に移行し、分周値M,
Nが最適値Mopt ,Nopt に設定される。ここで、「分
周値M,Nの最適値」とは、サンプリング信号Ssampの
周波数をPLL回路50の最大許容周波数(100MH
z)以下の可能な限り高い周波数に保ち、かつ、カウン
タがオーバーフローすることなく可能な限り大きなカウ
ント値CNTを記録するような値である。第2の分周器
45の分周値Nの最適値Nopt は、例えばその分周値N
の最大許容値Nmax =4095に等しく設定できる。こ
の時、被測定区間T2における第2のカウンタ32のカ
ウント値CNTが、その最大許容値(=2047)にほ
ぼ等しくなるようにするためには、分周値Mの最適値M
opt を以下の(2)式に従って決定すればよい。
【0040】 Mopt=Mf*(Nopt/Nf)*(CNTf/CNTmax) …(2)
【0041】ここで、Mf,Nfはオーバーフローしな
い最後の測定における分周値M,Nの値であり、CNT
fはオーバーフローしない最後の測定におけるカウント
値、CNTmax はカウンタの最大許容カウント値であ
る。図4(B)に示すように、3回目の測定では、Mf
=200,Nf=250,CNTf=2000であり、
また、Nopt =4095,CNTmax =2047なの
で、Mopt は3201となる。この結果、サンプリング
信号Ssampの周波数は25.59MHzとなる(図4
(B)の表の回数4の行を参照)。
【0042】図3のステップ108では、こうして再設
定された分周値Mopt ,Nopt に従って得られたサンプ
リング信号Ssampを用いて、第2のカウンタ32が被測
定区間T2におけるパルス数をカウントする。この4回
目の測定では、被測定区間T2が80μsであり、サン
プリング信号Ssampの周波数が25.59MHzなの
で、被測定区間T2におけるパルス数は2047にな
る。この値は、第2のカウンタ32の最大許容カウント
値に等しい。
【0043】調整手段54は、こうして得られたカウン
ト値CNTと、サンプリング信号Ssampの周波数とを用
いて、被測定区間T2の長さを以下の(3)式に従って
決定する。
【0044】T2=CNT/Ssamp …(3)
【0045】ここでは、CNT=2047,Ssamp=2
5.59MHzなので、T2=79.99μsが得られ
る。
【0046】なお、ステップ108において、第2のカ
ウンタ32のカウント値CNTが最大許容カウント値に
達しない場合もあり、また、再度オーバーフローしてし
まう場合もある。ステップ108においてカウント値C
NTがオーバーフローしない場合には、そのカウント値
を用いて、上記(3)式を用いて被測定区間が決定され
る。換言すれば、ステップ108における測定では、カ
ウント値CNTがカウンタの最大許容カウント値に等し
くならなくてもよく、オーバーフローしなければよい。
この理由は、ステップ108で得られるカウント値CN
Tは、カウンタの最大許容カウント値に近い値なので、
十分に高い測定精度が得られているからである。一方、
ステップ108においてカウント値CNTがオーバーフ
ローした場合には、ステップ110に再度戻り、分周値
M,Nが再設定されて、ステップ102〜108が繰り
返される。
【0047】図4(C)は、ステップ106における2
つの分周値M,Nの最適値の他の決定方法を示してい
る。この場合には、第2の分周器45の分周値Nの最適
値Nopt は、次の(4)式で決定される。
【0048】Nopt=Nmax*(CNTf/CNTmax) …(4)
【0049】一方、第1の分周器41の分周値Mの最適
値Mopt は、前述した(2)式で決定される。図4
(C)に示されているように、これらの最適値Nopt ,
Mopt はそれぞれ4001,3127となる。図4
(C)の方法で決定された最適値Nopt ,Mopt は、図
4(B)の最適値Nopt ,Mopt をそれぞれ4001/
4095倍した値になっており、2つの最適値Nopt ,
Mopt の比Nopt /Mopt の値は一定である。一般に、
2つの分周値M,Nの比N/Mが一定の場合には、サン
プリング信号Ssampの周波数は変わらないので、カウン
タのカウント値CNTとしても同じ値が得られるはずで
ある。従って、2つの分周値M,Nの最適値としては、
きわめて多数の組合せが可能である。
【0050】以上のように、この実施例では、1回目の
測定において、サンプリング信号Ssampの周波数をPL
L回路50の最大許容周波数に設定し、被測定区間にお
けるカウント値がオーバーフローする場合には、サンプ
リング信号Ssampの周波数を前回の1/2倍にするよう
にPLL回路50の逓倍数Nを再設定して被測定区間を
測定している。従って、サンプリング信号Ssampの周波
数がなるべく高く、かつ、カウンタがオーバーフローし
ないような条件で、被測定区間の測定を行うことができ
る。この結果、高精度に信号区間の測定を行うことが可
能である。
【0051】また、上記実施例では、PLL回路50の
逓倍数Nを調整することによって、2μsの被測定区間
T1と、80μsの被測定区間T2とを、同じ装置で測
定することができる。換言すれば、実施例の信号区間測
定装置では、被測定区間の長さに応じてサンプリング信
号Ssampの周波数をPLL回路50の逓倍数Nで調整し
ている。このため、測定し得る信号区間の範囲が極めて
広いという利点がある。また、PLL回路50の逓倍数
Nでサンプリング信号Ssampの周波数を調整する技術
は、元のクロック信号を単に分周器で分周する従来の技
術に比べて、サンプリング信号Ssampをより細かく調整
することが可能である。従って、従来に比べてより高精
度な測定を行うことができる。
【0052】なお、被測定区間T2の長さは、図4
(B)に示す3回目の測定における値CNT,Ssampを
(3)式に代入しても、4回目の測定結果とほぼ同様な
結果が得られる。従って、図3のステップ106,10
8は必ずしも実行する必要はなく、カウンタがオーバー
フローしない状態において得られたカウント値CNT
と、その時のサンプリング信号Ssampの周波数とを用い
て、高精度な区間測定が可能である。但し、ステップ1
06,108を実行すれば、カウント値CNTが、カウ
ンタの最大許容カウント値にほぼ等しくなるように、サ
ンプリング信号Ssampの周波数を可能な限り高めること
ができるので、より高精度の測定が可能であるという利
点がある。
【0053】ところで、図4(B)の表における3回目
までの測定においては、第1の分周器41における分周
値Mは200で一定である。従って、図3のステップ1
06,108を実行しない場合には、第1の分周器41
は必ずしも必要ではなく、これを省略することも可能で
ある。但し、第1の分周器41を設ければ、サンプリン
グ信号Ssampの周波数の設定に対する自由度が高まるの
で、測定し得る信号区間の範囲がより広くなり、また、
サンプリング信号Ssampの周波数をより細かく調整する
ことができる。すなわち、より広範囲にわたる信号区間
の長さを、より高精度に測定できるという利点がある。
【0054】なお、この発明は上記の実施例や実施形態
に限られるものではなく、その要旨を逸脱しない範囲に
おいて種々の態様において実施することが可能であり、
例えば次のような変形も可能である。
【0055】(1)上記実施例では、カウンタがオーバ
ーフローした場合に、PLL回路50の逓倍数Nを前回
の1/2にしているが、逓倍数Nを1/2以外の種々の
比率または差分で低下させるようにしてもよい。また、
この時、第1の分周器41の分周値Mを同時に調整する
ことも可能である。一般には、カウンタがオーバーフロ
ーした場合には、カウンタに入力されるクロック信号の
周波数が前回よりも低下するように、分周値M,Nの少
なくとも一方を調整すればよい。
【0056】(2)上記実施例では、複数のカウンタ3
1,32を設けていたが、複数のカウンタを設ける必要
はなく、少なくとも1つのカウンタを設けておけばよ
い。
【0057】(3)上記実施例において、ハードウェア
によって実現されていた構成の一部をソフトウェアに置
き換えるようにしてもよく、逆に、ソフトウェアによっ
て実現されていた構成の一部をハードウェアに置き換え
るようにしてもよい。
【図面の簡単な説明】
【図1】本発明の実施例としての信号区間測定装置の構
成を示すブロック図。
【図2】実施例において用いられる各種の信号の波形を
示すタイミングチャート。
【図3】CPU20の制御の下で実施される信号区間測
定の手順を示すフローチャート。
【図4】信号区間測定の結果を示す説明図。
【符号の説明】
20…CPU 21…バス 22…RAM 24…カウンタ部 26…クロック信号生成部 31,32…カウンタ 33,34…ラッチ 41…第1の分周器 42…位相周波数検出器 43…ローパスフィルタ 44…電圧制御発振器 45…第2の分周器 50…PLL回路 52…測定手段 54…調整手段

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 被測定信号の被測定区間の長さを測定す
    る装置であって、 調整可能な逓倍数Nで第1の基準入力信号を逓倍するこ
    とによってクロック信号を生成するPLL回路と、 前記被測定区間において前記クロック信号のクロック数
    をカウントするためのカウンタと、 前記被測定区間における前記カウンタのカウント値と、
    前記クロック信号の周波数とから、前記被測定区間の長
    さを測定する測定手段と、を備えることを特徴とする信
    号区間測定装置。
  2. 【請求項2】 請求項1記載の信号区間測定装置であっ
    て、さらに、 前記クロック信号の周波数を前記PLL回路の最大許容
    周波数以下に保ち、かつ、前記カウンタがオーバーフロ
    ーしないように前記逓倍数Nを調整する調整手段を備え
    る、信号区間測定装置。
  3. 【請求項3】 請求項2記載の信号区間測定装置であっ
    て、前記調整手段は、前記被測定区間において前記カウ
    ンタがオーバーフローすることなく可能な限り大きなカ
    ウント値を記録するように前記逓倍数Nを調整する、信
    号区間測定装置。
  4. 【請求項4】 請求項3記載の信号区間測定装置であっ
    て、さらに、 調整可能な分周値Mで第2の基準入力信号を1/Mに分
    周することによって前記第1の基準入力信号を生成する
    分周器を備え、 前記調整手段は、前記被測定区間において前記カウンタ
    がオーバーフローすることなく可能な限り大きなカウン
    ト値を記録するように、前記逓倍数Nと前記分周値Mと
    を調整する、信号区間測定装置。
JP14104697A 1997-05-14 1997-05-14 信号区間測定装置 Pending JPH10319149A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14104697A JPH10319149A (ja) 1997-05-14 1997-05-14 信号区間測定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14104697A JPH10319149A (ja) 1997-05-14 1997-05-14 信号区間測定装置

Publications (1)

Publication Number Publication Date
JPH10319149A true JPH10319149A (ja) 1998-12-04

Family

ID=15283000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14104697A Pending JPH10319149A (ja) 1997-05-14 1997-05-14 信号区間測定装置

Country Status (1)

Country Link
JP (1) JPH10319149A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157980B2 (en) 2002-09-25 2007-01-02 Seiko Epson Corporation Clock converter and electronic apparatus with the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157980B2 (en) 2002-09-25 2007-01-02 Seiko Epson Corporation Clock converter and electronic apparatus with the same

Similar Documents

Publication Publication Date Title
US6956395B2 (en) Tester for testing an electronic device using oscillator and frequency divider
KR960005207B1 (ko) 디지탈적으로 제어된 위상폐쇄루프장치
JPH08201449A (ja) スペクトラムアナライザ
JP3523362B2 (ja) クロック回路及びこれを用いたプロセッサ
WO2004109309A1 (ja) 試験装置
JPS6328266B2 (ja)
JPH10319149A (ja) 信号区間測定装置
JPH07162298A (ja) デジタル位相コンパレータ
US4354164A (en) Digital phase lock loop for TIM frequency
JPH1114714A (ja) 半導体試験装置
JP3847150B2 (ja) 半導体集積回路とそのジッタ測定方法
JP2877185B2 (ja) クロック発生器
JPH09196977A (ja) スペクトラムアナライザ
JP2808967B2 (ja) クロックホールドオーバ回路
AU750763B2 (en) Frequency synthesiser
JP4004668B2 (ja) データ処理回路
JP3201437B2 (ja) 波形発生器のトリガ同期化回路
JP3592998B2 (ja) 周波数逓倍回路
JP3079808B2 (ja) 位相比較装置
JPS58168333A (ja) 位相同期ル−プ回路の位相比較方式
JP2001177394A (ja) Pll回路
JPH10261953A (ja) 奇数分周クロック発生回路
JPS6381517A (ja) サンプルクロツク発生装置
JPH1188156A (ja) クロック生成用pll回路
JPH05167440A (ja) 同期外れ検出回路