JPH10312188A - 映像表示インタフェース装置 - Google Patents

映像表示インタフェース装置

Info

Publication number
JPH10312188A
JPH10312188A JP9120800A JP12080097A JPH10312188A JP H10312188 A JPH10312188 A JP H10312188A JP 9120800 A JP9120800 A JP 9120800A JP 12080097 A JP12080097 A JP 12080097A JP H10312188 A JPH10312188 A JP H10312188A
Authority
JP
Japan
Prior art keywords
pixel data
screen
area
frame buffer
buffer memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9120800A
Other languages
English (en)
Inventor
Masashi Mihashi
正史 三橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9120800A priority Critical patent/JPH10312188A/ja
Publication of JPH10312188A publication Critical patent/JPH10312188A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【課題】 分割データ転送制御によるフレームバッファ
メモリ退避/復帰処理方式を実現する。 【解決手段】 グラフィックボード1内蔵グラフィック
コントローラ11で、内蔵フレーバッファメモリ12と
システムメモリ5との間でのデータ転送を実行するとと
もに、当該フレームバッファメモリ12内部でのピクセ
ルデータ領域とピクセルデータ保存領域間データ転送を
制御し、ビデオディスプレイ2画面上の表示領域ピクセ
ルデータに対し退避/復帰処理を施す。グラフィックコ
ントローラ11は内蔵各レジスタでフレームバッファメ
モリ12上に確保するピクセルデータ小領域A、B、
…、Nの左上隅アドレスと幅と高さおよび当該スクリー
ンアドレステーブルによる指定アドレスとエントリ数を
格納する。内蔵比較回路とキャッシュバッファでフレー
ムバッファメモリ12による各小領域ピクセルデータと
アドレスデータに対し当該キャッシュバッファ内容と比
較をし出力をする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は計算機システムを
構成する映像表示装置を制御し、フレームバッファメモ
リ内部のデータ転送処理を高速に実現する映像表示イン
タフェース装置に関する。
【0002】
【従来の技術】たとえば文献(R.F.Ferrar
o:Programmer’s guide to t
he EGA,VGA,and Super VGA
cards、third edition、Addis
on−Wesley publishing comp
any)に示す従来の映像表示インタフェース装置は図
12のように、フレームバッファメモリ12a(上記文
献50頁の図2.9)は、当該内部の非表示領域(オフ
スクリーンメモリ領域)と表示領域(オンスクリーンメ
モリ領域)とで同じ大きさの画素(ピクセル)データ領
域を確保し、CPUによる繰返し転送命令により当該転
送元と転送先ピクセルデータ領域間でデータ転送処理を
実行する。
【0003】上記従来の映像表示インタフェース装置
は、転送先と転送元で同じ大きさのピクセルデータ領域
に一括し当該一括ピクセルデータの退避/復帰処理にお
けるデータ転送を制御する方式(一括データ転送制御に
よるフレームバッファメモリ退避/復帰処理方式)を採
る。
【0004】フレームバッファメモリ12aは、通常記
憶素子の容量と実装数で決まる1M/2M/4M/8M
バイトなどの実際に必要な画面表示容量より大きなメモ
リ容量を用いる。たとえば1Mバイトのフレームバッフ
ァメモリ11aで映像表示画面の解像度を1024
(横)×768(縦)ピクセル(1ピクセルの赤(G)
/緑(G)/青(B)各色データ大きさは1バイト)と
すると、実際の表示に必要なオンスクリーンメモリ領域
は1024×768×1(768K)バイトで、表示に
は使用されないオフスクリーンメモリ領域は1Mバイト
−768Kバイト=256Kバイトとなり、通常システ
ムメモリよりも高速にアクセスできることから将来再表
示されるピクセルデータの保存領域として利用する。
【0005】
【発明が解決しようとする課題】上記のような従来の映
像表示インタフェース装置では、一括データ転送制御に
よるフレームバッファ退避/復帰処理方式を採るから、
同じピクセルデータの繰返し表示時でも転送元と同じ大
きさの保存(退避)領域確保が必要であり、またデータ
転送処理時には同じピクセルデータの繰返し転送が必要
であり、転送時間が長い問題点があった。
【0006】この発明が解決しようとする課題は、映像
表示インタフェース装置で上記問題点を解消するよう
に、複数の矩形ピクセルデータ領域に分割し当該分割ピ
クセルデータの退避/復帰処理におけるデータ転送を制
御する方式(分割データ転送制御によるフレームバッフ
ァメモリ退避/復帰処理方式)を提供することにある。
【0007】
【課題を解決するための手段】この発明の映像表示イン
タフェース装置は、上記課題を解決するためつぎの手段
を設け、分割データ転送制御によるフレームバッファメ
モリ退避/復帰処理方式を採ることを特徴とする。
【0008】フレームバッファメモリは、高速アクセス
可能なものであり、映像表示装置画面上の表示領域を複
数の小さな矩形領域に分割し当該各分割領域ピクセルデ
ータごとに格納をするオンスクリーンメモリ領域と、当
該各分割領域ピクセルデータを退避する保存領域および
当該退避ピクセルデータの復帰先アドレスを登録するス
クリーンアドレステーブルを確保するオフスクリーンメ
モリ領域とを形成する。またはオフスクリーンメモリ領
域で当該退避ピクセルデータの復帰先アドレスを登録す
る別途設ける複数のサブスクリーンアドレステーブルに
対するアドレスを登録するスクリーンアドレステーブル
を確保する。またはオフスクリーンメモリ領域に代え
て、別途設ける三次元グラフィックス用テスクチャメモ
リ領域で上記ピクセルデータ保存領域とスクリーンアド
レステーブルまたは上記スクリーンアドレステーブルと
サブスクリーンアドレステーブルを確保する。
【0009】グラフィックコントローラは、フレームバ
ッファメモリによる各分割領域ピクセルデータに対し当
該オンスクリーンメモリ領域とオフスクリーンメモリ領
域間転送を制御し、退避/復帰処理を施す。またはフレ
ームバッファメモリによる退避すべき各分割領域ピクセ
ルデータに対し重複転送を抑え、重複時は当該スクリー
ンアドレステーブルによる指定復帰先アドレスだけを転
送するように、退避処理制御をする。またはフレームバ
ッファメモリによる復帰すべき各分割領域ピクセルデー
タに対し当該スクリーンアドレステーブルによる指定復
帰先アドレスのフレームバッファメモリ上オンスクリー
ンメモリ領域に書込み転送をするように、復帰処理制御
をする。またはフレームバッファメモリによる退避すべ
きまたは復帰すべき複数の異なった各分割領域ピクセル
データに対し各々独立に当該スクリーンアドレステーブ
ルによる指定サブスクリーンアドレステーブルによる指
定復帰先アドレスを用い、上記退避または復帰処理制御
をする。またはフレームバッファメモリによる退避すべ
き各分割領域ピクセルデータの対しデータ圧縮処理を施
してから上記退避処理制御をし、フレームバッファメモ
リによるデータ圧縮をされた復帰すべき各分割領域ピク
セルデータに対しデータ伸長処理を施してから上記復帰
処理制御をする。
【0010】
【発明の実施の形態】この発明の実施の一形態を示す映
像表示インタフェース装置は図1(a)と(b)に示す
システム構成で、CPU4による繰返し転送命令によ
り、システムバス3を介し映像表示インタフェース装置
(グラフィックボード)1内蔵グラフィックコントロー
ラ11で、内蔵フレームバッファメモリ12とシステム
メモリ5との間でのデータ転送を実行するとともに、当
該フレームバッファメモリ12内部でのオンとオフスク
リーンメモリ領域間データ転送を制御し、映像表示装置
(ビデオディスプレイ)2画面上の表示領域画素(ピク
セル)データに対し退避/復帰処理を施す。グラフィッ
クボード1は図1(b)のように、グラフィックコント
ローラ11は、図3(a)に示すように内蔵Reg B
lk AddrとReg Blk WidthとReg
Blk Height各レジスタでそれぞれフレーム
バッファメモリ12上に確保する各ピクセルデータ小領
域A、B、…、K、…、Nの左上隅アドレスと幅と高さ
とを格納する。また図3(b)に示すように内蔵比較回
路でフレームバッファメモリ12による各小領域ピクセ
ルデータとアドレスデータに対し内蔵キャッシュバッフ
ァの内容と比較をし出力をする。また図3(c)に示す
ように内蔵Reg Scr Tab AdrとRegS
cr Size各レジスタでそれぞれフレームバッファ
メモリ12上に確保するスクリーンアドレステーブルZ
による指定アドレスとエントリ数とを格納する。フレー
ムバッファメモリ12は、システムメモリ5よりも高速
にアクセスをする。ビデオディスプレイ2の表示に使用
されない当該オフスクリーンメモリ領域に確保するスク
リーンアドレステーブルZで、ビデオディスプレイ2画
面上の表示ピクセルデータ領域A、B、…、K、…、N
の左上隅各アドレスScr Addr
〔0〕、Scr
Addr〔1〕、…、Scr Addr〔k〕を登録す
る。また当該オフスクリーンメモリ領域に確保するピク
セルデータ保存領域XとYで、当該退避すべきピクセル
データを保存する。D/Aコンバータ13は、フレーム
バッファメモリ12上のA、B、…、K、…、N各領域
ピクセルデータに対し、D/A変換を施しビデオディス
プレイ2上のAa、Bb、…、Kk、…、Nn各矩形領
域に表示をする。システムメモリ5よりも高速にアクセ
スできるフレームバッファメモリ12上のオフスクリー
ンメモリ領域にスクリーンアドレステーブルZを用意し
てビデオディスプレイ2上の退避すべき領域を小さな矩
形領域に分割することにより、退避処理時は、繰返しパ
ターンの小さい矩形領域ピクセルデータと当該復帰先ア
ドレスだけをオフスクリーンメモリ領域に書き込めばよ
く、同一パターン繰返し表示領域(画面背景など)の退
避処理に必要なオフスクリーンメモリ領域を削減できる
とともに、退避すべき当該ピクセルデータをオフスクリ
ーンメモリ領域に何回も書き込む処理を削減し、ピクセ
ルデータの高速退避処理を実現できる。また復帰処理時
は、繰返しパターンの小さい矩形領域ピクセルデータと
当該復帰先アドレスだけをオフスクリーンメモリ領域か
ら読み出せばよく、同一パターン繰返し表示領域の復帰
すべき当該ピクセルデータをオフスクリーンメモリ領域
に何回も読み出す処理を削減し、ピクセルデータの高速
復帰処理を実現できる。
【0011】上記実施の形態の映像表示インタフェース
装置は、複数の矩形ピクセルデータ領域に分割し当該分
割ピクセルデータの退避/復帰処理におけるデータ転送
を制御する方式(分割データ転送制御によるフレームバ
ッファメモリ退避/復帰処理方式)を採る。
【0012】図2のように、たとえばビデオディスプレ
イ2上に一つのウィンドウを開いたケースを想定し、新
しく開かれたビデオディスプレイ2上の矩形領域Aa、
Bb、…、Kk、…、Nnの背景ピクセルデータを退避
する処理手順で、まず図3(a)に示すようにグラフィ
ックコントローラ11のReg Blk Widthと
Reg Blk HeightとReg Blk Ad
dr各レジスタで、フレームバッファメモリ12上の退
避すべきピクセルデータ領域Aの幅と高さと復帰先アド
レスScr Addr
〔0〕とをセットする(図2の手
順S1〜S3)。つぎに図3(b)に示すようにグラフ
ィックコントローラ11の比較回路とキャッシュバッフ
ァで、当該Reg Blk Addrレジスタによる指
定アドレスScr Addr
〔0〕と、当該アドレスの
Reg Blk WidthとReg Blk Hei
ght各レジスタによる指定領域Aの退避すべきピクセ
ルデータを読出し比較し、空の状態にあるキャッシュバ
ッファにセットする当該読出しピクセルデータをフレー
ムバッファメモリ12上のオフスクリーンメモリ領域
(ピクセルデータ保存領域X)に書き出す(以上図2の
手順S4〜S7)。また図3(c)に示すようにグラフ
ィックコントローラ11のReg Scr Tab A
ddrレジスタによる指定フレームバッファメモリ12
上のスクリーンアドレステーブルZで、退避すべきピク
セルデータのアドレスScr Addr
〔0〕をセット
し、当該エントリ追加によりグラフィックコントローラ
11のReg Scr Tab Sizeレジスタ内容
を更新する(以上図2の手順S8とS9)。さらに当該
退避すべきピクセルデータの転送が全領域で終了すると
きは、当該退避処理を終了する(図2の手順S10)。
終了しないときは、順次退避すべきピクセルデータ領域
B、…、Kに対し上記手順S3に戻り、当該復帰先アド
レスScr Addr〔1〕、…、〔k〕を順次セット
し、上記手順S4とS5を繰返す。手順S11で今回の
B領域ピクセルデータが当該キャッシュバッファ内容
(前回のA領域ピクセルデータ)と一致するときは、退
避すべきピクセルデータのアドレスScr Addr
〔1〕、…、〔k〕に対し上記手順S8〜S10を繰返
す。一致しないときは、当該読出しピクセルデータをフ
レームバッファメモリ12上に確保するオフスクリーン
メモリ領域(ピクセルデータ保存領域Y)に書き出し、
当該退避処理手順を終了する(図2の手順S12)。
【0013】図4(a)のように、たとえばビデオディ
スプレイ2上に開かれたウィンドウを閉じるケースを想
定した、上記図2に示す退避処理手順によるフレームバ
ッファメモリ12上のオフスクリーンメモリ領域退避ピ
クセルデータを復帰する処理手順で、まず図4(b)に
示すようにグラフィックコントローラ11のRegBl
k WidthとReg Blk HeightとRe
g Blk Addr各レジスタで、それぞれフレーム
バッファメモリ12上のピクセルデータ領域Aの幅と高
さとフレームバッファメモリ12上ピクセルデータ保存
領域Xのアドレスとをセットする(以上図4(a)の手
順S21〜S23)。つぎに図3(b)に示すようにグ
ラフィックコントローラ11の比較回路とキャッシュバ
ッファで、当該ピクセルデータ保存領域Xの退避すべき
ピクセルデータを読み出し比較し、空の状態にあるキャ
ッシュバッファにセットする当該読出しピクセルデータ
に対し、グラフィックコントローラ11のReg Sc
r Tab Addrレジスタによる指定フレームバッ
ファメモリ12上のスクリーンアドレステーブルZから
読み出す先頭エントリ復帰先アドレスScr Addr
〔0〕位置のフレームバッファメモリ12上のオンスク
リーンメモリ領域(ピクセルデータ領域)に書き出す。
また上記処理によりビデオディスプレイ2上の矩形領域
Aaに退避前データを表示し、当該ピクセルデータ領域
の復帰終了によりグラフィックコントローラ11のRe
g Scr Tab Sizeレジスタ内容を更新する
(以上図4(a)の手順S24〜S27)。さらに図3
(c)に示すようにグラフィックコントローラ11のR
eg Scr Tab Sizeレジスタ内容が0でな
ければ(スクリーンアドレステーブルZが空の状態でな
ければ)、手順S25に戻り次ピクセルデータ領域の復
帰処理手順を繰り返す。当該Reg ScrTab S
izeレジスタ内容が0になれば(スクリーンアドレス
テーブルZが空の状態になれば)、上記図2の手順S1
2でフレームバッファメモリ12上のオフスクリーンメ
モリ領域(ピクセル保存領域Y)の退避ピクセルデータ
をフレームバッファメモリ12上のオンスクリーンメモ
リ領域に書き出し、当該復帰処理手順を終了する(以上
図4(a)の手順S28とS29)。
【0014】なお上記図1(b)に示す発明の実施の形
態でグラフィックボード1は、フレームバッファメモリ
12上のオフスクリーンメモリ領域で、退避ピクセルデ
ータの復帰先アドレスを登録する複数のサブスクリーン
アドレステーブルZ´a、Z´b等と当該サブスクリー
ンアドレステーブルの各アドレスを登録するスクリーン
アドレステーブルZ´とを別途設け、図2/図4(a)
に代えて図5/図7に示す当該ピクセルデータ退避/復
帰処理手順を採ってもよい。同じピクセルデータを登録
する複数のサブスクリーンアドレステーブルZ´a、Z
´b等を確保することにより、ビデオディスプレイ2画
面上の退避すべき/退避された複数の異なったピクセル
データの退避/復帰処理時にも上記と同じ効果を得る。
図5のように、たとえば図2と同じにビデオディスプレ
イ2上に一つのウィンドウを開いたケースを想定し、新
しく開かれたビデオディスプレイ2上の矩形領域Aa、
Bb、…、Kk、…、Nnの背景ピクセルデータを退避
する処理手順で、まず図8(a)に示すようにグラフィ
ックコントローラ11のReg BlkWidthとR
eg Blk HeightとReg Blk Add
rレジスタに最初に退避されるピクセルデータ領域Aの
幅と高さとアドレスをそれぞれセットする(以上図5の
手順S1〜S3。手順S1とS2は図示しない)。つぎ
に図3(b)に示すようにグラフィックコントローラ1
1の比較回路とキャッシュバッファで、当該Reg B
lk Addrレジスタによる復帰先アドレスScr
Addr
〔0〕と、当該アドレスによるReg Blk
WidthとReg Blk Heightレジスタ
指示領域Aのピクセルデータとを読み出し比較をするキ
ャッシュバッファ内容が空のときは、当該読出しピクセ
ルデータをキャッシュバッファにセットする(以上図5
の手順S4〜S6)。またフレームバッファメモリ12
上のオフスクリーンメモリ領域でサブスクリーンアドレ
ステーブルZ´a、Z´b、…と、スクリーンアドレス
テーブルZ´とを確保し、図6に示すフレームバッファ
メモリ12上のオフスクリーンメモリ領域(ピクセルデ
ータ保存領域Xa)に当該キャッシュバッファの読出し
ピクセルデータを書き出す。また当該ピクセルデータ保
存領域XaのアドレスOff Scr Addrアドレ
スと当該サブスクリーンアドレステーブルZ´aのアド
レスScr Tab Addr
〔0〕とをそれぞれサブ
スクリーンアドレステーブルZ´aとスクリーンアドレ
ステーブルZ´の当該各フィールドにセットし、当該エ
ントリ追加によりグラフィックコントローラ11のRe
g Scr Tab Sizeレジスタ内容を更新する
(以上図5の手順S6aとS7とS7aとS8aとS
9)。また当該サブスクリーンアドレステーブルZ´で
退避ピクセルデータの復帰先アドレスScr Add1
〔0〕を先頭エントリにセットするとともに、当該Ta
ble Sizeフィールドを更新する(以上図5の手
順S9aとS9b)。さらに当該ピクセルデータの転送
が全領域で終了するときは、当該退避処理手順を終了す
る(図5の手順S10)。終了しないときは、順次退避
ピクセルデータ領域B、…、Kに対し上記手順S3に戻
り、当該復帰先アドレスScr Add〔1〕、…、
〔k〕を順次セットし、上記手順S4とS5を繰返す。
手順S11で今回のB領域ピクセルデータが当該キャッ
シュバッファ内容(前回のA領域ピクセルデータ)と一
致するときは、退避ピクセルデータのアドレスScr
Addr〔1〕、…、〔k〕に対し上記手順S9aとS
9bとS10を繰返す。一致しないときは、上記手順S
6とS6aとS7とS7aとS8aとS9とS9aとS
9bとS10を繰返す。図7のように、たとえば図4
(a)と同じにビデオディスプレイ2上に開かれたウィ
ンドウを閉じるケースを想定した、上記図5に示す退避
処理手順によるフレームバッファメモリ12上のオフス
クリーンメモリ領域退避ピクセルデータを復帰する処理
手順で、まず図4(b)に示すようにグラフィックコン
トローラ11のReg Blk Width とReg
Blk Heightレジスタにフレームバッファメ
モリ12上のピクセルデータ領域Aの幅と高さをセット
する(以上図7の手順S1とS2。手順S1は図示しな
い)。また図6に示すように選択するAスクリーンアド
レステーブル先頭エントリの登録サブスクリーンアドレ
ステーブルZ´aによるピクセルデータ保存領域Xaの
Off Scr Addrアドレスに対し、図4(b)
に示すようにグラフィックコントローラ11のReg
Blk Addrレジスタにセットする(以上手順S2
2aとS23)。つぎに図3(b)に示すようにグラフ
ィックコントローラ11の比較回路とキャッシュバッフ
ァで、当該Reg Blk Addrレジスタ指示保存
領域Xaのピクセルデータとサブスクリーンアドレステ
ーブルZ´aのエントリ復帰先アドレスとを読出し比較
しセットするキャッシュバッファの当該読出しピクセル
データを当該復帰先アドレス位置に書き出す(以上図7
の手順24とS25aとS26)。またサブスクリーン
アドレステーブルZ´aに対し一つのエントリ処理を完
了したことに伴い当該Table Sizeフィールド
を更新し、0でなければ手順S25aに戻り次エントリ
に対し同様の手順を繰返す。0になれば当該ピクセルデ
ータ領域の復帰終了によりグラフィックコントローラ1
1のRegScr Tab Sizeレジスタ内容を更
新する(以上図7の手順S26aとS26bとS2
7)。さらに図6に示すようにグラフィックコントロー
ラ11のReg Scr Tab Sizeレジスタ内
容が0でなければ(スクリーンアドレステーブルZ´が
空でなければ)、手順S22aに戻り次ピクセルデータ
領域の復帰処理手順を繰返す。当該Reg Scr T
ab Sizeレジスタ内容が0になれば(スクリーン
アドレステーブルZ´が空になれば)、当該Aスクリー
ンアドレステーブルの登録ピクセルデータは全て復帰さ
れたことになり復帰処理手順を終了する(以上図7の手
順S28)。
【0015】また上記図1(b)に示す発明の実施の形
態でグラフィックボード1は図8(a)のように、図2
と同じ退避処理手順のS6とS7間のS6bで、キャッ
シュバッファにセットする当該読出しピクセルデータに
対し、図8(b)に示すように別途設けるデータ圧縮回
路で圧縮してから、フレームバッファメモリ12上のオ
フスクリーンメモリ領域(ピクセルデータ保存領域X)
に書き出してもよい。また図9(a)のように、図4
(a)と同じ復帰処理手順のS23とS24間のS23
aで、Reg Blk Addrレジスタに当該アドレ
スをセットするフレームバッファメモリ12上のピクセ
ルデータ保存領域Xの退避ピクセルデータ(上記図8
(a)に示す退避処理時の圧縮データ)に対し、図9
(b)に示すように別途設けるデータ伸長回路で伸長し
表示可能な形式に復元してから、グラフィックコントロ
ーラ11の比較回路に読み出し比較をしキャッシュバッ
ファにセットしてもよい。フレームバッファメモリ12
上に確保するオフスクリーンメモリ領域に退避できるデ
ータ容量をさらに縮小できるとともに、当該不使用オフ
スクリーンメモリ領域を別用途にも利用できる。またグ
ラフィックコントローラ11内蔵キャッシュバッファに
格納されるピクセルデータは復元状態にあり、圧縮デー
タの復元回数が1回で済み、高速復帰処理を実現でき
る。
【0016】また上記図1(b)に示す発明の実施の形
態でグラフィックボード1は図10(a)のように、図
2と同じ退避処理手順のS4とS5間のS4aで、復帰
先アドレスScr Addr
〔0〕によるReg Bl
k WidthとReg Blk Heightレジス
タ指示領域Aのピクセルデータに対し、図10(b)に
示すように別途設けるデータ圧縮回路で圧縮してから、
グラフィックコントローラ11の比較回路に読み出し比
較をしてもよい。また図11(a)のように、図4aと
同じ復帰処理手順のS24とS25間のS24aで、当
該ピクセルデータ保存領域Xの退避ピクセルデータを読
み出し比較しセットするキャッシュバッファの当該読出
しピクセルデータに対し、図11(b)に示すように別
途設けるデータ伸長回路で伸長し表示可能な形式に復元
してから、フレームバッファメモリ12上のスクリーン
アドレステーブルZから読み出す先頭エントリ復帰先ア
ドレスScr Add
〔0〕位置のフレームバッファメ
モリ12上オンスクリーンメモリ領域に書き出してもよ
い。グラフィックコントローラ11内蔵キャッシュバッ
ファには圧縮データが格納され、フレームバッファメモ
リ12上に確保するオフスクリーンメモリ退避領域を縮
小できるとともに、ビデオディスプレイ2画面上の大き
な表示領域を高速に退避/復帰できる。
【0017】また上記図1(b)に示す発明の実施の形
態でフレームバッファメモリ12上のオフスクリーンメ
モリ領域に代えて、別途設ける三次元グラフィックス用
テクスチャメモリ領域で当該スクリーンアドレステーブ
ルZ/Z´とサブスクリーンアドレステーブルZ´a/
Z´bおよびピクセルデータ保存領域X/Y/Xa/Y
bを確保し、グラフィックコントローラ11のReg
Scr Tab Addrレジスタおよびスクリーンア
ドレステーブルZ/Z´とサブスクリーンアドレステー
ブルZ´a/Z´bに対し当該テクスチャメモリ領域の
アドレスをセットしてもよい。二次元表示(デスクトッ
プ画面や通常のウィンドウ表示など)時の不使用テクス
チャメモリ空領域を用い、グラフィックボード1搭載メ
モリを効率よく利用できるとともに、当該テクスチャメ
モリのアクセス時もシステムバス3の影響を受けない
で、退避/復帰処理のための高速データ転送をグラフィ
ックボード1内部で実現できる。
【0018】
【発明の効果】上記のようなこの発明の映像表示インタ
フェース装置では、複数の矩形ピクセルデータ領域に分
割し当該分割ピクセルデータの退避/復帰処理における
データ転送を制御する方式を採るから、従来のように転
送先と転送元で同じ大きさのピクセルデータ領域に一括
し当該一括ピクセルデータの退避/復帰処理におけるデ
ータ転送を制御する方式に比べ、退避処理時は、繰返し
パターンの小さい矩形領域ピクセルデータと当該復帰先
アドレスだけをオフスクリーンメモリ領域に書き込めば
よく、同一パターン繰返し表示領域の退避処理に必要な
オフスクリーンメモリ領域を削減できるとともに、退避
すべき当該ピクセルデータをオフスクリーンメモリ領域
に何回も書き込む処理を削減し、ピクセルデータの高速
退避処理を実現できる。また復帰処理時は、繰返しパタ
ーンの小さい矩形領域ピクセルデータと当該復帰先アド
レスだけをオフスクリーンメモリ領域から読み出せばよ
く、同一パターン繰返し表示領域の復帰すべき当該ピク
セルデータをオフスクリーンメモリ領域に何回も読み出
す処理を削減し、ピクセルデータの高速復帰処理を実現
できるほか発明ごとにつぎの効果がある。 (1)同じピクセルデータを登録する複数のサブスクリ
ーンアドレステーブルを確保することにより、映像表示
装置画面上の退避すべき/退避された複数の異なったピ
クセルデータの退避/復帰処理時にも上記と同じ効果を
得る。 (2)フレームバッファメモリに確保するオフスクリー
ンメモリ領域に退避できるデータ容量をさらに縮小でき
るとともに、当該不使用オフスクリーンメモリ領域を別
用途にも利用できる。またグラフィックコントローラ内
蔵キャッシュバッファに格納されるピクセルデータは復
元状態にあり、圧縮データの復元回数が1回で済み、高
速復帰処理を実現できる。 (3)グラフィックコントローラ内蔵キャッシュバッフ
ァには圧縮データが格納され、フレームバッファメモリ
上に確保するオフスクリーンメモリ退避領域を縮小でき
るとともに、映像表示装置画面上の大きな表示領域を高
速に退避/復帰できる。 (4)二次元表示時の不使用テクスチャメモリ空領域を
用い、映像表示インタフェース装置搭載メモリを効率よ
く利用できるとともに、当該テクスチャメモリのアクセ
ス時もシステバスの影響を受けないで、退避/復帰処理
のための高速データ転送を映像装置インタフェース装置
内部で実現できる。
【図面の簡単な説明】
【図1】 この発明の実施の一形態を示す映像表示イン
タフェース装置のシステム構成図とブロック構成図。
【図2】 図1に示すグラフィックボードのピクセルデ
ータ退避処理手順を説明するフロー図。
【図3】 図2に示す各レジスタとピクセルデータ領域
およびスクリーンアドレステーブルとの関係および当該
比較回路とキャッシュバッファの動作を説明する図。
【図4】 図1に示すグラフィックボードのピクセルデ
ータ復帰処理手順を説明するフロー図と当該各レジスタ
とピクセルデータ保存領域との関係を説明する図。
【図5】 図2に示すピクセルデータ退避処理手順の他
の一形態を説明するフロー図。
【図6】 図5に示す各レジスタとスクリーンアドレス
テーブル/サブスクリーンアドレステーブルおよびピク
セルデータ保存領域との関係を説明する図。
【図7】 図4に示すピクセルデータ復帰処理手順の他
の一形態を説明するフロー図。
【図8】 図2に示すピクセルデータ退避処理手順の他
の一形態を説明するフロー図と当該比較回路とキャッシ
ュバッファとデータ圧縮回路の動作を説明する図。
【図9】 図4に示すピクセルデータ復帰処理手順の他
の一形態を説明するフロー図と当該比較回路とキャッシ
ュバッファとデータ伸長回路の動作を説明する図。
【図10】 図2に示すピクセルデータ退避処理手順の
他の一形態を説明するフロー図と当該比較回路とキャッ
シュバッファとデータ圧縮回路の動作を説明する図。
【図11】 図4に示すピクセルデータ復帰処理手順の
他の一形態を説明するフロー図と当該比較回路とキャッ
シュバッファとデータ伸長回路の動作を説明する図。
【図12】 従来の技術を示す映像表示インタフェース
装置に係るフレームバッファメモリの機能を説明する
図。
【符号の説明】
1 グラフィックボード、2 ビデオディスプレイ、3
システムバス、4CPU、5 システムメモリ、11
グラフィックコントローラ、12 フレームバッファ
メモリ、13 D/Aコンバータ。 なお図中、同一符号は同一または相当部分を示す。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 映像表示装置画面上の表示領域を複数の
    小さな矩形領域に分割し当該各分割領域ピクセルデータ
    ごとに格納をするオンスクリーンメモリ領域と当該各分
    割領域ピクセルデータを退避する保存領域および当該退
    避ピクセルデータの復帰先アドレスを登録するスクリー
    ンアドレステーブルを確保するオフスクリーンメモリ領
    域とを形成する高速アクセス可能なフレームバッファメ
    モリと、該フレームバッファメモリによる各分割領域ピ
    クセルデータに対し当該オンスクリーンメモリ領域とオ
    フスクリーンメモリ領域間転送を制御し退避/復帰処理
    を施すグラフィックコントローラとを備える映像表示イ
    ンタフェース装置。
  2. 【請求項2】 グラフィックコントローラでフレームバ
    ッファメモリによる退避すべき各分割領域ピクセルデー
    タに対し重複転送を抑え、重複時は当該スクリーンアド
    レステーブルによる指定復帰先アドレスだけを転送する
    ように退避処理制御をすることを特徴とする請求項1記
    載の映像表示インタフェース装置。
  3. 【請求項3】 グラフィックコントローラでフレームバ
    ッファメモリによる復帰すべき各分割領域ピクセルデー
    タに対し当該スクリーンアドレステーブルによる指定復
    帰先アドレスのフレームバッファメモリ上オンスクリー
    ンメモリ領域に書込み転送をするように復帰処理制御を
    することを特徴とする請求項1記載の映像表示インタフ
    ェース装置。
  4. 【請求項4】 フレームバッファメモリ上のオフスクリ
    ーンメモリ領域で当該退避ピクセルデータの復帰先アド
    レスを登録する別途設ける複数のサブスクリーンアドレ
    ステーブルに対するアドレスを登録するスクリーンアド
    レステーブルを確保し、グラフィックコントローラでフ
    レームバッファメモリによる退避すべきまたは復帰すべ
    き複数の異なった各分割領域ピクセルデータに対し各々
    独立に前記スクリーンアドレステーブルによる指定サブ
    スクリーンアドレステーブルによる指定復帰先アドレス
    を用い、請求項2または3記載の退避または復帰処理制
    御をすることを特徴とする請求項1記載の映像表示イン
    タフェース装置。
  5. 【請求項5】 グラフィックコントローラでフレームバ
    ッファメモリによる退避すべき各分割領域ピクセルデー
    タに対しデータ圧縮処理を施してから請求項2記載の退
    避処理制御をし、フレームバッファメモリによる前記デ
    ータ圧縮をされた復帰すべき各分割領域ピクセルデータ
    に対しデータ伸長処理を施してから請求項3記載の復帰
    処理制御をすることを特徴とする請求項1記載の映像表
    示インタフェース装置。
  6. 【請求項6】 フレームバッファメモリ上のオフスクリ
    ーンメモリ領域に代えて、別途設ける三次元グラフィッ
    クス用テスクチャメモリ領域で請求項1記載のピクセル
    データ保存領域とスクリーンアドレステーブルまたは請
    求項5記載のスクリーンアドレステーブルとサブスクリ
    ーンアドレステーブルを確保することを特徴とする請求
    項1、2、3、4または5記載の映像表示インタフェー
    ス装置。
JP9120800A 1997-05-12 1997-05-12 映像表示インタフェース装置 Pending JPH10312188A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9120800A JPH10312188A (ja) 1997-05-12 1997-05-12 映像表示インタフェース装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9120800A JPH10312188A (ja) 1997-05-12 1997-05-12 映像表示インタフェース装置

Publications (1)

Publication Number Publication Date
JPH10312188A true JPH10312188A (ja) 1998-11-24

Family

ID=14795316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9120800A Pending JPH10312188A (ja) 1997-05-12 1997-05-12 映像表示インタフェース装置

Country Status (1)

Country Link
JP (1) JPH10312188A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100340969C (zh) * 2005-04-22 2007-10-03 中国科学院长春光学精密机械与物理研究所 数字信号处理器与标准显示器的接口装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100340969C (zh) * 2005-04-22 2007-10-03 中国科学院长春光学精密机械与物理研究所 数字信号处理器与标准显示器的接口装置

Similar Documents

Publication Publication Date Title
US6914606B2 (en) Video output controller and video card
JPH09245179A (ja) コンピュータグラフィックス装置
JPH056197B2 (ja)
EP0279225B1 (en) Reconfigurable counters for addressing in graphics display systems
JPH06214549A (ja) 二重緩衝方式出力表示システムにおける表示装置及び表示方法
JP2889149B2 (ja) 画像表示制御方法及び画像表示制御装置
JPH10312188A (ja) 映像表示インタフェース装置
JPS6267632A (ja) コンピュータ表示装置
JPH08211849A (ja) 表示制御装置
JP3272463B2 (ja) 画像作成装置およびその使用方法
JPH0850573A (ja) マイクロコンピュータ
JPS58136093A (ja) 表示制御装置
JP2966182B2 (ja) 計算機システム
JPS6138987A (ja) Crt制御装置
JP2998417B2 (ja) マルチメディア情報処理装置
JPH11161255A (ja) 画像表示装置
KR100510674B1 (ko) 영상 피벗을 위한 메모리 억세스 방법
JP2002199404A (ja) 画像処理装置
JP2990163B1 (ja) 記憶表示装置
JPS63245716A (ja) マルチウインドウ表示装置
JPS5997184A (ja) 画像処理装置
JP2000029788A (ja) キャッシュメモリシステム及びそれに用いるキャッシュ制御方法並びにその制御プログラムを記録した記録媒体
JP2004037632A (ja) 画像表示制御装置、表示装置及び電子機器
JPH05313644A (ja) 画像メモリ
JPS5997180A (ja) 画像表示方式