JP2004037632A - 画像表示制御装置、表示装置及び電子機器 - Google Patents

Abstract

【課題】表示画像をキャッシュメモリに展開する際の容量の軽減化及び転送時間の短縮化を可能にする。
【解決手段】アニメーションシナリオデータＲＯＭ１１と、キャラクタデータＲＯＭ１２、キャッシュメモリ１５と、スクリーンバッファ１６と、アニメーションシナリオデータＲＯＭ１１のアニメーションシナリオデータに基づいてキャラクタデータＲＯＭ１２から画像データを読み出す制御手段１０と、制御手段１０を介してキャラクタデータＲＯＭ１２から画像データを読み出して、制御手段１０を介してキャッシュメモリ１５に展開してデコード画像を格納し、その際に、透明領域部分があると圧縮処理をし、キャッシュメモリ１５に格納されたデコード画像を制御手段１０を介してスクリーンバッファ１６に転送し、その際に、圧縮処理された透明領域部分があると展開処理をするビデオプロセッサ１４とを備えたものである。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は画像表示制御装置、表示装置及び電子機器に関し、特に、キャッシュメモリの容量の軽減化に関するものである。
【０００２】
【従来の技術】
従来の画像表示制御装置においては、例えばキャラクタ（要素画像）を表示装置に表示する際には、キャラクタ（要素画像）をキャッシュ領域に展開してからその画像をビデオＲＡＭ（ＶＲＡＭ）に転送する処理が行われている。
【０００３】
図６は従来の画像データをビデオＲＡＭ（ＶＲＡＭ）に転送する際の処理過程を示した説明図である。例えばキャラクタデータが格納されているＲＯＭ２０から該当するキャラクタデータを読み出して画像展開処理をし、キャッシュメモリ２１に格納する。キャッシュメモリ２１に格納する際には、キャラクタの展開画像を含む最小の矩形サイズで保存している。そして、そのキャッシュメモリ２１に格納された画像はビデオＲＡＭ（ＶＲＡＭ）２２に転送されて表示器（図示せず）に表示される。
【０００４】
【発明が解決しようとする課題】
従来の画像表示制御装置においては、上述のように、表示するキャラクタをキャッシュメモリ（領域）に展開する際には、キャラクタの展開画像を含む最小の矩形サイズで保存しているが、例えば、斜めに長い画像や、リングのように透明領域が大きい画像の場合には、その矩形サイズも必然的に大きくなるので、キャッシュメモリの保存領域が大きくなる、という問題点があった。また、キャッシュメモリの保存領域が大きくなることにより、転送データも多くなり、転送時間が長くなるという問題点があった。
【０００５】
本発明は、このような問題点を解決するためになされたものであり、表示画像をキャッシュメモリに展開する際の容量の軽減化及び転送時間の短縮化を可能にした画像表示制御装置、並びにその画像表示制御装置を搭載した表示装置及び電子機器を提供することを目的とする。
【０００６】
【課題を解決するための手段】
（１）本発明の一つの態様に係る画像表示制御装置は、画像データが格納された第１の記憶手段と、キャッシュメモリと、前記第１の記憶手段から読み出された画像データを展開してデコード画像を生成する際に、透明領域部分があるとその部分を圧縮処理してキャッシュメモリに格納する演算手段とを備えたものである。
【０００７】
（２）本発明の他の態様に係る画像表示制御装置は、上記（１）の画像表示制御装置において、スクリーンバッファを更に備え、前記演算手段は、前記該キャッシュメモリに格納されたデコード画像を前記スクリーンバッファに転送する際に、圧縮処理された透明領域部分があるとそれを展開処理する。
【０００８】
（３）本発明の他の態様に係る画像表示制御装置は、上記（１）又は（２）の画像表示制御装置において、前記演算手段は、前記画像データを展開してデコード画像を生成する際に、透明領域を検出すると、透明色コードに連続数を付加した画像を生成してキャッシュメモリに格納する。
【０００９】
（４）本発明の他の態様に係る画像表示制御装置は、上記（１）〜（３）の画像表示制御装置において、前記演算手段は、画像データに圧縮処理をするフラグがセットされている場合に、透明領域部分の圧縮処理を行う。
【００１０】
（５）本発明の他の態様に係る画像表示制御装置は、上記（１）〜（４）の画像表示制御装置において、前記演算手段は、前記デコード画像をキャッシュメモリに格納する際には、前記デコード画像を含む矩形画像としてキャッシュメモリに格納する。
【００１１】
（６）本発明の他の態様に係る画像表示制御装置は、上記（２）〜（５）の画像表示制御装置において、前記演算手段は、前記キャッシュメモリに格納されたデコード画像を前記スクリーンバッファに転送する際に、透明色コードに連続数を付加したデコード画像を検出すると、前記連続数分だけ前記スクリーンバッファのアドレスを進めるのみで色の書き込みは行わない。
【００１２】
（７）本発明の他の態様に係る画像表示制御装置は、上記（２）〜（６）の画像表示制御装置において、アニメーションシナリオデータが格納された第２の記憶手段を更に備え、前記演算手段は、前記第２の記憶手段のアニメーションシナリオデータを読み出し、そのデータに基づいて前記第１の記憶手段から画像データを読み出し、その画像データを展開してデコード画像を生成してキャッシュメモリに格納し、該キャッシュメモリに格納されたデコード画像を前記スクリーンバッファに転送してフレーム画像を生成させる。
【００１３】
（８）本発明の他の態様に係る画像表示制御装置は、上記（７）の画像表示制御装置において、前記演算手段は、前記第２の記憶手段のアニメーションシナリオデータを読み出し、該当する画像データが既に前記キャッシュメモリに展開されている場合には、前記キャッシュメモリに展開されているデコード画像を前記スクリーンバッファに転送する。
【００１４】
（９）本発明の他の態様に係る画像表示制御装置は、上記（２）〜（８）の画像表示制御装置において、前記スクリーンバッファは、１対のビデオＲＡＭから構成されて、何れか一方が画像データを表示装置に転送している間に、他方に画像データが書き込まれる。
【００１５】
（１０）本発明の他の態様に係る画像表示制御装置は、画像データが格納された第１の記憶手段と、アニメーションシナリオデータが格納された第２の記憶手段と、キャッシュメモリと、スクリーンバッファと、前記第２の記憶手段のアニメーションシナリオデータに基づいて前記第１の記憶手段から該当する画像番号又は画像データを読み出す制御手段と、前記第１の記憶手段から読み出された画像番号に対応する画像データが既に前記キャッシュメモリに展開されていない場合には、前記制御手段を介して前記第１の記憶手段から対応する画像データを読み出して、前記制御手段を介してキャッシュメモリに展開してデコード画像を格納し、その際に、透明領域部分があると圧縮処理をし、該キャッシュメモリに格納されたデコード画像を前記制御手段を介してスクリーンバッファに転送し、その際に、圧縮処理された透明領域部分があると展開処理をするビデオ演算手段とを備えたものである。
【００１６】
（１１）本発明の他の態様に係る表示装置は、上記（１）〜（１０）の何れかの画像表示制御装置と、該画像表示制御装置により生成された画像を表示する表示手段とを備えたものである。
【００１７】
（１２）本発明の他の態様に係る電子機器は、上記（１１）の表示装置を搭載したものである。
【００１８】
【発明の実施の形態】
実施形態１．
図１は本発明の実施形態１に係る表示装置の構成を示したブロック図である。制御部１０にはアニメーションシナリオデータＲＯＭ１１、キャラクタデータＲＯＭ１２、キャッシュ制御部１３及びビデオプロセッサ（ＶＤＰ）１４が接続されている。キャッシュ制御部１３にはキャッシュメモリ１５が接続されている。ビデオプロセッサ（ＶＳＰ）１４にはスクリーンバッファ（ＶＲＡＭ）１６が接続されており、スクリーンバッファ（ＶＲＡＭ）１６には表示器１７が接続されている。
【００１９】
制御部１０はＣＰＵ等から構成されており、メモリ（図示せず）に格納されたプログラムにより後述の各種の演算処理を行う。アニメーションシナリオデータＲＯＭ１１には各種の表示展開ストーリーを規定するためのシナリオデータが格納されている（後述の図２参照）。キャラクタデータＲＯＭ１２には、各種コマンドや各種シナリオにより表示候補となる要素画像（キャラクタ等）の画像データが圧縮されて格納されている。そして、各画像データには、画像番号が付されており、また、画像データを展開してデコード画像を生成する際に、透明領域を圧縮するかどうかのフラグが予め設定されている。キャッシュ制御部１３はキャッシュメモリ１５を制御するものであり、キャッシュメモリ１５にはキャッシュテーブルとデコード画像とが格納される。
【００２０】
ビデオプロセッサ（ＶＤＰ）１４は、制御部１０の指令に従って表示画像の作成や表示のための処理（例えばデコード、拡大、縮小等）をし、キャッシュ制御部１３を介してキャッシュメモリ１５にデコード画像を格納させたり、デコード画像をスクリーンバッファ１６に出力したりする。スクリーンバッファ（ＶＲＡＭ）１６は１対のスクリーンバッファ１６ａ，１６ｂから構成されており、何れか一方に表示画像が転送されて書き込まれている間、他方からは既に書き込まれている表示画像が読み出され、交互に書き込み及び読み出しが行われる。表示器１７は液晶等からなる表示パネル（表示画面）を有し、スクリーンバッファ１６からの表示画像が表示される。
【００２１】
図２は図１のアニメーションシナリオデータＲＯＭ１１に格納されているアニメーションデータブロックの構成を示した図である。このデータブロックは、アニメーション情報として総フレーム数及びデータの格納位置が格納されており、更に、フレーム数に対応して、フレーム１データブロック、フレーム２データブロック、…フレームｎデータブロック、という具合にフレーム毎にデータブロックが格納されている。各データブロックには、レイヤー数とデータが含まれており、データにはレイヤー数分の画像データ番号１１ａが含まれている。このレイヤー数分の画像データ番号１１ａがあることで、これらの画像番号１１ａを積層することにより１フレーム分の画像が生成される。この図２のデータブロックを、フレーム１データブロック、フレーム２データブロック…と順次処理をして表示画像を生成して、アニメーションを表示器１７に表示させる。
【００２２】
図３は図１の表示装置の処理過程を示したフローチャートである。
（Ｓ１）制御部１０は、外部からの指令に基づいてアニメーションをスタートさせるが、まず、アニメーションシナリオデータＲＯＭ１１からアニメーション情報（総フレーム数、データ格納位置）を読み出す。
（Ｓ２）制御部１０は、フレーム１データブロックのレイヤー情報（レイヤー数）を読み込む。
【００２３】
（Ｓ３）制御部１０は、レイヤー情報（レイヤー数）に応じて例えば画像番号１１ａ（Ｐ０１）をキャラクタデータＲＯＭ１２から取得する。
（Ｓ４）制御部１０は、その画像番号に対応した画像データ（デコード画像）がキャッシュメモリ１５に既に格納されているかどうかをキャッシュ制御部１３に問い合わせる。キャッシュ制御部１３はその問い合わせに従って、該当する画像データ（デコード画像）がキャッシュメモリ１５に既に格納されているかどうかを検索する。
【００２４】
（Ｓ５）制御部１０は、キャッシュ制御部１３から該当する画像データ（デコード画像）がキャッシュメモリ１５に格納されていないという判断が返ってきた場合には、キャラクタデータＲＯＭ１２からその画像番号に対応する画像データを読み出して、ビデオプロセッサ（ＶＤＰ）１４に渡してデコードさせる。このとき、画像データにはフラグが設けられており、透明領域の圧縮又は非圧縮が指定されている。透明領域を圧縮をするようにフラグがセットされている場合には、デコード（展開）画像の透明領域を圧縮する処理を行う。ビデオプロセッサ（ＶＤＰ）１４は、例えば画像データを展開した際に、連続した透明領域を検出したら、透明色コードに連続数を付加したデコード画像を展開し、透明以外の時は該当する色コードをそのまま保存するデコード画像を展開する。
【００２５】
（Ｓ６）制御部１０は、ビデオプロセッサ（ＶＤＰ）１４によりデコードされたデコード画像をキャッシュ制御部１３を介してキャッシュメモリ１５に格納させる。
【００２６】
（Ｓ７）制御部１０は、キャッシュ制御部１３を介してキャッシュメモリ１５に格納されているデコード画像を読み出してビデオプロセッサ（ＶＤＰ）１４に渡す。ビデオプロセッサ（ＶＤＰ）１４はデコード画像を例えばスクリーンバッファ１６ａに転送する。このとき、ビデオプロセッサ（ＶＤＰ）１４は、透明領域が圧縮処理されている場合にはその展開処理を行う。また、上記の処理（Ｓ４）において、キャッシュ制御部１３から該当する画像データ（デコード画像）がキャッシュメモリ１５に格納されているという判断が返ってきた場合には、この処理（Ｓ７）に移行することとなる。
【００２７】
ビデオプロセッサ（ＶＤＰ）１４は、スクリーンバッファ１６ａの指定位置にデータを転送する場合には、読み込んだコードが透明色以外の場合にはその色をスクリーンバッファ１６ａに書き込んでアドレスを＋１する。透明色の場合にはその連続数を読み出して、その連続数分だけスクリーンバッファ１６ａのアドレスを進めるのみで色の書き込みは行わない。何れの場合においても、アドレスが矩形の右端に達したら、１ライン下の左端に下げる処理を行う。
【００２８】
（Ｓ８）制御部１０は、現在のフレームにおける全てのレイヤーが終了したかどうかをレイヤー情報に基づいて判断し、全てのレイヤーが終了していない場合には、次のレイヤーに移行して（例えば画像番号１１ａ（Ｐ０２））、上記の処理（Ｓ３）〜（Ｓ７）を繰り返す。
【００２９】
（Ｓ９）上記の処理（Ｓ３）〜（Ｓ７）が繰り返されて、現在のフレーム（：フレーム１）における全てのレイヤー（Ｐ０１〜Ｐｎｎ）が終了した場合には、スクリーンバッファ１６ａに該当するフレーム（：フレーム１）の全ての画像データが展開されていることになる。ここで、例えばスクリーンバッファ１６ｂに展開されているデコード画像が表示器１７に表示されている状態では、スクリーンバッファ１６ａに展開されたデコード画像は、表示のタイミングを待つことになる。
【００３０】
（Ｓ１０）スクリーンバッファ１６ａが表示のタイミングになると、スクリーンバッファの切替を行い、スクリーンバッファ１６ａに展開されているデコード画像が表示器１７に表示される。また、スクリーンバッファの切替により、スクリーンバッファ１６ａのデコード画像が表示器１７に表示されている間、スクリーンバッファ１６ｂに次のフレームのデコード画像が転送されることになる。
【００３１】
（Ｓ１１）制御部１０は全フレームについて終了したかどうかを判断し、終了していない場合には、次のフレーム（：フレーム２）について上記の処理（Ｓ２）〜（Ｓ１０）を繰り返す。この場合には、スクリーンバッファ１６ｂのデコード画像が表示されることになる。以上の処理を繰り返して全てのフレーム（フレーム１〜フレームｎ）についての処理を終了すると、アニメーションは終了する。
【００３２】
図４及び図５は上記の図３の処理（Ｓ５）〜（Ｓ７）における透明領域の圧縮処理及び展開処理を概念的に示した説明図である。キャラクタデータＲＯＭ１２から圧縮された画像データを読み出して展開処理してビットマップデータに展開するのは従来と同じであるが、例えば或るラインに透明領域が連続している場合には（図５参照）、例えばデータフォーマットを、１６ビット色、透明色＝０ｘＦＦＦＦとすると、
「０ｘＦＦＦＦ，０ｘ００２０，０ｘＦ８１２０，０ｘ８４３２，０ｘＦＦＦＦ，０ｘ０１０１，…」
という具合にビットマップデータが展開される。この例では、透明色（０ｘＦＦＦＦ）が３２個（０ｘ００２０）続いた後、透明以外の色（０ｘＦ８１２０，０ｘ８４３２）が２個、その後、透明色（０ｘＦＦＦＦ）が２５７個（０ｘ０１０１）続いていることを意味している。これを図６の従来の方法で展開すると、「０ｘＦＦＦＦ」というデータが２０個連続して書き込まれることになる。
【００３３】
キャッシュメモリ１５には上記のようにして展開されたデコード画像が格納されるが（Ｓ６）、スクリーンバッファ（ＶＲＡＭ）１６に転送する際には、透明領域が圧縮されたデータについては、例えば「０ｘＦＦＦＦ，０ｘ００２０」というデータについては、「０ｘ００２０」（２０個）だけスクリーンバッファ１６ａのアドレスを進めるのみで色の書き込みは行わないことで、透明領域のデータの転送処理がなされる。
【００３４】
ところで、上記の処理（Ｓ５）においてデコード画像を生成してキャッシュメモリ１５に格納する際には、デコード画像を含む矩形画像として格納するが、実際の画像では矩形領域をフルに使うものは少なく、４隅や中心部に連続した透明領域が存在することが多い。本実施形態１においては、この透明領域を圧縮形式で保存するようにしたので、占有するキャッシュ領域を大幅に削減することができ、より多くのデコード画像をキャッシュ領域に保存することが可能になっている。また、透明部分のみの簡単な圧縮なので、転送（展開）時には、予め透明色の連続数を取得してアドレスを進めるという簡単な処理をするだけで済み、転送時間を大幅に短縮できる。
【００３５】
実施形態２．
なお、上記の実施形態１においてはアニメーションの画像を表示する例について説明したが、本発明においては、要素画像を組み合わせてフレーム画像を形成するようなものであれば、例えば遊技機、ゲーム機等の電子機器に適用される。
【００３６】
【発明の効果】
以上のように本発明によれば、記憶手段から読み出された画像データを展開してデコード画像を生成する際に、透明領域部分があるとその部分を圧縮処理してキャッシュメモリに格納するようにしたので、キャッシュメモリ容量の軽減化が可能になっており、また、そのデコード画像を転送する際にもデータ量が少なくなったことで転送時間の短縮化も可能になっている。
【図面の簡単な説明】
【図１】本発明の実施形態１に係る表示装置の構成を示したブロック図である。
【図２】図１のアニメーションシナリオデータＲＯＭに格納されているアニメーションデータブロックの構成を示した図である。
【図３】図１の表示装置の処理過程を示したフローチャートである。
【図４】図３の処理（Ｓ５）〜（Ｓ７）における透明領域の圧縮処理及び展開処理を概念的に示した説明図（その１）である。
【図５】図３の処理（Ｓ５）〜（Ｓ７）における透明領域の圧縮処理及び展開処理を概念的に示した説明図（その２）である。
【図６】従来の画像データをビデオＲＡＭ（ＶＲＡＭ）に転送する際の処理過程を示した説明図である。
【符号の説明】
１０　制御部
１１　アニメーションシナリオデータＲＯＭ
１２　キャラクタデータＲＯＭ
１３　キャッシュ制御部
１４　ビデオプロセッサ（ＶＤＰ）
１５　キャッシュメモリ
１６　スクリーンバッファ
１７　表示器

Claims (12)

1. 画像データが格納された第１の記憶手段と、
   キャッシュメモリと、
   前記第１の記憶手段から読み出された画像データを展開してデコード画像を生成する際に、透明領域部分があるとその部分を圧縮処理してキャッシュメモリに格納する演算手段と
   を備えたことを特徴とする画像表示制御装置。
2. スクリーンバッファを更に備え、
   前記演算手段は、前記キャッシュメモリに格納されたデコード画像を前記スクリーンバッファに転送する際に、圧縮処理された透明領域部分があるとそれを展開処理することを特徴とする請求項１記載の画像表示制御装置。
3. 前記演算手段は、前記画像データを展開してデコード画像を生成する際に、透明領域を検出すると、透明色コードに連続数を付加した画像を生成してキャッシュメモリに格納することを特徴とする請求項１又は２記載の画像表示制御装置。
4. 前記演算手段は、画像データに圧縮処理をするフラグがセットされている場合に、透明領域部分の圧縮処理を行うことを特徴とする請求項１〜３の何れかに記載の画像表示制御装置。
5. 前記演算手段は、前記デコード画像をキャッシュメモリに格納する際には、前記デコード画像を含む矩形画像としてキャッシュメモリに格納することを特徴とする請求項１〜４の何れかに記載の画像表示制御装置。
6. 前記演算手段は、前記キャッシュメモリに格納されたデコード画像を前記スクリーンバッファに転送する際に、透明色コードに連続数を付加したデコード画像を検出すると、前記連続数分だけ前記スクリーンバッファのアドレスを進めるのみで色の書き込みは行わないことを特徴とする請求項２〜５の何れかに記載の画像表示制御装置。
7. アニメーションシナリオデータが格納された第２の記憶手段を更に備え、前記演算手段は、前記第２の記憶手段のアニメーションシナリオデータを読み出し、そのデータに基づいて前記第１の記憶手段から画像データを読み出し、その画像データを展開してデコード画像を生成してキャッシュメモリに格納し、該キャッシュメモリに格納されたデコード画像を前記スクリーンバッファに転送してフレーム画像を生成させることを特徴とする請求項２〜６の何れかに記載の画像表示制御装置。
8. 前記演算手段は、前記第２の記憶手段のアニメーションシナリオデータを読み出し、該当する画像データが既に前記キャッシュメモリに展開されている場合には、前記キャッシュメモリに展開されているデコード画像を前記スクリーンバッファに転送することを特徴とする請求項７記載の画像表示制御装置。
9. 前記スクリーンバッファは、１対のビデオＲＡＭから構成されて、何れか一方が画像データを表示装置に転送している間に、他方に画像データが書き込まれることを特徴とする請求項２〜８の何れかに記載の画像表示制御装置。
10. 画像データが格納された第１の記憶手段と、
    アニメーションシナリオデータが格納された第２の記憶手段と、
    キャッシュメモリと、
    スクリーンバッファと、
    前記第２の記憶手段のアニメーションシナリオデータに基づいて前記第１の記憶手段から該当する画像番号又は画像データを読み出す制御手段と、
    前記第１の記憶手段から読み出された画像番号に対応する画像データが既に前記キャッシュメモリに展開されていない場合には、前記制御手段を介して前記第１の記憶手段から対応する画像データを読み出して、前記制御手段を介してキャッシュメモリに展開してデコード画像を格納し、その際に、透明領域部分があると圧縮処理をし、該キャッシュメモリに格納されたデコード画像を前記制御手段を介してスクリーンバッファに転送し、その際に、圧縮された透明領域部分があると展開処理をするビデオ演算手段と
    を備えたことを特徴とする画像表示制御装置。
11. 請求項１〜１０の何れかの画像表示制御装置と、
    該画像表示制御装置により生成された画像を表示する表示手段と
    を備えたことを特徴とする表示装置。
12. 請求項１１記載の表示装置を搭載したことを特徴とする電子機器。

Images