JPH10309035A - 活線挿抜電源制御回路 - Google Patents
活線挿抜電源制御回路Info
- Publication number
- JPH10309035A JPH10309035A JP9113183A JP11318397A JPH10309035A JP H10309035 A JPH10309035 A JP H10309035A JP 9113183 A JP9113183 A JP 9113183A JP 11318397 A JP11318397 A JP 11318397A JP H10309035 A JPH10309035 A JP H10309035A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- circuit
- delay element
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【課題】 電子機器本体５２から挿抜可能な電子装置５
６を挿抜する際、突入電流を低減して、電源電圧の急激
な低下や電子機器本体５２の誤動作を防止する。 【解決手段】 活線挿抜電源制御回路５０は、電子機器
本体５２とコネクタ５４を通じて接続される挿抜可能な
電子装置５６に内蔵され、外部スイッチ５８の操作によ
り電源起動信号６０を印加して、負荷回路６２に予備電
圧６４を供給する第１の駆動回路６６と、電子機器本体
５２からの電源供給Ｖｃｃを受けて遅延素子６８を起動
させる電源起動回路７０と、遅延素子６８から出力され
る供給電圧の上昇に伴って、負荷回路６２に電源電圧Ｖ
ｃｃを供給する第２の駆動回路７２とを設ける。
６を挿抜する際、突入電流を低減して、電源電圧の急激
な低下や電子機器本体５２の誤動作を防止する。 【解決手段】 活線挿抜電源制御回路５０は、電子機器
本体５２とコネクタ５４を通じて接続される挿抜可能な
電子装置５６に内蔵され、外部スイッチ５８の操作によ
り電源起動信号６０を印加して、負荷回路６２に予備電
圧６４を供給する第１の駆動回路６６と、電子機器本体
５２からの電源供給Ｖｃｃを受けて遅延素子６８を起動
させる電源起動回路７０と、遅延素子６８から出力され
る供給電圧の上昇に伴って、負荷回路６２に電源電圧Ｖ
ｃｃを供給する第２の駆動回路７２とを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は電話交換装置、電気
通信装置、情報処理装置などの機器本体と挿抜可能な電
子装置に内蔵される活線挿抜電源制御回路に関する。特
に、機器本体の増設、点検、修理のためカード型若しく
はプリント配線基板型の電子装置を動作中の機器本体か
ら挿抜する際に発生する突入電流に伴う電源電圧の低下
を防止する保護回路に関する。
通信装置、情報処理装置などの機器本体と挿抜可能な電
子装置に内蔵される活線挿抜電源制御回路に関する。特
に、機器本体の増設、点検、修理のためカード型若しく
はプリント配線基板型の電子装置を動作中の機器本体か
ら挿抜する際に発生する突入電流に伴う電源電圧の低下
を防止する保護回路に関する。
【０００２】
【従来の技術】従来、プリント配線ボードや挿抜可能な
電子カードのコネクタに並列に配置した電源接線の長さ
を他の信号接線より長くして、ボードやカードを電子機
器本体に挿抜する際に、信号線の接続より前に電源を接
続するように構成していた。この接続の時間差によりボ
ードやカードに内蔵された論理回路などの負荷回路に流
れる突入電流を防止し、他の信号線に影響する雑音を低
減して、ボードやカードに内蔵する電子回路並びに電子
機器本体の暴走を回避していた。
電子カードのコネクタに並列に配置した電源接線の長さ
を他の信号接線より長くして、ボードやカードを電子機
器本体に挿抜する際に、信号線の接続より前に電源を接
続するように構成していた。この接続の時間差によりボ
ードやカードに内蔵された論理回路などの負荷回路に流
れる突入電流を防止し、他の信号線に影響する雑音を低
減して、ボードやカードに内蔵する電子回路並びに電子
機器本体の暴走を回避していた。
【０００３】近年、外付けの電子カードやボード内に突
入電流が発生してもボードやカード内の電源電圧の低下
を防止する付属回路を設けて、回路の暴走を防止してい
た。
入電流が発生してもボードやカード内の電源電圧の低下
を防止する付属回路を設けて、回路の暴走を防止してい
た。
【０００４】
【発明が解決しようとする課題】しかしながら、コネク
タに配列した接線の長さを調整して、電子カードやボー
ドの電気的接続の時間差を利用する構成では、電子装置
や電子カードなどの寸法のばらつき、作業者の個人差に
よるカードの挿抜時の時間、挿抜方向の差により電気的
接続状態が不安定になるという欠点があった。
タに配列した接線の長さを調整して、電子カードやボー
ドの電気的接続の時間差を利用する構成では、電子装置
や電子カードなどの寸法のばらつき、作業者の個人差に
よるカードの挿抜時の時間、挿抜方向の差により電気的
接続状態が不安定になるという欠点があった。
【０００５】また、電子機器本体が動作中に外付けの電
子カードの挿抜やプリント配線基板の交換作業を行う
と、信号線にノイズが入って電子装置本体や電子カード
などで構成するシステム全体が動作不能になるという欠
点があった。
子カードの挿抜やプリント配線基板の交換作業を行う
と、信号線にノイズが入って電子装置本体や電子カード
などで構成するシステム全体が動作不能になるという欠
点があった。
【０００６】さらに、電子カードの挿抜時の突入電流で
電子カード内部の電源電圧が一時的に低下し、装置全体
の動作不良を発生させる欠点もあった。
電子カード内部の電源電圧が一時的に低下し、装置全体
の動作不良を発生させる欠点もあった。
【０００７】本発明は、上記欠点を解消すべくなされた
ものであって、高い信頼性を要求される動作中の電子装
置と電気的に接続する挿抜可能な電子カード若しくは電
子装置内部に配置する交換可能なプリント配線基板など
の挿入時に生じる突入電流の発生を防止することにあ
る。
ものであって、高い信頼性を要求される動作中の電子装
置と電気的に接続する挿抜可能な電子カード若しくは電
子装置内部に配置する交換可能なプリント配線基板など
の挿入時に生じる突入電流の発生を防止することにあ
る。
【０００８】また、挿抜可能な電子カード若しくは電子
装置内部に配置する交換可能なプリント配線基板などの
抜取時に生じる定常電流から０への急変を防止すること
にある。
装置内部に配置する交換可能なプリント配線基板などの
抜取時に生じる定常電流から０への急変を防止すること
にある。
【０００９】
【課題を解決するための手段】上記課題を解決するため
にこの発明に係る活線挿抜電源制御回路によれば、外部
スイッチの操作により電源起動信号を印加して、負荷回
路に予備電圧を供給する第１の駆動回路と、機器本体か
らの電源供給を受けて遅延素子を起動させる電源起動回
路と、遅延素子から出力される供給電圧の上昇に伴っ
て、負荷回路に電源電圧を供給する第２の駆動回路とを
備えるものである。
にこの発明に係る活線挿抜電源制御回路によれば、外部
スイッチの操作により電源起動信号を印加して、負荷回
路に予備電圧を供給する第１の駆動回路と、機器本体か
らの電源供給を受けて遅延素子を起動させる電源起動回
路と、遅延素子から出力される供給電圧の上昇に伴っ
て、負荷回路に電源電圧を供給する第２の駆動回路とを
備えるものである。
【００１０】また、外部スイッチの操作により電源起動
信号を不活性にして第１の駆動回路を停止させるととも
に、電源停止信号を電源起動回路に印加して遅延素子を
不活性にし、該遅延素子から出力される供給電圧の降下
に伴って、負荷回路に供給する電源電圧を遮断する第２
の駆動回路とを備えるものである。
信号を不活性にして第１の駆動回路を停止させるととも
に、電源停止信号を電源起動回路に印加して遅延素子を
不活性にし、該遅延素子から出力される供給電圧の降下
に伴って、負荷回路に供給する電源電圧を遮断する第２
の駆動回路とを備えるものである。
【００１１】さらに、電源電圧入力端子と電源電圧出力
端子の間に接続され、外部スイッチの操作により電源起
動信号を受けて導通し、駆動素子を通じて予備電圧を負
荷回路に供給する第１のトランジスタと、遅延素子に接
続され前記予備電圧に応答して該遅延素子を起動させる
第２のトランジスタと、電源電圧入力端子と電源電圧出
力端子の間に接続され、遅延素子から供給される電圧の
上昇に応答して導通し、前記負荷回路に電源電圧を供給
する第３のトランジスタとを備えるものである。
端子の間に接続され、外部スイッチの操作により電源起
動信号を受けて導通し、駆動素子を通じて予備電圧を負
荷回路に供給する第１のトランジスタと、遅延素子に接
続され前記予備電圧に応答して該遅延素子を起動させる
第２のトランジスタと、電源電圧入力端子と電源電圧出
力端子の間に接続され、遅延素子から供給される電圧の
上昇に応答して導通し、前記負荷回路に電源電圧を供給
する第３のトランジスタとを備えるものである。
【００１２】さらにまた、電源電圧入力端子と電源電圧
出力端子の間に接続され、第１の外部スイッチの操作に
より負荷回路に供給する予備電圧を遮断する第１のトラ
ンジスタと、遅延素子に接続され前記第１の外部スイッ
チと連動する第２の外部スイッチにより該遅延素子を不
活性状態にする第２のトランジスタと、電源電圧入力端
子と電源電圧出力端子の間に接続され、遅延素子から供
給される電圧の降下に応答して、負荷回路に供給する電
源電圧を遮断する第３のトランジスタとを備えるもので
ある。
出力端子の間に接続され、第１の外部スイッチの操作に
より負荷回路に供給する予備電圧を遮断する第１のトラ
ンジスタと、遅延素子に接続され前記第１の外部スイッ
チと連動する第２の外部スイッチにより該遅延素子を不
活性状態にする第２のトランジスタと、電源電圧入力端
子と電源電圧出力端子の間に接続され、遅延素子から供
給される電圧の降下に応答して、負荷回路に供給する電
源電圧を遮断する第３のトランジスタとを備えるもので
ある。
【００１３】
【作用】上記構成を有するこの発明においては、予め外
部スイッチを操作することで、機器本体へ挿抜可能な電
子装置を挿入する際に、機器本体から電子装置に供給さ
れる電源電圧を経時的に上昇させることができるので、
突入電流の低減もしくは発生を未然に防止することがで
きる。
部スイッチを操作することで、機器本体へ挿抜可能な電
子装置を挿入する際に、機器本体から電子装置に供給さ
れる電源電圧を経時的に上昇させることができるので、
突入電流の低減もしくは発生を未然に防止することがで
きる。
【００１４】また、予め外部スイッチを操作すること
で、機器本体へ挿抜可能な電子装置を抜出す前に、機器
本体から電子装置に供給される電源電圧を経時的に降下
させることができるので、電源を遮断する際の定常電流
から０への急変を防止することができる。
で、機器本体へ挿抜可能な電子装置を抜出す前に、機器
本体から電子装置に供給される電源電圧を経時的に降下
させることができるので、電源を遮断する際の定常電流
から０への急変を防止することができる。
【００１５】
【発明の実施の形態】以下、図面に基づいて本発明の好
適な実施例について説明する。この装置は、特に制限は
ないが、通信装置に挿抜される電子装置用に構成されて
いる。
適な実施例について説明する。この装置は、特に制限は
ないが、通信装置に挿抜される電子装置用に構成されて
いる。
【００１６】図１は本発明の実施の形態に係る活線挿抜
電源制御回路５０の回路図である。図において、活線挿
抜電源制御回路５０は、電子機器本体５２とコネクタ５
４を通じて接続される挿抜可能な電子装置５６に内蔵さ
れ、外部スイッチ５８の操作により電源起動信号６０を
印加して、負荷回路６２に予備電圧６４を供給する第１
の駆動回路６６と、電子機器本体５２からの電源供給Ｖ
ｃｃを受けて遅延素子６８を起動させる電源起動回路７
０と、遅延素子６８から出力される供給電圧の上昇に伴
って、負荷回路６２に電源電圧Ｖｃｃを供給する第２の
駆動回路７２とを備え、電子装置５６が電子機器本体５
２に挿入した後に、外部スイッチ５８を操作して電源起
動信号６０を第１の駆動回路６６に供給することによ
り、例えば電源電圧Ｖｃｃ＝５Ｖより低い２Ｖの予備電
圧を負荷回路６２に印加させることができる。また、コ
ネクタ５４を通じて電子機器本体５２から電源電圧Ｖｃ
ｃと接続した電源起動回路７０は、遅延素子６８を起動
させることができる。この遅延素子６８は基準電圧ＧＮ
Ｄの０Ｖから電源電圧の５Ｖまで経時的に変化する電圧
を第２の駆動回路７２へ供給することができ、この遅延
素子６８の出力電圧の上昇に伴って、第２の駆動回路７
２は負荷回路６２へ順次電源電圧５Ｖまで上昇する出力
電圧を印加することができる。このように構成された活
線挿抜電源制御回路５０は、順次上昇する電源電圧を予
備電圧と並行して負荷回路６２へ供給することができる
ので、電源電圧の立ち上がりが滑らかになり、負荷回路
６２の端子間電圧に突入電流を生じさせないか、若しく
は、低減させることができる。この突入電圧が発生しな
い、若しくは、低減させることで、負荷回路６２から出
力される信号線にノイズが入ることもないので、コネク
タ５４を介して接続された電子機器本体５２に不具合を
生じさせる雑音の低減若しくは発生を未然に防止するこ
とができる。さらに、電子装置５６が動作中の電子機器
本体５２に挿入される際、本体の信号線７８から供給さ
れる信号電圧によっては、電子装置５６内部の負荷回路
は動作をしていないので、信号線７８に対して、ハイイ
ンピーダンス状態を維持することができる。よって、電
子装置５６の誤動作を防止することもできる。
電源制御回路５０の回路図である。図において、活線挿
抜電源制御回路５０は、電子機器本体５２とコネクタ５
４を通じて接続される挿抜可能な電子装置５６に内蔵さ
れ、外部スイッチ５８の操作により電源起動信号６０を
印加して、負荷回路６２に予備電圧６４を供給する第１
の駆動回路６６と、電子機器本体５２からの電源供給Ｖ
ｃｃを受けて遅延素子６８を起動させる電源起動回路７
０と、遅延素子６８から出力される供給電圧の上昇に伴
って、負荷回路６２に電源電圧Ｖｃｃを供給する第２の
駆動回路７２とを備え、電子装置５６が電子機器本体５
２に挿入した後に、外部スイッチ５８を操作して電源起
動信号６０を第１の駆動回路６６に供給することによ
り、例えば電源電圧Ｖｃｃ＝５Ｖより低い２Ｖの予備電
圧を負荷回路６２に印加させることができる。また、コ
ネクタ５４を通じて電子機器本体５２から電源電圧Ｖｃ
ｃと接続した電源起動回路７０は、遅延素子６８を起動
させることができる。この遅延素子６８は基準電圧ＧＮ
Ｄの０Ｖから電源電圧の５Ｖまで経時的に変化する電圧
を第２の駆動回路７２へ供給することができ、この遅延
素子６８の出力電圧の上昇に伴って、第２の駆動回路７
２は負荷回路６２へ順次電源電圧５Ｖまで上昇する出力
電圧を印加することができる。このように構成された活
線挿抜電源制御回路５０は、順次上昇する電源電圧を予
備電圧と並行して負荷回路６２へ供給することができる
ので、電源電圧の立ち上がりが滑らかになり、負荷回路
６２の端子間電圧に突入電流を生じさせないか、若しく
は、低減させることができる。この突入電圧が発生しな
い、若しくは、低減させることで、負荷回路６２から出
力される信号線にノイズが入ることもないので、コネク
タ５４を介して接続された電子機器本体５２に不具合を
生じさせる雑音の低減若しくは発生を未然に防止するこ
とができる。さらに、電子装置５６が動作中の電子機器
本体５２に挿入される際、本体の信号線７８から供給さ
れる信号電圧によっては、電子装置５６内部の負荷回路
は動作をしていないので、信号線７８に対して、ハイイ
ンピーダンス状態を維持することができる。よって、電
子装置５６の誤動作を防止することもできる。
【００１７】上記実施の形態の負荷回路６２は、電源電
圧Ｖｃｃと基準電圧ＧＮＤを印加することにより動作す
る論理回路、記憶装置、通信用モデムなどの電子回路の
他、電子装置５６の内部電源によって動作する電子回路
などであっても良いことは勿論である。また、コネクタ
５４に配列した電源用、信号用の接線の長さは、電源用
の接線を長くしても良く、電源用と信号用の接線を同じ
長さにしても同様の効果を得ることができる。
圧Ｖｃｃと基準電圧ＧＮＤを印加することにより動作す
る論理回路、記憶装置、通信用モデムなどの電子回路の
他、電子装置５６の内部電源によって動作する電子回路
などであっても良いことは勿論である。また、コネクタ
５４に配列した電源用、信号用の接線の長さは、電源用
の接線を長くしても良く、電源用と信号用の接線を同じ
長さにしても同様の効果を得ることができる。
【００１８】上記実施の形態においては、電子機器本体
５２へ電子機器５６を挿入する場合について説明した
が、図１に示す外部スイッチ７４を設けて電子機器本体
５２から電子装置５６を抜き出す際の定常電流から０へ
の急変を防止することができる。図において、活線挿抜
電源制御回路５０は、更に、外部スイッチ５８の操作に
より電源起動信号６０を不活性にして第１の駆動回路６
６を停止させるとともに、電源停止信号７６を電源起動
回路７０に印加して遅延素子６８を不活性にし、遅延素
子６８から出力される供給電圧の降下に伴って、負荷回
路６２に供給する電源電圧Ｖｃｃを遮断する第２の駆動
回路７２とを備え、電子機器本体５２に挿入された電子
装置５６を抜き出す前に、外部スイッチ５８を操作して
第１の駆動回路６６を停止させ、外部スイッチ５８に連
動して動作する外部スイッチ７４の開閉により電源起動
回路７０へ電源停止信号７６を供給することができる。
電源停止信号７６を受信した電源起動回路７０は遅延素
子６８の動作を停止させることができ、遅延素子６８の
出力電圧の降下に伴って、第２の駆動回路７２は負荷回
路６２に供給する電源電圧Ｖｃｃの５Ｖを滑らかに０Ｖ
へ降下させ最終的には電源を遮断させることができる。
このように構成された活線挿抜電源制御回路５０は、負
荷回路に供給する電源電圧Ｖｃｃを急激に遮断した際に
生じるスパイク的なアンダーシュート電圧の発生を未然
に防止することができるので、信号線にノイズを生じさ
せない。また、アンダーシュート電流によって生じる内
部電源の急激な降下に伴うＶｃｃ線およびＧＮＤ線に及
ぼす電源電圧の変動をも防止することができるので、電
子機器本体５２の電源電圧Ｖｃｃを変動させることを有
効に防止することができる。さらに、電子機器本体５２
からの電源電圧Ｖｃｃの供給を遮断した後に電子装置５
６を本体から抜き出す際は、負荷回路６２が非動作状態
になっているので、突入電流も電源電圧変動も防止で
き、停止状態の電子装置５６と動作中の電子機器本体５
２とを接続するコネクタ５４に発生するスパークも有効
に防止することができる。
５２へ電子機器５６を挿入する場合について説明した
が、図１に示す外部スイッチ７４を設けて電子機器本体
５２から電子装置５６を抜き出す際の定常電流から０へ
の急変を防止することができる。図において、活線挿抜
電源制御回路５０は、更に、外部スイッチ５８の操作に
より電源起動信号６０を不活性にして第１の駆動回路６
６を停止させるとともに、電源停止信号７６を電源起動
回路７０に印加して遅延素子６８を不活性にし、遅延素
子６８から出力される供給電圧の降下に伴って、負荷回
路６２に供給する電源電圧Ｖｃｃを遮断する第２の駆動
回路７２とを備え、電子機器本体５２に挿入された電子
装置５６を抜き出す前に、外部スイッチ５８を操作して
第１の駆動回路６６を停止させ、外部スイッチ５８に連
動して動作する外部スイッチ７４の開閉により電源起動
回路７０へ電源停止信号７６を供給することができる。
電源停止信号７６を受信した電源起動回路７０は遅延素
子６８の動作を停止させることができ、遅延素子６８の
出力電圧の降下に伴って、第２の駆動回路７２は負荷回
路６２に供給する電源電圧Ｖｃｃの５Ｖを滑らかに０Ｖ
へ降下させ最終的には電源を遮断させることができる。
このように構成された活線挿抜電源制御回路５０は、負
荷回路に供給する電源電圧Ｖｃｃを急激に遮断した際に
生じるスパイク的なアンダーシュート電圧の発生を未然
に防止することができるので、信号線にノイズを生じさ
せない。また、アンダーシュート電流によって生じる内
部電源の急激な降下に伴うＶｃｃ線およびＧＮＤ線に及
ぼす電源電圧の変動をも防止することができるので、電
子機器本体５２の電源電圧Ｖｃｃを変動させることを有
効に防止することができる。さらに、電子機器本体５２
からの電源電圧Ｖｃｃの供給を遮断した後に電子装置５
６を本体から抜き出す際は、負荷回路６２が非動作状態
になっているので、突入電流も電源電圧変動も防止で
き、停止状態の電子装置５６と動作中の電子機器本体５
２とを接続するコネクタ５４に発生するスパークも有効
に防止することができる。
【００１９】図２は本発明の他の実施の形態に係る活線
挿抜電源制御回路１０の回路図である。図において、活
線挿抜電源制御回路１０は、電源電圧入力端子５と電源
電圧出力端子６の間に接続され、外部スイッチ１１の操
作により電源起動信号８を受けて導通し、駆動素子２５
を通じて予備電圧７を負荷回路４１に供給する第１のト
ランジスタ１と、抵抗２４とキャパシタ３１で構成する
遅延素子９に接続され予備電圧７に応答して遅延素子９
を起動させる第２のトランジスタ２と、電源電圧入力端
子５と電源電圧出力端子６の間に接続され、遅延素子９
から供給される電圧の上昇に応答して導通し、負荷回路
４１に電源電圧Ｖｃｃを供給する第３のトランジスタ３
とを備え、電子機器本体の電源端子１６と基準電圧ＧＮ
Ｄ端子１８に活線挿抜電源制御回路１０の接線の電源電
圧入力端子５と１４をコネクタを通じて接続した後に、
外部スイッチ１１をＯＮにして負荷素子２１と２２の中
間電圧をｐチャンネルＭＯＳＦＥＴ１で構成するＴＲ１
のゲートに印加して、ＴＲ１を導通させることができ
る、導通したＴＲ１に接続する直流抵抗Ｒ５で構成する
駆動素子２５を介して負荷回路４１にＶｃｃの５Ｖより
低い２Ｖ程度の予備電圧７を供給することができる。こ
の予備電圧を分割抵抗Ｒ６とＲ７で構成する抵抗素子２
８、２７で分圧した端子間電圧でＮＰＮトランジスタ２
からなるＴＲ２を駆動することができる。ＴＲ２のコレ
クタに接続された直流抵抗Ｒ４の駆動抵抗２４を介して
遅延素子９を起動させることができる。起動された遅延
素子９はＲ４とＣ１で構成する時定数により電源電圧Ｖ
ｃｃを充電しながら、滑らかに上昇する直流抵抗Ｒ３の
端子間電圧をｐチャンネルＭＯＳＦＥＴ３で構成するＴ
Ｒ３のゲートに印加して、ＴＲ３を徐々に導通させるこ
とができる。徐々に導通したＴＲ３は電源電圧入力端子
５から電源電圧Ｖｃｃを徐々に電源電圧出力端子６に出
力させることができ、０Ｖから５Ｖに至る電圧を遅延素
子９の時定数に従って負荷回路４１に印加させることが
できる。このように予備電圧と時定数に従った電源電圧
を印加された負荷回路に流れる電流は滑らかに上昇する
ので、突入電流は低減もしくは消滅させることができ、
負荷回路に接続された電源ライン５、６、１４上の電圧
を急激に降下させることを防止できる。したがって、コ
ネクタを介して接続された電子機器本体の電源ライン１
６、１８上の電源電圧の変動も有効に防止することがで
き、信号線７８にノイズを発生させることを防止でき
る。また、上記実施の形態に用いたｐチャンネル型の第
１のトランジスタ１のゲート幅を小さくする、若しく
は、ゲート長を長く設計して相互コンダクタンスｇｍを
変更し、ＴＲ１のＯＮ抵抗を高くすることにより、駆動
素子２５を省略することができる。
挿抜電源制御回路１０の回路図である。図において、活
線挿抜電源制御回路１０は、電源電圧入力端子５と電源
電圧出力端子６の間に接続され、外部スイッチ１１の操
作により電源起動信号８を受けて導通し、駆動素子２５
を通じて予備電圧７を負荷回路４１に供給する第１のト
ランジスタ１と、抵抗２４とキャパシタ３１で構成する
遅延素子９に接続され予備電圧７に応答して遅延素子９
を起動させる第２のトランジスタ２と、電源電圧入力端
子５と電源電圧出力端子６の間に接続され、遅延素子９
から供給される電圧の上昇に応答して導通し、負荷回路
４１に電源電圧Ｖｃｃを供給する第３のトランジスタ３
とを備え、電子機器本体の電源端子１６と基準電圧ＧＮ
Ｄ端子１８に活線挿抜電源制御回路１０の接線の電源電
圧入力端子５と１４をコネクタを通じて接続した後に、
外部スイッチ１１をＯＮにして負荷素子２１と２２の中
間電圧をｐチャンネルＭＯＳＦＥＴ１で構成するＴＲ１
のゲートに印加して、ＴＲ１を導通させることができ
る、導通したＴＲ１に接続する直流抵抗Ｒ５で構成する
駆動素子２５を介して負荷回路４１にＶｃｃの５Ｖより
低い２Ｖ程度の予備電圧７を供給することができる。こ
の予備電圧を分割抵抗Ｒ６とＲ７で構成する抵抗素子２
８、２７で分圧した端子間電圧でＮＰＮトランジスタ２
からなるＴＲ２を駆動することができる。ＴＲ２のコレ
クタに接続された直流抵抗Ｒ４の駆動抵抗２４を介して
遅延素子９を起動させることができる。起動された遅延
素子９はＲ４とＣ１で構成する時定数により電源電圧Ｖ
ｃｃを充電しながら、滑らかに上昇する直流抵抗Ｒ３の
端子間電圧をｐチャンネルＭＯＳＦＥＴ３で構成するＴ
Ｒ３のゲートに印加して、ＴＲ３を徐々に導通させるこ
とができる。徐々に導通したＴＲ３は電源電圧入力端子
５から電源電圧Ｖｃｃを徐々に電源電圧出力端子６に出
力させることができ、０Ｖから５Ｖに至る電圧を遅延素
子９の時定数に従って負荷回路４１に印加させることが
できる。このように予備電圧と時定数に従った電源電圧
を印加された負荷回路に流れる電流は滑らかに上昇する
ので、突入電流は低減もしくは消滅させることができ、
負荷回路に接続された電源ライン５、６、１４上の電圧
を急激に降下させることを防止できる。したがって、コ
ネクタを介して接続された電子機器本体の電源ライン１
６、１８上の電源電圧の変動も有効に防止することがで
き、信号線７８にノイズを発生させることを防止でき
る。また、上記実施の形態に用いたｐチャンネル型の第
１のトランジスタ１のゲート幅を小さくする、若しく
は、ゲート長を長く設計して相互コンダクタンスｇｍを
変更し、ＴＲ１のＯＮ抵抗を高くすることにより、駆動
素子２５を省略することができる。
【００２０】上記実施の形態においては、挿抜可能な電
子装置を電子機器本体に挿入した後の突入電流防止につ
いて説明したが、図２に示す外部スイッチ１２をＴＲ２
のゲートに接続して、電子機器本体に挿入した電子装置
を抜き出す際の定常電流から０への急変防止について説
明する。活線挿抜電源制御回路１０は、電源電圧入力端
子５と電源電圧出力端子６の間に接続され、第１の外部
スイッチ１１の操作により負荷回路４１に供給する予備
電圧７を遮断する第１のトランジスタ１と、遅延素子９
に接続され第１の外部スイッチ１１と連動する第２の外
部スイッチ１２により遅延素子９を不活性状態にする第
２のトランジスタ２と、電源電圧入力端子５と電源電圧
出力端子６の間に接続され、遅延素子９から供給される
電圧の降下に応答して、負荷回路４１に供給する電源電
圧Ｖｃｃを遮断する第３のトランジスタ３とを備え、挿
抜可能な電子装置を本体から抜き出す前に、外部スイッ
チ１１を操作して、ＯＦＦにし、ＴＲ１をＯＦＦにする
ことができる。ＴＲ１がＯＦＦになると接続された負荷
回路４１に供給する予備電圧を遮断することができる。
また、外部スイッチ１１に連動して動作する外部スイッ
チ１２はＯＮ状態となり、遅延素子９を起動させたＴＲ
２をＯＦＦさせることができる。ＴＲ２のＯＦＦに伴い
遅延素子９は不活性状態となり、徐々に出力電圧を降下
させる。この遅延素子から供給される電圧の降下に応答
して、負荷回路４１に供給する電源電圧Ｖｃｃを５Ｖか
ら徐々に０Ｖへ絞っていき、最終的には電源電圧Ｖｃｃ
を遮断することができる。この供給電圧の降下は、遅延
素子９の時定数にもよるが、本実施の形態においては数
百ｍ秒程度で５Ｖから０Ｖへ電源電圧を遮断させること
ができ、その後直ちに挿抜可能な電子装置を本体から引
き抜くことができる。この引き抜き動作の際には、負荷
回路４１は非動作状態であり、信号線７８に不要な雑音
を出力させることがなく、本体側の電子装置にノイズを
与えることを防止することができる。また、電源入力端
子５、１４上にスパークの発生を防止できる。
子装置を電子機器本体に挿入した後の突入電流防止につ
いて説明したが、図２に示す外部スイッチ１２をＴＲ２
のゲートに接続して、電子機器本体に挿入した電子装置
を抜き出す際の定常電流から０への急変防止について説
明する。活線挿抜電源制御回路１０は、電源電圧入力端
子５と電源電圧出力端子６の間に接続され、第１の外部
スイッチ１１の操作により負荷回路４１に供給する予備
電圧７を遮断する第１のトランジスタ１と、遅延素子９
に接続され第１の外部スイッチ１１と連動する第２の外
部スイッチ１２により遅延素子９を不活性状態にする第
２のトランジスタ２と、電源電圧入力端子５と電源電圧
出力端子６の間に接続され、遅延素子９から供給される
電圧の降下に応答して、負荷回路４１に供給する電源電
圧Ｖｃｃを遮断する第３のトランジスタ３とを備え、挿
抜可能な電子装置を本体から抜き出す前に、外部スイッ
チ１１を操作して、ＯＦＦにし、ＴＲ１をＯＦＦにする
ことができる。ＴＲ１がＯＦＦになると接続された負荷
回路４１に供給する予備電圧を遮断することができる。
また、外部スイッチ１１に連動して動作する外部スイッ
チ１２はＯＮ状態となり、遅延素子９を起動させたＴＲ
２をＯＦＦさせることができる。ＴＲ２のＯＦＦに伴い
遅延素子９は不活性状態となり、徐々に出力電圧を降下
させる。この遅延素子から供給される電圧の降下に応答
して、負荷回路４１に供給する電源電圧Ｖｃｃを５Ｖか
ら徐々に０Ｖへ絞っていき、最終的には電源電圧Ｖｃｃ
を遮断することができる。この供給電圧の降下は、遅延
素子９の時定数にもよるが、本実施の形態においては数
百ｍ秒程度で５Ｖから０Ｖへ電源電圧を遮断させること
ができ、その後直ちに挿抜可能な電子装置を本体から引
き抜くことができる。この引き抜き動作の際には、負荷
回路４１は非動作状態であり、信号線７８に不要な雑音
を出力させることがなく、本体側の電子装置にノイズを
与えることを防止することができる。また、電源入力端
子５、１４上にスパークの発生を防止できる。
【００２１】上記実施の形態の外部スイッチ１１と１２
は、電気接続端子の位置が異なるが、スイッチつまみを
共用することができ、外部スイッチ１１と１２は相補的
に接続動作することができる。すなわち、外部スイッチ
１１がＯＮであれば外部スイッチ１２はＯＦＦとなり、
逆に外部スイッチ１１がＯＦＦであれば外部スイッチ１
２はＯＮにすることができる。
は、電気接続端子の位置が異なるが、スイッチつまみを
共用することができ、外部スイッチ１１と１２は相補的
に接続動作することができる。すなわち、外部スイッチ
１１がＯＮであれば外部スイッチ１２はＯＦＦとなり、
逆に外部スイッチ１１がＯＦＦであれば外部スイッチ１
２はＯＮにすることができる。
【００２２】以上、本発明の実施の形態を電子機器本体
と挿抜可能な電子装置について説明したが、本発明は、
上記のような電子装置以外のプリント配線ボードのよう
な本体から挿抜される交換用部品にも適用可能であるこ
とは勿論である。また、本体と電子装置間の接続を主に
コネクタを用いて説明したが、本体と外部装置を電気的
に接続する手段であれば、コネクタ以外のＩＣカードコ
ンタクト部、ソケットなどでも上記と同様の効果を得る
ことができる。さらに、本発明の実施の形態を０Ｖと５
Ｖの電源電圧の範囲としたが、この他に電源電圧の範囲
を本体の電源電圧５Ｖとは別の内部電源電圧、例えば
３．３Ｖ用に構成することもできる。
と挿抜可能な電子装置について説明したが、本発明は、
上記のような電子装置以外のプリント配線ボードのよう
な本体から挿抜される交換用部品にも適用可能であるこ
とは勿論である。また、本体と電子装置間の接続を主に
コネクタを用いて説明したが、本体と外部装置を電気的
に接続する手段であれば、コネクタ以外のＩＣカードコ
ンタクト部、ソケットなどでも上記と同様の効果を得る
ことができる。さらに、本発明の実施の形態を０Ｖと５
Ｖの電源電圧の範囲としたが、この他に電源電圧の範囲
を本体の電源電圧５Ｖとは別の内部電源電圧、例えば
３．３Ｖ用に構成することもできる。
【００２３】
【発明の効果】以上説明したように本発明の活線挿抜電
源制御回路によれば、１つの外部スイッチの操作によ
り、動作中の電子機器本体から電子装置を電源電圧変動
なしに挿抜することができ、信号線にノイズを与えず、
作業者の個人差に影響を受けないで、信頼性の高い電源
電圧の制御が可能となる。
源制御回路によれば、１つの外部スイッチの操作によ
り、動作中の電子機器本体から電子装置を電源電圧変動
なしに挿抜することができ、信号線にノイズを与えず、
作業者の個人差に影響を受けないで、信頼性の高い電源
電圧の制御が可能となる。
【図１】 実施の形態に係る活線挿抜電源制御回路のブ
ロック図である。
ロック図である。
【図２】 実施の形態に係る活線挿抜電源制御回路の回
路図である。
路図である。
１ 第１のトランジスタ、２ 第２のトランジスタ、３
第３のトランジスタ、９ 遅延素子、１０，５０ 活
線挿抜電源制御回路、１１，１２ 外部スイッチ、４１
負荷回路、２５ 駆動素子、５２ 電子機器本体、５
４ コネクタ、５６ 電子装置、５８，７４ 外部スイ
ッチ、６２ 負荷回路、６６ 第１の駆動回路、６８
遅延素子、７０ 電源起動回路、７２ 第２の駆動回
路。
第３のトランジスタ、９ 遅延素子、１０，５０ 活
線挿抜電源制御回路、１１，１２ 外部スイッチ、４１
負荷回路、２５ 駆動素子、５２ 電子機器本体、５
４ コネクタ、５６ 電子装置、５８，７４ 外部スイ
ッチ、６２ 負荷回路、６６ 第１の駆動回路、６８
遅延素子、７０ 電源起動回路、７２ 第２の駆動回
路。
Claims (4)
- 【請求項１】 機器本体とコネクタを通じて接続される
挿抜可能な電子装置に内蔵される活線挿抜電源制御回路
において、 外部スイッチの操作により電源起動信号を印加して、負
荷回路に予備電圧を供給する第１の駆動回路と、 機器本体からの電源供給を受けて遅延素子を起動させる
電源起動回路と、 前記遅延素子から出力される供給電圧の上昇に伴って、
負荷回路に電源電圧を供給する第２の駆動回路と、を備
えることを特徴とする活線挿抜電源制御回路。 - 【請求項２】 機器本体とコネクタを通じて接続される
挿抜可能な電子装置に内蔵される活線挿抜電源制御回路
において、 外部スイッチの操作により電源起動信号を不活性にして
第１の駆動回路を停止させるとともに、電源停止信号を
前記電源起動回路に印加して遅延素子を不活性にし、該
遅延素子から出力される供給電圧の降下に伴って、負荷
回路に供給する電源電圧を遮断する第２の駆動回路と、
を備えることを特徴とする活線挿抜電源制御回路。 - 【請求項３】 機器本体とコネクタを通じて接続される
挿抜可能な電子装置に内蔵される活線挿抜電源制御回路
において、 電源電圧入力端子と電源電圧出力端子の間に接続され、
外部スイッチの操作により電源起動信号を受けて導通
し、駆動素子を通じて予備電圧を負荷回路に供給する第
１のトランジスタと、 遅延素子に接続され前記予備電圧に応答して該遅延素子
を起動させる第２のトランジスタと、 電源電圧入力端子と電源電圧出力端子の間に接続され、
前記遅延素子から供給される電圧の上昇に応答して導通
し、前記負荷回路に電源電圧を供給する第３のトランジ
スタと、を備えることを特徴とする活線挿抜電源制御回
路。 - 【請求項４】 機器本体とコネクタを通じて接続される
挿抜可能な電子装置に内蔵される活線挿抜電源制御回路
において、 電源電圧入力端子と電源電圧出力端子の間に接続され、
第１の外部スイッチの操作により負荷回路に供給する予
備電圧を遮断する第１のトランジスタと、 遅延素子に接続され前記第１の外部スイッチと連動する
第２の外部スイッチにより該遅延素子を不活性状態にす
る第２のトランジスタと、 電源電圧入力端子と電源電圧出力端子の間に接続され、
前記遅延素子から供給される電圧の降下に応答して、前
記負荷回路に供給する電源電圧を遮断する第３のトラン
ジスタと、を備えることを特徴とする活線挿抜電源制御
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9113183A JPH10309035A (ja) | 1997-04-30 | 1997-04-30 | 活線挿抜電源制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9113183A JPH10309035A (ja) | 1997-04-30 | 1997-04-30 | 活線挿抜電源制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10309035A true JPH10309035A (ja) | 1998-11-17 |
Family
ID=14605667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9113183A Pending JPH10309035A (ja) | 1997-04-30 | 1997-04-30 | 活線挿抜電源制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10309035A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006121691A (ja) * | 2004-10-18 | 2006-05-11 | Linear Technol Corp | 突入電流スルー制御システムおよび方法 |
| JP2011223809A (ja) * | 2010-04-13 | 2011-11-04 | Wakazuki Noboru | 直流パワーハブ |
-
1997
- 1997-04-30 JP JP9113183A patent/JPH10309035A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006121691A (ja) * | 2004-10-18 | 2006-05-11 | Linear Technol Corp | 突入電流スルー制御システムおよび方法 |
| JP2011223809A (ja) * | 2010-04-13 | 2011-11-04 | Wakazuki Noboru | 直流パワーハブ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734208A (en) | Dynamic termination for signal buses going to a connector | |
| KR19990000132A (ko) | 하드 디스크 드라이브에서 과전압 및 서어지 보호회로 | |
| US5831351A (en) | Method and apparatus for self shutdown of a battery-backed circuit card | |
| CA2151683C (en) | Redundant power mixing element with fault detection for dc- to-dc converter | |
| JPH0757062A (ja) | 電子機器 | |
| JPH0950333A (ja) | 活線挿抜回路 | |
| JPH10309035A (ja) | 活線挿抜電源制御回路 | |
| GB2056198A (en) | Power supplies for printed circuit boards | |
| US5808377A (en) | Power supply contention prevention circuit | |
| KR100473216B1 (ko) | 강하하는전원에서적절한리셋을보장하는리셋시스템 | |
| JP3228843B2 (ja) | 並列電源システム | |
| JP2002169634A (ja) | 活線挿抜装置 | |
| JPH10327057A (ja) | 突入電流防止回路 | |
| JP2864911B2 (ja) | 活線挿抜方式 | |
| JP3617442B2 (ja) | グランド接続方式 | |
| JP2752774B2 (ja) | 活線挿抜パッケージ | |
| JP2001230865A (ja) | 通信装置の撤去方法 | |
| JP2792478B2 (ja) | 活線挿抜回路 | |
| KR970005035Y1 (ko) | 전원제어회로 | |
| JPH08317551A (ja) | 突入電流防止回路 | |
| JP2000209770A (ja) | 電子機器 | |
| JPH06138980A (ja) | 活線挿抜方式 | |
| KR0161770B1 (ko) | 카드식 모듈용 돌입전류 제거장치 | |
| JPH03100711A (ja) | 電子回路基板 | |
| JPH08251817A (ja) | エンコーダ用補助電源システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040412 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051115 |