JP2006121691A - 突入電流スルー制御システムおよび方法 - Google Patents
突入電流スルー制御システムおよび方法 Download PDFInfo
- Publication number
- JP2006121691A JP2006121691A JP2005301695A JP2005301695A JP2006121691A JP 2006121691 A JP2006121691 A JP 2006121691A JP 2005301695 A JP2005301695 A JP 2005301695A JP 2005301695 A JP2005301695 A JP 2005301695A JP 2006121691 A JP2006121691 A JP 2006121691A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- signal
- control
- current
- controlling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/02—Manually-operated control
- H03G3/04—Manually-operated control in untuned amplifiers
- H03G3/10—Manually-operated control in untuned amplifiers having semiconductor devices
Abstract
【解決手段】FET制御回路は、所定の態様で可変である入力信号に応答して、上記入力信号に対応する出力信号を形成するように上記FETを制御するためのFET制御信号を生成する。上記制御回路は、上記FET制御信号が上記FETを制御するのに十分なレベルに到達したときに上記出力における制御不可能なステップが生じることを防ぐように構成される。一実施例では、上記FET制御信号と、上記FETの制御端子を充電するための電流に対応し得る基準値とを比較するための比較器が設けられ、上記FET制御信号が上記基準値を超過するまで上記入力信号が変化することを防ぐ。
【選択図】図5
Description
うに突入電流プロファイルを適切に設定することによって、電源インダクタンスにおける電流の変化が、いかなる値の容量性負荷についても電源ドループおよびリンギングが問題とならないのに十分遅いものとなることが保証される。以上に鑑みて、バックプレーンとドーターボードまたはカードとの間で電力を切換える回路における突入電流のスルーレートを制限することによって、バックプレーン上に存在する回路に影響を及ぼし得るバックプレーン電源での異常を防ぐための回路が必要とされている。
この開示は、突入電流のスルーレートの制御を可能にするために、活性なバックプレーンに挿入可能な回路基板に電力を供給するために設けられた電界効果トランジスタ(FET)またはその他のトランジスタ素子を制御するための新規の回路および方法を提供するものである。この開示のFET制御回路は、入力信号に応答して、上記入力信号に従って可変である出力信号を形成するように上記FETを制御するためのFET制御信号を生成するための制御回路を備える。上記制御回路は、スタートアップ時に生じ得るように、上記FET制御信号が上記FETを制御するのに十分なレベルに到達したときに出力における制御不可能なステップが生じることを防ぐように構成される。一実施例においては、上記制御回路は、上記FET制御信号と、上記FETの制御端子を充電するための電流に対応し得る基準値と比較するための比較器を含み、上記FET制御信号が上記基準値を超過して上記FETが制御され得ることを示すまで上記入力信号が変化することを防ぐ。上記比較器は、上記FET制御信号が上記基準値以下であるときに上記入力信号を遅くするまたはその挙動を所定の態様で変更してもよい。
の開示の意味からいずれも逸脱することなく種々の明らかな点で変形を受けることが可能である。したがって、ここでの図面および説明は、その本質上例示的であって制限的ではないと考えられるべきである。
以下、ボード電源をオンにするためのFETの制御を例としてこの開示を行なう。しかしながら、ここに記載の概念は、さまざまな種類のFETまたはその他のトランジスタ素子を用いた任意の電源用途における入力電流のスルーレートの制御に適用可能である。
線形に減少する電圧Vramp2がVDD値に到達したときに接地を上回って上昇し始める。しかしながら、プルアップ電流として用いられる充電電流Icは制限されるため、ゲート電圧Vgateは、遅延時間dが経ってはじめてMOSFET閾値電圧Vthのレベルに到達してMOSFETスイッチSをオンにする。この遅延時間の間、電圧Vramp2は、Vddレベルよりも低いレベルVrまで落ちている。その結果として、MOSFETスイッチSが遅延時間d後にオンにされたとき、電圧Vramp2の値に追従する電圧Vsenseの値は、ドレイン電圧VDDにより規定されたレベルからVrレベルまでほとんど直ちに急降下する(図4)。電圧Vsenseにおけるこの制御されないステップの結果、初期の電流スルーレート(dI/dt)は意図するよりも大きくなる場合がある。
ス増幅器24における非反転側の入力に供給されて出力電流Ioを生成し、これはセンス電圧Vsenseをランプ電圧Vramp2に強制的に追従させる。
Claims (34)
- 電界効果トランジスタ(FET)に関連した突入電流のスルーレートを制限するためのシステムであって、入力信号の変動に従って可変であるFETの出力における信号を生成し、出力電流における制御不可能なステップがスタートアップの際に生じる傾向を有し、前記システムは、
入力信号に応答して、FETを制御するためのFET制御信号を生成するための制御回路と、
FET制御信号がFETを制御するのに十分なレベルに到達したときに出力における制御不可能なステップが生じることを防ぐように構成された回路とを備える、システム。 - FETを制御する方法であって、
可変の入力信号に応答して、出力電圧が入力信号に応じて変動することを引起こすようにFETを制御するためのFET制御信号を生成するステップと、
FET制御信号が基準値以下となるまで入力信号が変更されることを防ぐためにFET制御信号と基準値とを比較するステップとを含む、方法。 - FETに関連した突入電流のスルーレートを制限するためのシステムであって、入力信号の所定の変動に従って可変であるFETの出力信号を生成し、出力信号における制御不可能なステップが、スタートアップの際に、FETが制御可能となる時点よりも後に生じる傾向を有し、前記システムは、
入力信号に応答して、FETを制御するためのFET制御信号を生成するための制御回路と、
FET制御信号がFETを制御するのに十分であるか否かを決定するように構成された決定回路とを備え、そして、これに応答して、FET制御信号がFETを制御するのに十分なレベルに到達したときに出力信号における制御不可能なステップが生じることを防ぐ、システム。 - 決定回路は、FET制御信号が基準値以下であるときに入力信号が変更されることを防ぐためにFET制御信号と基準値とを比較するように構成される、請求項3に記載のシステム。
- 決定回路は、FET制御信号が基準値以下であるときに入力信号を遅くするためにFET制御信号と基準値とを比較するように構成される、請求項3に記載のシステム。
- 決定回路は、FET制御信号が基準値以下であるときに入力信号の挙動を変更するためにFET制御信号と基準値とを比較するように構成される、請求項3に記載のシステム。
- 決定回路は、FETを制御するための制御電圧と、FETが制御されていることを示す閾値に対応する電圧とを比較するように構成される、請求項4に記載のシステム。
- 決定回路は、制御回路における中間の段によって生成される制御電圧と、制御回路における次の段の閾値に対応する基準電圧とを比較するように構成される、請求項7に記載のシステム。
- 決定回路は、制御回路における中間の段によって生成される制御電流と、制御回路における次の段にある電流に対応する基準電流とを比較するように構成される、請求項7に記載のシステム。
- 基準値は、FETの制御端子を充電するための電流に対応する、請求項4に記載のシス
テム。 - 決定回路は、FETを制御するための制御電流と、FETの制御端子を充電するための電流に対応する電流とを比較するように構成される、請求項4に記載のシステム。
- FETを制御するためのシステムであって、入力信号に応答して、入力信号に従って可変である出力信号を形成するようにFETを制御するための制御回路を備え、制御回路は、FET制御信号と基準値とを比較するための比較器を含み、FET制御信号が基準値以下であるときに入力信号が変更されることを防ぐように動作する、システム。
- 基準値は、FETの制御端子を充電するための電流に対応する、請求項12に記載のシステム。
- 比較器は、FETを制御するための制御電流と基準値とを比較するように構成される、請求項12に記載のシステム。
- 比較器は、FETを制御するための制御電流と、FETの制御端子を充電するための電流に対応する電流と比較するように構成される、請求項12に記載のシステム。
- 比較器は、入力信号の挙動を制御するための制御電圧を生成するように構成される、請求項12に記載のシステム。
- 制御回路は、制御電流を生成するように構成される、請求項12に記載のシステム。
- 制御回路は、制御電流に対してミラーされたミラー電流を生成するように構成される、請求項17に記載のシステム。
- 比較器は、ミラー電流と基準値とを比較するように構成される、請求項18に記載のシステム。
- 制御回路は、FETを制御するための制御電流を生成するための相互コンダクタンス増幅器を含む、請求項12に記載のシステム。
- 入力信号の挙動を制御するための入力制御回路をさらに備える、請求項12に記載のシステム。
- 比較器は、FET制御信号が基準値未満であるときに入力制御回路をディスエーブルするための比較信号を生成するように構成される、請求項21に記載のシステム。
- 比較器は、FET制御信号が基準値未満であるときに入力制御回路を変更するための比較信号を生成するように構成される、請求項21に記載のシステム。
- 比較器は、FET制御信号が基準値未満であるときに入力制御回路を遅くするための比較信号を生成するように構成される、請求項21に記載のシステム。
- 入力信号に応答して、制御回路を制御するための制御信号を生成するための入力回路をさらに備える、請求項24に記載のシステム。
- 入力回路は、入力信号に従って可変である制御信号を生成するように構成される、請求項25に記載のシステム。
- 入力信号は、ランプ型の信号を含む、請求項12に記載のシステム。
- FETを制御する方法であって、
入力信号に応答して、入力信号に従って可変である出力信号を形成するようにFETを制御するためのFET制御信号を生成するステップと、
FET制御信号が基準値以下となるまで入力信号が変化することを防ぐためにFET制御信号と基準値とを比較するステップとを含む、方法。 - 基準値は、FETの制御端子を充電するための電流に対応する、請求項28に記載の方法。
- 比較するステップは、FETを制御するための制御電流と基準値とを比較するステップを含む、請求項28に記載の方法。
- 比較するステップは、FETを制御するための制御電圧と基準値とを比較するステップを含む、請求項28に記載の方法。
- FETの動作によって引起こされる突入電流のスルーレートを制限するためのシステムであって、
ランプ信号を生成するためのランプ発生器と、
ランプ信号に応答して、FETの出力において信号を形成するようにFETを制御するためのFET制御信号を生成するための第1の入力を有するとともに、出力信号に応答して、出力信号をランプ信号に従って強制的に変動させるための第2の入力を有する、演算増幅器と、
FET制御信号とFETの閾値に対応する基準値とを比較するための比較器とを備え、FET制御信号が閾値以下であるときにランプ信号の増分を停止するようにランプ発生器を制御する、システム。 - FETを制御するためのシステムであって、入力信号に応答して、入力信号に従って可変である出力信号を形成するようにFETを制御するためのFET制御信号を生成するための制御回路を備え、制御回路は、FET制御信号がFETを制御するのに十分であるか否かを決定するための回路を含み、FET制御信号が十分でないときに入力信号を変更するように動作する、システム。
- FETを制御する方法であって、
所定の態様で可変である入力信号に応答して、入力信号に従って可変である出力信号を形成するようにFETを制御するためのFET制御信号を生成するステップと、
制御信号を発生するために用いられる信号と基準値とを比較するステップとを含み、制御信号を発生するために用いられる信号が基準値に比して所定の値を有するまで入力信号が変化することを防ぐ、方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/966,101 US7330065B2 (en) | 2004-10-18 | 2004-10-18 | Inrush current slew control circuit and method |
US10/966,101 | 2004-10-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006121691A true JP2006121691A (ja) | 2006-05-11 |
JP4790369B2 JP4790369B2 (ja) | 2011-10-12 |
Family
ID=36180152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005301695A Expired - Fee Related JP4790369B2 (ja) | 2004-10-18 | 2005-10-17 | 突入電流スルー制御システムおよび方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7330065B2 (ja) |
JP (1) | JP4790369B2 (ja) |
KR (1) | KR101230172B1 (ja) |
TW (1) | TWI362166B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015192317A (ja) * | 2014-03-28 | 2015-11-02 | ミネベア株式会社 | 保護回路および駆動回路 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7683693B2 (en) * | 2008-04-10 | 2010-03-23 | Fairchild Semiconductor Corporation | Hot swap controller with zero loaded charge pump |
US7893751B2 (en) * | 2009-01-30 | 2011-02-22 | Infineon Technologies Austria Ag | Method and circuit for protecting a MOSFET |
TWI423586B (zh) * | 2010-08-06 | 2014-01-11 | Himax Tech Ltd | 輸出迴轉率控制介面及控制介面輸出迴轉率之方法 |
TWI405407B (zh) | 2010-12-06 | 2013-08-11 | Novatek Microelectronics Corp | 電流驅動器、電子裝置及電流驅動方法 |
JP5753483B2 (ja) | 2011-12-01 | 2015-07-22 | 株式会社東芝 | 半導体集積回路、および、dc−dcコンバータ |
US11013929B2 (en) | 2017-02-28 | 2021-05-25 | Medtronic, Inc. | Power management for an implantable device |
CN108233909B (zh) * | 2017-03-22 | 2023-08-18 | 杰夫微电子(四川)有限公司 | 转换速率可控的半导体电源保护装置 |
US10116294B1 (en) * | 2017-04-26 | 2018-10-30 | Texas Instruments Incorporated | High-resolution FET VDS zero-volt-crossing timing detection scheme in a wireless power transfer system |
CN114039475B (zh) * | 2021-04-21 | 2023-11-17 | 广州金升阳科技有限公司 | 一种斜坡补偿电路及包含该电路的开关电源 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06276677A (ja) * | 1993-03-19 | 1994-09-30 | Fujitsu Ltd | 突入電流防止回路 |
JPH07298489A (ja) * | 1994-04-20 | 1995-11-10 | Sanyo Electric Co Ltd | 電圧生成回路 |
JPH10309035A (ja) * | 1997-04-30 | 1998-11-17 | Oi Denki Kk | 活線挿抜電源制御回路 |
JPH10327057A (ja) * | 1997-05-22 | 1998-12-08 | Oi Denki Kk | 突入電流防止回路 |
JP2000305663A (ja) * | 1999-03-30 | 2000-11-02 | Internatl Business Mach Corp <Ibm> | ホット・プラグ可能なアダプタ・カード用の切替式遠隔電圧感知機能および感知電圧平均化機能を有するコンピュータ電源システム |
JP2002540527A (ja) * | 1999-03-30 | 2002-11-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | マルチプロセッサ・ベースのコンピュータ・システムのホットプラグ制御 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5488322A (en) * | 1994-08-29 | 1996-01-30 | Kaplinsky; Cecil H. | Digital interface circuit with dual switching points for increased speed |
US6545513B2 (en) * | 2001-05-17 | 2003-04-08 | Denso Corporation | Electric load drive apparatus |
US6680837B1 (en) * | 2001-06-14 | 2004-01-20 | Analog Devices, Inc. | Hiccup-mode short circuit protection circuit and method for linear voltage regulators |
JP4727187B2 (ja) * | 2004-08-31 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 光電流・電圧変換回路 |
-
2004
- 2004-10-18 US US10/966,101 patent/US7330065B2/en active Active
-
2005
- 2005-10-11 TW TW094135326A patent/TWI362166B/zh not_active IP Right Cessation
- 2005-10-17 KR KR1020050097770A patent/KR101230172B1/ko active IP Right Grant
- 2005-10-17 JP JP2005301695A patent/JP4790369B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06276677A (ja) * | 1993-03-19 | 1994-09-30 | Fujitsu Ltd | 突入電流防止回路 |
JPH07298489A (ja) * | 1994-04-20 | 1995-11-10 | Sanyo Electric Co Ltd | 電圧生成回路 |
JPH10309035A (ja) * | 1997-04-30 | 1998-11-17 | Oi Denki Kk | 活線挿抜電源制御回路 |
JPH10327057A (ja) * | 1997-05-22 | 1998-12-08 | Oi Denki Kk | 突入電流防止回路 |
JP2000305663A (ja) * | 1999-03-30 | 2000-11-02 | Internatl Business Mach Corp <Ibm> | ホット・プラグ可能なアダプタ・カード用の切替式遠隔電圧感知機能および感知電圧平均化機能を有するコンピュータ電源システム |
JP2002540527A (ja) * | 1999-03-30 | 2002-11-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | マルチプロセッサ・ベースのコンピュータ・システムのホットプラグ制御 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015192317A (ja) * | 2014-03-28 | 2015-11-02 | ミネベア株式会社 | 保護回路および駆動回路 |
US9817412B2 (en) | 2014-03-28 | 2017-11-14 | Minebea Co., Ltd. | Protection circuit and control circuit |
Also Published As
Publication number | Publication date |
---|---|
KR101230172B1 (ko) | 2013-02-05 |
US20060082407A1 (en) | 2006-04-20 |
KR20060054051A (ko) | 2006-05-22 |
JP4790369B2 (ja) | 2011-10-12 |
TW200623590A (en) | 2006-07-01 |
US7330065B2 (en) | 2008-02-12 |
TWI362166B (en) | 2012-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4790369B2 (ja) | 突入電流スルー制御システムおよび方法 | |
US9052728B2 (en) | Start-up circuit and method thereof | |
US7208927B1 (en) | Soft start system and method for switching regulator | |
US9152197B2 (en) | Overcurrent protection circuit and server using the same | |
US8742834B2 (en) | Negative-voltage charge pump circuit | |
US6525515B1 (en) | Feedback apparatus and method for adaptively controlling power supplied to a hot-pluggable subsystem | |
EP2887174B1 (en) | CC-CV method to control the startup current for LDO | |
US6807039B2 (en) | Inrush limiter circuit | |
US9553514B2 (en) | DC-DC converter | |
CN104731146A (zh) | 开关调节器及电子设备 | |
TW201403285A (zh) | 低壓降穩壓器與其電子裝置 | |
US10263414B2 (en) | Adaptive in-rush current control for minimizing MOSFET peak temperature upon voltage step | |
CN113328734A (zh) | 快速阻断开关 | |
US20190068059A1 (en) | Power conversion circuit | |
US8390263B2 (en) | Soft-start circuit having a ramp-up voltage and method thereof | |
EP3159994B1 (en) | Bidirectional current limiter | |
JP6194419B2 (ja) | シリアルバス電圧補償 | |
JP6693179B2 (ja) | 電源装置 | |
KR20200024449A (ko) | Dc-dc 컨버터용 소프트 스타트 장치 및 방법 | |
CN107919653B (zh) | 用于开关电路的反向电流保护电路 | |
US9755638B2 (en) | Output discharge techniques for load switches | |
US20190199340A1 (en) | Method and apparatus for control of input current of high-current and high-voltage applications | |
WO2022067466A1 (en) | Current limiter, method of opera ting the same, and hotswap module | |
KR101439807B1 (ko) | 돌입전류 방지용 직류전원 공급장치 | |
O'sullivan | Understanding hot swap: Example of hot-swap circuit design process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110720 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4790369 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |