JPH10308663A - ゲートアレイ - Google Patents
ゲートアレイInfo
- Publication number
- JPH10308663A JPH10308663A JP9116923A JP11692397A JPH10308663A JP H10308663 A JPH10308663 A JP H10308663A JP 9116923 A JP9116923 A JP 9116923A JP 11692397 A JP11692397 A JP 11692397A JP H10308663 A JPH10308663 A JP H10308663A
- Authority
- JP
- Japan
- Prior art keywords
- function
- input
- gate array
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】複数の機能を備えたゲートアレイにおいて、端
子数（ピン数）を増やすことなく、機能を設定できるよ
うにする。 【解決手段】ゲートアレイ２１のリセット用の出力端子
２５とそのリセット中に影響を受けない特定の入力端子
２２ａ，２２ｂとの間に機能指定用のスイッチＳ0 ，Ｓ
1 を設ける。電源投入後、電源ＶＤＤ1 の出力電圧が処
理動作に必要な所定の値に達する前に特定の入力端子２
２ａ，２２ｂを機能設定用の端子として用い、リセット
中にスイッチＳ0 ，Ｓ1 を介して特定の入力端子２２
ａ，２２ｂに入力される信号のレベルをフリップフロッ
プ回路３０ａ，３０ｂに保持して機能を設定する。
子数（ピン数）を増やすことなく、機能を設定できるよ
うにする。 【解決手段】ゲートアレイ２１のリセット用の出力端子
２５とそのリセット中に影響を受けない特定の入力端子
２２ａ，２２ｂとの間に機能指定用のスイッチＳ0 ，Ｓ
1 を設ける。電源投入後、電源ＶＤＤ1 の出力電圧が処
理動作に必要な所定の値に達する前に特定の入力端子２
２ａ，２２ｂを機能設定用の端子として用い、リセット
中にスイッチＳ0 ，Ｓ1 を介して特定の入力端子２２
ａ，２２ｂに入力される信号のレベルをフリップフロッ
プ回路３０ａ，３０ｂに保持して機能を設定する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の機能を備え
たゲートアレイであって、特に機能の設定方式に特徴を
有するゲートアレイに関する。
たゲートアレイであって、特に機能の設定方式に特徴を
有するゲートアレイに関する。
【０００２】
【従来の技術】ゲートアレイとは、各品種に共通のマス
クを使用して基板工程を終了したウェハーを用い、各品
種によって異なる配線マスクを使用して異なる機能のＬ
ＳＩを実現したものである。
クを使用して基板工程を終了したウェハーを用い、各品
種によって異なる配線マスクを使用して異なる機能のＬ
ＳＩを実現したものである。
【０００３】図３に従来のゲートアレイの構成を示す。
図３に示されるゲートアレイ１は、キースキャニングに
用いられるものであり、ここではキースキャニング用の
入出力端子として、１０個の入力端子２ａ〜２ｊと、８
個の出力端子３ａ〜３ｈが設けられている。
図３に示されるゲートアレイ１は、キースキャニングに
用いられるものであり、ここではキースキャニング用の
入出力端子として、１０個の入力端子２ａ〜２ｊと、８
個の出力端子３ａ〜３ｈが設けられている。
【０００４】これらのキースキャニング用の入出力端子
（２ａ〜２ｊ、３ａ〜３ｈ）は図示せぬキー入力回路の
行線と列線に接続されており、列線信号ＫＯ0 〜ＫＯ7
を順次出力して、行線信号ＫＩ0 〜ＫＩ9 を読み取るこ
とにより、どのキーが押されたのかを検出する構成とな
っている。
（２ａ〜２ｊ、３ａ〜３ｈ）は図示せぬキー入力回路の
行線と列線に接続されており、列線信号ＫＯ0 〜ＫＯ7
を順次出力して、行線信号ＫＩ0 〜ＫＩ9 を読み取るこ
とにより、どのキーが押されたのかを検出する構成とな
っている。
【０００５】また、この種のゲートアレイ１には、通
常、複数の機能を備えており、その各機能の切り替えを
モード信号によって実現している。図３の例では、ゲー
トアレイ１に２つのモード入力端子４ａ，４ｂが設けら
れており、このモード入力端子４ａ，４ｂに入力される
モード信号ＭＯＤＥ0 とモード信号ＭＯＤＥ1 によっ
て、４種類の機能（信号レベル００，０１，１０，１１
の４種類）を切替える構成になっている。なお、ゲート
アレイの機能とは、出力対象となるデバイス（ＣＰＵ、
ＲＯＭ、ＲＡＭ、プリンタ、ＦＤＤ、ＬＣＤ等）に応じ
たものであり、例えばメモリであれば、メモリマッピン
グ機能などである。
常、複数の機能を備えており、その各機能の切り替えを
モード信号によって実現している。図３の例では、ゲー
トアレイ１に２つのモード入力端子４ａ，４ｂが設けら
れており、このモード入力端子４ａ，４ｂに入力される
モード信号ＭＯＤＥ0 とモード信号ＭＯＤＥ1 によっ
て、４種類の機能（信号レベル００，０１，１０，１１
の４種類）を切替える構成になっている。なお、ゲート
アレイの機能とは、出力対象となるデバイス（ＣＰＵ、
ＲＯＭ、ＲＡＭ、プリンタ、ＦＤＤ、ＬＣＤ等）に応じ
たものであり、例えばメモリであれば、メモリマッピン
グ機能などである。
【０００６】この他、ゲートアレイ１には、電源ＶＤＤ
1 の出力電圧を検出するための入力端子５や、電源投入
時のイニシャライズを指示するリセット信号ＲＥＳＥＴ
を出力するための出力端子６が設けられている。
1 の出力電圧を検出するための入力端子５や、電源投入
時のイニシャライズを指示するリセット信号ＲＥＳＥＴ
を出力するための出力端子６が設けられている。
【０００７】なお、図３において、７ａ〜７ｊ、８ａ〜
８ｈ、９ａ，９ｂ、１０、１１は各入出力端子に接続さ
れるバッファである。このうち、入力端子側に設けられ
たバッファ７ａ〜７ｊとバッファ１９ａ，１９ｂとバッ
ファ１０は入力信号を同じレベル状態で入力するもので
あり、出力端子側に設けられたバッファ８ａ〜８ｈとバ
ッファ１１は出力信号をレベル変更して出力するために
用いられている。
８ｈ、９ａ，９ｂ、１０、１１は各入出力端子に接続さ
れるバッファである。このうち、入力端子側に設けられ
たバッファ７ａ〜７ｊとバッファ１９ａ，１９ｂとバッ
ファ１０は入力信号を同じレベル状態で入力するもので
あり、出力端子側に設けられたバッファ８ａ〜８ｈとバ
ッファ１１は出力信号をレベル変更して出力するために
用いられている。
【０００８】
【発明が解決しようとする課題】上述したように、ゲー
トアレイには複数の機能を備えている。これらの機能
は、例えば製造段階で固定的に設定されるか、あるい
は、スイッチ等により必要に応じて任意に設定される。
機能設定後は、その機能に応じた処理が行われることに
なる。
トアレイには複数の機能を備えている。これらの機能
は、例えば製造段階で固定的に設定されるか、あるい
は、スイッチ等により必要に応じて任意に設定される。
機能設定後は、その機能に応じた処理が行われることに
なる。
【０００９】しかしながら、従来のゲートアレイでは、
機能設定用に特別な端子（図３のモード入力端子４ａ，
４ｂ）を設け、そこにモード信号を入力して機能を切り
替える構成であったため、ゲートアレイの機能が増える
毎に端子数（ピン数）が増加してしまう、といった問題
があった。
機能設定用に特別な端子（図３のモード入力端子４ａ，
４ｂ）を設け、そこにモード信号を入力して機能を切り
替える構成であったため、ゲートアレイの機能が増える
毎に端子数（ピン数）が増加してしまう、といった問題
があった。
【００１０】本発明は上記のような点に鑑みなされたも
ので、複数の機能を備えたゲートアレイにおいて、端子
数（ピン数）を増やすことなく、機能を設定することの
できるゲートアレイを提供することを目的とする。
ので、複数の機能を備えたゲートアレイにおいて、端子
数（ピン数）を増やすことなく、機能を設定することの
できるゲートアレイを提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明のゲートアレイ
は、複数の入出力端子と、機能を指定する機能指定手段
と、電源の出力電圧を検出する電圧検出手段と、電源投
入後、上記電圧検出手段によって検出される上記電源の
出力電圧が処理動作に必要な所定の値に達する前に上記
各入出力端子の中の特定の入力端子を機能設定用の端子
として用い、その特定の入力端子に入力される信号に基
づいて上記機能指定手段によって指定された機能を設定
する機能設定手段とを具備して構成される。
は、複数の入出力端子と、機能を指定する機能指定手段
と、電源の出力電圧を検出する電圧検出手段と、電源投
入後、上記電圧検出手段によって検出される上記電源の
出力電圧が処理動作に必要な所定の値に達する前に上記
各入出力端子の中の特定の入力端子を機能設定用の端子
として用い、その特定の入力端子に入力される信号に基
づいて上記機能指定手段によって指定された機能を設定
する機能設定手段とを具備して構成される。
【００１２】上記特定の入力端子とは、例えばキー入力
用の端子など、リセット中に影響を受けない端子であ
る。上記機能指定手段は、リセット用の出力端子と特定
の入力端子との間に介在され、上記特定の入力端子に入
力される信号のレベルを切り替える機能指定用のスイッ
チで構成される。このスイッチによってゲートアレイが
持つ各機能の中の１つが指定されると、上記機能設定手
段は、電源投入後、上記電圧検出手段によって検出され
る上記電源の出力電圧が処理動作に必要な所定の値に達
する前に上記特定の入力端子を機能設定用の端子として
用い、リセット中に上記スイッチを介して上記特定の入
力端子に入力される信号のレベルに基づいて機能を設定
する。
用の端子など、リセット中に影響を受けない端子であ
る。上記機能指定手段は、リセット用の出力端子と特定
の入力端子との間に介在され、上記特定の入力端子に入
力される信号のレベルを切り替える機能指定用のスイッ
チで構成される。このスイッチによってゲートアレイが
持つ各機能の中の１つが指定されると、上記機能設定手
段は、電源投入後、上記電圧検出手段によって検出され
る上記電源の出力電圧が処理動作に必要な所定の値に達
する前に上記特定の入力端子を機能設定用の端子として
用い、リセット中に上記スイッチを介して上記特定の入
力端子に入力される信号のレベルに基づいて機能を設定
する。
【００１３】これにより、機能設定用の特別な端子を設
けずとも、簡単に機能を設定できるようになり、ゲート
アレイの機能が増えたとしても、端子数（ピン数）の増
加を防ぐことができる。
けずとも、簡単に機能を設定できるようになり、ゲート
アレイの機能が増えたとしても、端子数（ピン数）の増
加を防ぐことができる。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態を説明する。図１は本発明の一実施形態に係る
ゲートアレイの構成を示す図である。図１において、２
１は本発明のゲートアレイであり、キースキャニングに
用いられるものである。このゲートアレイ２１には、キ
ースキャニング用の入出力端子として、１０個の入力端
子２２ａ〜２２ｊと、８個の出力端子２３ａ〜２３ｈが
設けられている。
実施形態を説明する。図１は本発明の一実施形態に係る
ゲートアレイの構成を示す図である。図１において、２
１は本発明のゲートアレイであり、キースキャニングに
用いられるものである。このゲートアレイ２１には、キ
ースキャニング用の入出力端子として、１０個の入力端
子２２ａ〜２２ｊと、８個の出力端子２３ａ〜２３ｈが
設けられている。
【００１５】これらのキースキャニング用の入出力端子
（２２ａ〜２２ｊ、２３ａ〜２３ｈ）はキー入力回路５
１の行線５２と列線５３に接続されている。行線５２と
列線５３は、キースイッチＫ00〜Ｋ79の数に応じてマト
リックス状に配設されている。このようなキー入力回路
５１に対し、ゲートアレイ２１は列線信号ＫＯ0 〜ＫＯ
7 を順次出力して、行線信号ＫＩ0 〜ＫＩ9 を読み取る
ことにより、どのキーが押されたのかを検出する構成と
なっている。
（２２ａ〜２２ｊ、２３ａ〜２３ｈ）はキー入力回路５
１の行線５２と列線５３に接続されている。行線５２と
列線５３は、キースイッチＫ00〜Ｋ79の数に応じてマト
リックス状に配設されている。このようなキー入力回路
５１に対し、ゲートアレイ２１は列線信号ＫＯ0 〜ＫＯ
7 を順次出力して、行線信号ＫＩ0 〜ＫＩ9 を読み取る
ことにより、どのキーが押されたのかを検出する構成と
なっている。
【００１６】また、このゲートアレイ２１には、電源Ｖ
ＤＤ1 の出力電圧を検出するための入力端子２４や、電
源投入時のイニシャライズを指示するリセット信号ＲＥ
ＳＥＴを出力するための出力端子２５が設けられてい
る。
ＤＤ1 の出力電圧を検出するための入力端子２４や、電
源投入時のイニシャライズを指示するリセット信号ＲＥ
ＳＥＴを出力するための出力端子２５が設けられてい
る。
【００１７】なお、図１において、２６ａ〜２６ｊ、２
７ａ〜２７ｈ、２８、２９は各入出力端子に接続される
バッファである。このうち、入力端子側に設けられたバ
ッファ２６ａ〜２６ｊとバッファ２８は入力信号を同じ
レベル状態で入力するものであり、出力端子側に設けら
れたバッファ２７ａ〜２７ｈとバッファ２９は出力信号
をレベル変更して出力するために用いられている。
７ａ〜２７ｈ、２８、２９は各入出力端子に接続される
バッファである。このうち、入力端子側に設けられたバ
ッファ２６ａ〜２６ｊとバッファ２８は入力信号を同じ
レベル状態で入力するものであり、出力端子側に設けら
れたバッファ２７ａ〜２７ｈとバッファ２９は出力信号
をレベル変更して出力するために用いられている。
【００１８】ところで、ゲートアレイ２１は複数の機能
を備えている。このゲートアレイ２１の機能とは、出力
対象となるデバイス（ＣＰＵ、ＲＯＭ、ＲＡＭ、プリン
タ、ＦＤＤ、ＬＣＤ等）に応じたものであり、例えばメ
モリであれば、メモリマッピング機能などである。この
ようなゲートアレイ２１の機能を設定するため、本実施
形態では、キースキャニング用の入力端子２２ａ〜２２
ｊの中の入力端子２２ａ及び２２ｂを機能設定用の特定
の端子として利用している。
を備えている。このゲートアレイ２１の機能とは、出力
対象となるデバイス（ＣＰＵ、ＲＯＭ、ＲＡＭ、プリン
タ、ＦＤＤ、ＬＣＤ等）に応じたものであり、例えばメ
モリであれば、メモリマッピング機能などである。この
ようなゲートアレイ２１の機能を設定するため、本実施
形態では、キースキャニング用の入力端子２２ａ〜２２
ｊの中の入力端子２２ａ及び２２ｂを機能設定用の特定
の端子として利用している。
【００１９】すなわち、入力端子２２ａと出力端子２５
との間に、逆流防止用のダイオードＤ0 を介してモード
切替えスイッチＳ0 を設けている。同様に、入力端子２
２ｂと出力端子２５との間に逆流防止用のダイオードＤ
1 を介してモード切替えスイッチＳ1 を設けている。こ
のモード切替えスイッチＳ0 及びＳ1 は例えば装置本体
の裏面等に設けられたマイクロスイッチであり、製造段
階あるいは必要に応じてオン／オフ操作され、ゲートア
レイ２１の持つ各機能を切り替えるために用いられる。
ここでは、モード切替えスイッチＳ0 及びＳ1 のオン／
オフの組み合せにより、４種類の機能を切替えることが
できるようになっている。
との間に、逆流防止用のダイオードＤ0 を介してモード
切替えスイッチＳ0 を設けている。同様に、入力端子２
２ｂと出力端子２５との間に逆流防止用のダイオードＤ
1 を介してモード切替えスイッチＳ1 を設けている。こ
のモード切替えスイッチＳ0 及びＳ1 は例えば装置本体
の裏面等に設けられたマイクロスイッチであり、製造段
階あるいは必要に応じてオン／オフ操作され、ゲートア
レイ２１の持つ各機能を切り替えるために用いられる。
ここでは、モード切替えスイッチＳ0 及びＳ1 のオン／
オフの組み合せにより、４種類の機能を切替えることが
できるようになっている。
【００２０】ゲートアレイ２１内において、入力端子２
２ａはバッファ２６ａを介してフリップフロップ回路３
０ａのＤ端子に接続されている。このフリップフロップ
回路３０ａのＣ端子には、バッファ２８を介して電圧検
出用の入力端子２４が接続されており、電源投入後、電
源ＶＤＤ1 の出力電圧が処理動作に必要な所定の値に達
する前に、入力端子２２ａの入力信号（行線信号ＫＩ0
）をモード信号ＭＯＤＥ0 として取り込むように構成
されている。この場合、電源投入直後には、リセット信
号ＲＥＳＥＴはＨレベルの状態にあり、バッファ２９の
反転作用により、リセット用の出力端子２５の出力レベ
ルはＬレベルとなる。したがって、例えばモード切替え
スイッチＳ0 をオンすれば、入力端子２２ａの入力レベ
ルはＬレベルとなり、フリップフロップ回路３０ａには
モード信号ＭＯＤＥ0 として“０”が保持されることに
なる。
２ａはバッファ２６ａを介してフリップフロップ回路３
０ａのＤ端子に接続されている。このフリップフロップ
回路３０ａのＣ端子には、バッファ２８を介して電圧検
出用の入力端子２４が接続されており、電源投入後、電
源ＶＤＤ1 の出力電圧が処理動作に必要な所定の値に達
する前に、入力端子２２ａの入力信号（行線信号ＫＩ0
）をモード信号ＭＯＤＥ0 として取り込むように構成
されている。この場合、電源投入直後には、リセット信
号ＲＥＳＥＴはＨレベルの状態にあり、バッファ２９の
反転作用により、リセット用の出力端子２５の出力レベ
ルはＬレベルとなる。したがって、例えばモード切替え
スイッチＳ0 をオンすれば、入力端子２２ａの入力レベ
ルはＬレベルとなり、フリップフロップ回路３０ａには
モード信号ＭＯＤＥ0 として“０”が保持されることに
なる。
【００２１】同様に、入力端子２２ｂはバッファ２６ｂ
を介してフリップフロップ回路３０ｂのＤ端子に接続さ
れている。このフリップフロップ回路３０ｂのＣ端子に
は、バッファ２８を介して電圧検出用の入力端子２４が
接続されており、電源投入後、電源ＶＤＤ1 の出力電圧
が処理動作に必要な所定の値に達する前に、入力端子２
２ｂの入力信号（行線信号ＫＩ1 ）をモード信号ＭＯＤ
Ｅ1 として取り込むように構成されている。この場合、
電源投入直後には、リセット信号ＲＥＳＥＴはＨレベル
の状態にある。したがって、例えばモード切替えスイッ
チＳ1 をオンすれば、入力端子２２ｂの入力レベルはＬ
レベルとなり、フリップフロップ回路３０ｂにはモード
信号ＭＯＤＥ1 として“１”が保持されることになる。
を介してフリップフロップ回路３０ｂのＤ端子に接続さ
れている。このフリップフロップ回路３０ｂのＣ端子に
は、バッファ２８を介して電圧検出用の入力端子２４が
接続されており、電源投入後、電源ＶＤＤ1 の出力電圧
が処理動作に必要な所定の値に達する前に、入力端子２
２ｂの入力信号（行線信号ＫＩ1 ）をモード信号ＭＯＤ
Ｅ1 として取り込むように構成されている。この場合、
電源投入直後には、リセット信号ＲＥＳＥＴはＨレベル
の状態にある。したがって、例えばモード切替えスイッ
チＳ1 をオンすれば、入力端子２２ｂの入力レベルはＬ
レベルとなり、フリップフロップ回路３０ｂにはモード
信号ＭＯＤＥ1 として“１”が保持されることになる。
【００２２】次に、上記のようにして構成されるゲート
アレイ２１の動作について、図２を参照して説明する。
図２は同実施形態における各信号のタイミングチャート
である。ここでは、モード切替えスイッチＳ1 がオン、
キースイッチＫ09がオンの場合を想定して説明する。
アレイ２１の動作について、図２を参照して説明する。
図２は同実施形態における各信号のタイミングチャート
である。ここでは、モード切替えスイッチＳ1 がオン、
キースイッチＫ09がオンの場合を想定して説明する。
【００２３】まず、装置本体の電源が投入されると、電
源ＶＤＤ1 の出力電圧が徐々に立ち上がる。このとき、
モード信号ＭＯＤＥ0 とモード信号ＭＯＤＥ1 はまだ確
定されていない。また、ゲートアレイ２１内部のリセッ
ト信号ＲＥＳＥＴはＨレベルの状態にある。つまり、バ
ッファ２９を通した出力端子２５の出力はＬレベルにな
っている。なお、リセット信号ＲＥＳＥＴは電源投入時
のイニシャライズを行うための信号であり、電源ＶＤＤ
1 の出力電圧が処理動作に必要な所定の値に達した後に
Ｌレベルになる。
源ＶＤＤ1 の出力電圧が徐々に立ち上がる。このとき、
モード信号ＭＯＤＥ0 とモード信号ＭＯＤＥ1 はまだ確
定されていない。また、ゲートアレイ２１内部のリセッ
ト信号ＲＥＳＥＴはＨレベルの状態にある。つまり、バ
ッファ２９を通した出力端子２５の出力はＬレベルにな
っている。なお、リセット信号ＲＥＳＥＴは電源投入時
のイニシャライズを行うための信号であり、電源ＶＤＤ
1 の出力電圧が処理動作に必要な所定の値に達した後に
Ｌレベルになる。
【００２４】ここで、電源ＶＤＤ1 の出力電圧が所定値
に達すると、ゲートアレイ２１の電圧検出用の入力端子
２４に入力されるＶＤＤ1 検出信号がＨレベルになる。
これにより、ゲートアレイ２１内に設けられた２つのフ
リップフロップ回路３０ａとフリップフロップ回路３０
ｂが入力端子２２ａの入力信号（行線信号ＫＩ0 ）と入
力端子２２ｂの入力信号（行線信号ＫＩ1 ）をそれぞれ
取り込む。このときの入力レベルはモード切替えスイッ
チＳ1 がオンしているため、ＫＩ1 がＬレベル、ＫＩ0
がＨレベルとなる。したがって、ゲートアレイ２１のモ
ードとして、“０１”がセットされることになる。
に達すると、ゲートアレイ２１の電圧検出用の入力端子
２４に入力されるＶＤＤ1 検出信号がＨレベルになる。
これにより、ゲートアレイ２１内に設けられた２つのフ
リップフロップ回路３０ａとフリップフロップ回路３０
ｂが入力端子２２ａの入力信号（行線信号ＫＩ0 ）と入
力端子２２ｂの入力信号（行線信号ＫＩ1 ）をそれぞれ
取り込む。このときの入力レベルはモード切替えスイッ
チＳ1 がオンしているため、ＫＩ1 がＬレベル、ＫＩ0
がＨレベルとなる。したがって、ゲートアレイ２１のモ
ードとして、“０１”がセットされることになる。
【００２５】この状態は、次にＶＤＤ1 検出信号がフリ
ップフロップ回路３０ａ，３０ｂに入力されるまで保持
される。すなわち、次に電源が投入されるまでの間、ゲ
ートアレイ２１は“０１”のモードに応じた処理（キー
スキャニングとは別の予め各モード毎に定められた処
理）を行うことになる。
ップフロップ回路３０ａ，３０ｂに入力されるまで保持
される。すなわち、次に電源が投入されるまでの間、ゲ
ートアレイ２１は“０１”のモードに応じた処理（キー
スキャニングとは別の予め各モード毎に定められた処
理）を行うことになる。
【００２６】この後、ゲートアレイ２１はリセット信号
ＲＥＳＥＴをＬレベルとする。これにより、バッファ２
９を通した出力端子２５の出力はＨレベルとなり、他の
信号に影響を与えなくなる。つまり、入力端子２２ａ及
び２２ｂには、本来のキー信号が入力されるようにな
る。リセット信号ＲＥＳＥＴがＬレベルになると同時
に、ゲートアレイ２１は入力端子２２ａ〜２２ｊと出力
端子２３ａ〜２３ｈを用いて通常の処理つまりキースキ
ャニングを行う。
ＲＥＳＥＴをＬレベルとする。これにより、バッファ２
９を通した出力端子２５の出力はＨレベルとなり、他の
信号に影響を与えなくなる。つまり、入力端子２２ａ及
び２２ｂには、本来のキー信号が入力されるようにな
る。リセット信号ＲＥＳＥＴがＬレベルになると同時
に、ゲートアレイ２１は入力端子２２ａ〜２２ｊと出力
端子２３ａ〜２３ｈを用いて通常の処理つまりキースキ
ャニングを行う。
【００２７】キースキャニングモードでは、まず、ゲー
トアレイ２１は列線信号ＫＯ0 〜ＫＯ7 のうちの列線信
号ＫＯ0 をＨレベルとし、行線信号ＫＩ0 〜ＫＩ9 を読
み込む。ここではキースイッチＫ09が押されているの
で、行線信号ＫＩ0 〜ＫＩ9 を読み込んだ値は“０１１
１１１１１１１”となる。次に、ゲートアレイ２１は列
線信号ＫＯ1 をＨレベルとし、上記同様に行線信号ＫＩ
0 〜ＫＩ9 を読み込む。ここでは何も押されていないの
で、行線信号ＫＩ0 〜ＫＩ9 を読み込んだ値は“１１１
１１１１１１１”となる。このようにして、列線信号Ｋ
Ｏ0 〜ＫＯ7 を順次出力しながら、行線信号ＫＩ0 〜Ｋ
Ｉ9 を読み込むことによって、どのキーが押されたかを
検出することができる。
トアレイ２１は列線信号ＫＯ0 〜ＫＯ7 のうちの列線信
号ＫＯ0 をＨレベルとし、行線信号ＫＩ0 〜ＫＩ9 を読
み込む。ここではキースイッチＫ09が押されているの
で、行線信号ＫＩ0 〜ＫＩ9 を読み込んだ値は“０１１
１１１１１１１”となる。次に、ゲートアレイ２１は列
線信号ＫＯ1 をＨレベルとし、上記同様に行線信号ＫＩ
0 〜ＫＩ9 を読み込む。ここでは何も押されていないの
で、行線信号ＫＩ0 〜ＫＩ9 を読み込んだ値は“１１１
１１１１１１１”となる。このようにして、列線信号Ｋ
Ｏ0 〜ＫＯ7 を順次出力しながら、行線信号ＫＩ0 〜Ｋ
Ｉ9 を読み込むことによって、どのキーが押されたかを
検出することができる。
【００２８】このように、ゲートアレイ２１が持つ各機
能を設定するに際し、キースキャニング用の入力端子２
２ａ及び２２ｂを利用し、キースキャニングモードに入
る前に、上記入力端子２２ａ及び２２ｂの入力信号に基
づいて機能を設定する。これにより、従来のように機能
設定用の特別な端子を設けずとも、簡単に機能を設定で
きるようになり、ゲートアレイ２１の機能が増えたとし
ても、端子数（ピン数）の増加を防ぐことができる。
能を設定するに際し、キースキャニング用の入力端子２
２ａ及び２２ｂを利用し、キースキャニングモードに入
る前に、上記入力端子２２ａ及び２２ｂの入力信号に基
づいて機能を設定する。これにより、従来のように機能
設定用の特別な端子を設けずとも、簡単に機能を設定で
きるようになり、ゲートアレイ２１の機能が増えたとし
ても、端子数（ピン数）の増加を防ぐことができる。
【００２９】なお、上記実施形態では、キースキャニン
グ用の入力端子２２ａ及び２２ｂを利用して、４種類の
機能を設定する構成としたが、さらに複数の端子を用い
れば、４種類以上の機能を設定することもできる。この
場合、機能設定用に利用可能な端子としては、リセット
中に影響を受けない端子であれば良い。
グ用の入力端子２２ａ及び２２ｂを利用して、４種類の
機能を設定する構成としたが、さらに複数の端子を用い
れば、４種類以上の機能を設定することもできる。この
場合、機能設定用に利用可能な端子としては、リセット
中に影響を受けない端子であれば良い。
【００３０】また、上記実施形態では、マイクロスイッ
チからなるモード切替えスイッチＳ0 ，Ｓ1 を用いてゲ
ートアレイ２１の持つ各機能を切り替えるようにした
が、例えばラッチ回路を利用して、そのラッチ回路に保
持された機能指定データに基づいてゲートアレイ２１の
持つ各機能を切り替えるようにしても良い。
チからなるモード切替えスイッチＳ0 ，Ｓ1 を用いてゲ
ートアレイ２１の持つ各機能を切り替えるようにした
が、例えばラッチ回路を利用して、そのラッチ回路に保
持された機能指定データに基づいてゲートアレイ２１の
持つ各機能を切り替えるようにしても良い。
【００３１】
【発明の効果】以上のように本発明によれば、リセット
中に影響を受けない特定の入力端子をを利用し、電源の
出力電圧が処理動作に必要な所定の値に達する前にその
特定の入力端子に入力される信号に基づいて機能を設定
するようにしたため、従来のように機能設定用の特別な
端子を設けずとも、簡単に機能を設定できるようにな
り、ゲートアレイの機能が増えたとしても、端子数（ピ
ン数）の増加を防ぐことができる。
中に影響を受けない特定の入力端子をを利用し、電源の
出力電圧が処理動作に必要な所定の値に達する前にその
特定の入力端子に入力される信号に基づいて機能を設定
するようにしたため、従来のように機能設定用の特別な
端子を設けずとも、簡単に機能を設定できるようにな
り、ゲートアレイの機能が増えたとしても、端子数（ピ
ン数）の増加を防ぐことができる。
【図１】本発明の一実施形態に係るゲートアレイの構成
を示す図。
を示す図。
【図２】同実施形態の動作を説明するための各信号のタ
イミングチャート。
イミングチャート。
【図３】従来のゲートアレイの構成を示す図。
２１…ゲートアレイ ２２ａ〜２２ｊ…キースキャニング用の入力端子 ２３ａ〜２３ｈ…キースキャニング用の出力端子 ２４…電圧検出用の入力端子 ２５…リセット用の出力端子 ２６ａ〜２６ｊ…バッファ ２７ａ〜２７ｈ…バッファ ２８…バッファ ２９…バッファ ３０ａ，３０ｂ…フリップフロップ回路 Ｓ0 ，Ｓ1 …モード切替えスイッチ Ｄ0 ，Ｄ1 …ダイオード ５１…キー入力回路 ５２…行線 ５３…列線
Claims (2)
- 【請求項１】 複数の入出力端子と、 機能を指定する機能指定手段と、 電源の出力電圧を検出する電圧検出手段と、 電源投入後、上記電圧検出手段によって検出される上記
電源の出力電圧が処理動作に必要な所定の値に達する前
に上記各入出力端子の中の特定の入力端子を機能設定用
の端子として用い、その特定の入力端子に入力される信
号に基づいて上記機能指定手段によって指定された機能
を設定する機能設定手段とを具備したことを特徴とする
ゲートアレイ。 - 【請求項２】 複数の入出力端子と、 この各入出力端子の中のリセット用の出力端子とそのリ
セット中に影響を受けない特定の入力端子との間に介在
され、上記特定の入力端子に入力される信号のレベルを
切り替える機能指定用のスイッチと、 電源の出力電圧を検出する電圧検出手段と、 電源投入後、上記電圧検出手段によって検出される上記
電源の出力電圧が処理動作に必要な所定の値に達する前
に上記特定の入力端子を機能設定用の端子として用い、
リセット中に上記スイッチを介して上記特定の入力端子
に入力される信号のレベルに基づいて機能を設定する機
能設定手段とを具備したことを特徴とするゲートアレ
イ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9116923A JPH10308663A (ja) | 1997-05-07 | 1997-05-07 | ゲートアレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9116923A JPH10308663A (ja) | 1997-05-07 | 1997-05-07 | ゲートアレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10308663A true JPH10308663A (ja) | 1998-11-17 |
Family
ID=14699030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9116923A Pending JPH10308663A (ja) | 1997-05-07 | 1997-05-07 | ゲートアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10308663A (ja) |
-
1997
- 1997-05-07 JP JP9116923A patent/JPH10308663A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910000738B1 (ko) | 동작 테스트실행에 적합한 반도체 집적회로 | |
| JPH0754829B2 (ja) | 集積回路チップ用の入力回路および集積回路チップの入力ピンに多機能性を与えるための方法 | |
| JP2003242799A (ja) | 半導体集積回路 | |
| US5367263A (en) | Semiconductor integrated circuit device and test method therefor | |
| JPH0792243A (ja) | 半導体装置 | |
| JPH10308663A (ja) | ゲートアレイ | |
| KR100849121B1 (ko) | 전기 아이디 회로 및 방법 | |
| JPH0548016A (ja) | 半導体集積回路装置 | |
| JP2849007B2 (ja) | 半導体集積回路 | |
| JP2581318B2 (ja) | 半導体集積回路装置 | |
| KR960016265B1 (ko) | 디지털 키폰의 제어용 집적 회로 | |
| JPH028490B2 (ja) | ||
| JP2515705B2 (ja) | 半導体集積回路装置 | |
| JP2947168B2 (ja) | 半導体集積回路 | |
| JPH06311022A (ja) | 半導体論理回路装置 | |
| JPH06232726A (ja) | 入力回路、及び半導体集積回路 | |
| JP2005537477A (ja) | 識別コード組込み型集積回路 | |
| JP2626538B2 (ja) | 半導体装置 | |
| KR19990040004A (ko) | 다기능의 입출력 구동 회로 | |
| JP2737689B2 (ja) | 半導体装置 | |
| JP2594419B2 (ja) | 半導体集積回路及び半導体集積回路の試験方法 | |
| KR100247220B1 (ko) | 집적회로의 입력 풀다운회로 | |
| JPH03142385A (ja) | 半導体集積回路 | |
| JP2006118995A (ja) | 半導体集積回路 | |
| JP2001257312A (ja) | 半導体集積回路装置 |