JPH10303950A - シリアルバス接続装置 - Google Patents

Abstract

(57)【要約】 【課題】 シリアルバスに接続された複数の機能ユニッ
トのうちのある機能ユニットが故障しても、シリアルバ
スには悪影響を与えず、他の機能ユニット間での通信を
可能にし、さらに障害発生機能ユニットの特定を容易に
する。 【解決手段】 機能ユニット３０−１内の例えば出力制
御部３５が故障し、シリアルバス出力線３６のいずれか
がオン状態のまま解除されないと、これが自己スタック
検出回路４０で検出され、ドライバ素子３７−１〜３７
−３がオフ状態となってシリアルバス２０への信号の出
力が停止される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号線数の少ない
シリアルバスに接続された情報処理装置あるいは交換機
等における制御装置のようにバス接続構成を持ったシリ
アルバス接続装置、特に高信頼性を確保するための障害
波及防止手段を有するシリアルバス接続装置に関するも
のである。

【０００２】

【従来の技術】図２は、従来のシリアルバス接続装置の
一例を示す構成図である。このシリアルバス接続装置
は、シリアルバス１に複数個（例えば、３個）の機能ユ
ニット１０−１〜１０−３が接続され、これらの機能ユ
ニット１０−１〜１０−３がシリアルバス１を介して互
いに通信が可能な構成になっている。シリアルバス１
は、１本のデータ線１−１と、このデータ線１−１上の
データの送受を制御するための複数本（例えば、２本）
の制御線１−２，１−３とで構成されている。制御線１
−２，１−３の働きとして、例えば、制御線１−２はシ
リアルバス１が使用中であることを示し、制御線１−３
はデータ線１−１にデータを送出中であることを示すと
いった目的に使用される。

【０００３】複数個の機能ユニット１０−１〜１０−３
は、中央処理装置（以下、「ＣＰＵ」という）、メモ
リ、ローカルエリアネットワーク（以下、「ＬＡＮ」と
いう）コントローラ等で構成されており、これらのＣＰ
ＵからメモリやＬＡＮコントローラ等の保守制御（ラン
プ制御）等のためにシリアルバス１が使用される。各機
能ユニット（例えば、１０−１）は、入力側がシリアル
バス１に接続された複数個のレシーバ素子１１−１〜１
１−３を有し、これらの出力側に、複数本のシリアルバ
ス入力線１２（例えば、１本のデータ入力線１２−１及
び２本の制御入力線１２−２，１２−３）を介して、シ
リアルバス入力制御部１３が接続されている。シリアル
バス入力制御部１３は、ＣＰＵ、メモリ、ＬＡＮコント
ローラ等で構成された内部回路１４に接続され、さらに
この内部回路１４がシリアルバス出力制御部１５に接続
されている。シリアルバス入力制御部１３とシリアルバ
ス出力制御部１５は、それぞれ内部回路１４と接続され
て機能ユニット１０−１内の動作を実現しているもので
ある。シリアルバス出力制御部１５の出力側には、複数
本のシリアルバス出力線１６（例えば、１本のデータ出
力線１６−１及び２本の制御出力線１６−２，１６−
３）を介して、複数個のオープンコレクタドライバ素子
１７−１〜１７−３の入力側が接続され、これらのドラ
イバ素子１７−１〜１７−３の出力側が、シリアルバス
１に接続されている。

【０００４】図２においては、一般的な回路のインプリ
メント（implement ；方式）を元に、シリアルバス１上
の信号が負極性（ローレベルが論理１）で示してあり、
シリアルバス出力線１６及びシリアルバス入力線１２が
正極性（ハイレベルが論理１）で示してある。また、オ
ープンコレクタドライバ素子１７−１〜１７−３は、こ
の入力がハイレベル（論理１）の場合には出力をローレ
ベル（論理１）にドライブするが、入力がローレベル
（論理０）の場合には出力をドライブしない働きを持つ
ものである。

【０００５】次に、図２のシリアルバス接続装置の動作
を説明する。各機能ユニット１０−１〜１０−３におけ
るシリアルバス１からの入力においては、シリアルバス
１の３本の線１−１〜１−３上の信号が、３個のレシー
バ素子１１−１〜１１−３及びシリアルバス入力線１２
を介して、シリアルバス入力制御部１３に入力される。
これにより、内部回路１４が所定の処理を行う。機能ユ
ニット（例えば、１０−１）内において、シリアルバス
１への出力時には、シリアルバス出力制御部１５から３
本のシリアルバス出力線１６へ信号が出力され、この信
号が３個のオープンコレクタドライバ素子１７−１〜１
７−３を介して、シリアルバス１上に出力される。つま
り、シリアルバス出力制御部１５は、内部回路１４から
のシリアルバス出力要求を受け、シリアルバスプロトコ
ルに合った形式やタイミングにより、シリアルバス出力
線１６をオンにし、オープンコレクタドライバ素子１７
−１〜１７−３を介して、シリアルバス１に接続された
他の機能ユニット１０−２，１０−３へデータを送信す
る。ここで、シリアルバス出力線１６がローレベル（論
理０）の場合には、他の機能ユニット１０−２，１０−
３には悪影響を与えることがなく、ハイレベルの場合に
のみシリアルバス１上に信号を送出する。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
シリアルバス接続装置では、例えば、機能ユニット１０
−１内のシリアルバス出力制御部１５が故障し、該機能
ユニット１０−１がシリアルバス１上に信号を出力し続
ける事態が発生した場合には、次のような不都合が生じ
る。機能ユニット１０−１が故障して信号を出力し続け
た場合、壊れた機能ユニットは機能ユニット１０−１の
みにもかかわらず、他の機能ユニット１０−２と１０−
３との間の通信も不可能になる。このような通信障害
は、高信頼性を要求されるシステムにおいては、特に問
題となる。例えば、機能ユニット１０−１がＬＡＮコン
トローラ、機能ユニット１０−２がＣＰＵ、及び機能ユ
ニット１０−３がメモリであるような場合を考えると、
ＬＡＮコントローラのみが故障しているにもかかわら
ず、メモリも動作させることができないため、致命的な
障害となり、装置のダウンに至る。また、故障が発生し
た機能ユニット１０−１の特定も困難なものとなり、障
害復旧にも時間を要するといった課題があった。本発明
は、前記従来技術が持っていた課題を解決し、障害波及
防止手段を有する信頼性の高いシリアルバス接続装置を
提供することを目的とする。

【０００７】

【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの請求項１の発明では、シリアルバス
に接続され、該シリアルバスを介して相互に信号の送受
信を行う複数個の機能ユニットを備えたシリアルバス接
続装置において、前記各機能ユニットには、前記シリア
ルバスへの送信信号を出力したまま壊れた内部状態を検
出すると該送信信号の出力をマスクする自己スタック検
出手段を、それぞれ設けている。請求項２の発明では、
複数本の信号線からなるシリアルバスと、前記シリアル
バスに接続され、該シリアルバスを介して相互に信号の
送受信を行う複数個の機能ユニットとを、備えたシリア
ルバス接続装置において、前記各機能ユニットは、内部
から複数本の出力線を通して送られてくる送信信号を前
記シリアルバスへ出力するドライバ手段と、前記シリア
ルバスから送られてくる送信信号を受信し、複数本の入
力線を通して前記内部へ入力するレシーバ手段と、自己
スタック検出手段とを有している。自己スタック検出手
段は、前記複数本の出力線のいずれかが一定時間以上信
号を出力し続けているか否かをカウント手段によって監
視し、その出力が一定時間内であれば該カウント手段を
リセットし、その出力が一定時間以上のときには該カウ
ント手段のキャリー信号によって前記ドライバ手段をオ
フ状態にするものである。本発明によれば、以上のよう
にシリアルバス接続装置を構成したので、複数個の機能
ユニットのうちのある機能ユニットが故障してシリアル
バス上に信号を出力し続ける事態が発生した場合、その
機能ユニット内の自己スタック検出手段によってその故
障状態が検出され、シリアルバスへの信号の出力が停止
される。

【０００８】

【発明の実施の形態】図１は、本発明の実施形態を示す
シリアルバス接続装置の構成図である。このシリアルバ
ス接続装置は、従来と同様に、信号線数の少ないシリア
ルバス２０に、ＣＰＵ、メモリ、ＬＡＮコントローラ等
で構成された複数個（例えば、３個）の機能ユニット３
０−１〜３０−３が接続され、これらの機能ユニット３
０−１〜３０−３がシリアルバス２０を介して互いに通
信が可能な構成になっている。シリアルバス２０は、従
来と同様に、１本のデータ線２０−１と、このデータ線
２０−１上のデータの送受を制御するための複数本（例
えば、２本）の制御線２０−２，２０−３とで構成され
ている。各機能ユニット（例えば、３０−１）内には、
従来と同様に、入力側がシリアルバス２０に接続された
３個のレシーバ素子３１−１〜３１−３を有し、これら
の出力側が、複数本のシリアルバス入力線３２（例え
ば、１本のデータ入力線３２−１及び２本の制御入力線
３２−２，３２−３）を介して、シリアルバス入力制御
部３３に接続されている。シリアルバス入力制御部３３
は、ＣＰＵ、メモリ、ＬＡＮコントローラ等で構成され
た内部回路３４に接続され、さらにこの内部回路３４
が、シリアルバス出力制御部３５に接続されている。こ
れらのシリアルバス入力制御部３３とシリアルバス出力
制御部３５は、それぞれ内部回路３４と接続されて機能
ユニット３０−１内の動作を実現しているものである。
シリアルバス出力制御部３５の出力側には、複数本のシ
リアルバス出力線３６（例えば、１本のデータ出力線３
６−１及び２本の制御出力線３６−２，３６−３）を介
して、３個の２入力オープンコレクタドライバ素子３７
−１〜３７−３の一方の入力側が接続され、これらの出
力側がシリアルバス２０に接続されている。

【０００９】この実施形態が従来のものと異なる点は、
シリアルバス出力制御部３５の出力側のシリアルバス出
力線３６に、自己スタック検出手段（例えば、自己スタ
ック検出回路）４０が接続され、この自己スタック検出
回路４０の出力側に接続された出力イネーブル線５０に
よって、３個のオープンコレクタドライバ素子３７−１
〜３７−３の出力のオン／オフ状態が制御されるように
なっていることである。自己スタック検出回路４０は、
３本のシリアルバス出力線３６のいずれかが一定時間以
上（通常のデータ送受信ではあり得ない長さ以上）信号
を出力し続けていることを検出し、もし一定時間以上出
力を続けているならば、オープンコレクタドライバ素子
３７−１〜３７−３に接続されている出力イネーブル線
５０をオフ状態にすることにより、シリアルバス２０へ
の出力を抑止する回路である。

【００１０】図３は、図１中の自己スタック検出回路４
０の構成例を示す回路図である。この自己スタック検出
回路４０は、入力端子が３本のシリアルバス出力線３６
に接続された３入力オア素子４１を有し、この出力端子
が、２入力アンド素子４２の一方の入力端子と、信号反
転用のインバータ素子４３の入力端子とに接続されてい
る。アンド素子４２の出力端子は、カウンタ４４のイネ
ーブル端子Ｅに接続され、このカウンタ４４のリセット
端子Ｒがインバータ素子４３の出力端子に接続されてい
る。カウンタ４４のキャリー端子Ｃは、信号反転用のイ
ンバータ素子４５の入力端子に接続され、このインバー
タ素子４５の出力端子が、出力イネーブル線５０に接続
されている。出力イネーブル線５０は、アンド素子４２
の他方の入力端子に接続されると共に、３個の２入力オ
ープンコレクタドライバ素子３７−１〜３７−３の他方
の入力端子に接続されている。

【００１１】次に、図１及び図３の装置の（Ａ）シリア
ルバス２０からの入力動作と、（Ｂ）シリアルバス２０
への出力動作とについて説明する。 （Ａ） シリアルバス２０からの入力動作 シリアルバス２０からの各機能ユニット３０−１〜３０
−３への入力においては、従来と同様に、該シリアルバ
ス２０の３本の線２０−１〜２０−３上の信号が、３個
のレシーバ素子３１−１〜３１−３によって受信され
る。この受信された信号は、３本のシリアルバス入力線
３２を介してシリアルバス入力制御部３３へ入力され
る。これにより、内部回路３４が所定の処理を行う。 （Ｂ） シリアルバス２０への出力動作 図４は、図３の自己スタック検出回路４０の動作を説明
するタイムチャートである。各機能ユニット３０−１〜
３０−３内の自己スタック検出回路４０において、３本
のシリアルバス出力線３６がオフの期間は、オア素子４
１の出力端子がオフであるため、これがインバータ素子
４３で反転され、カウンタ４４のリセット端子Ｒがオン
となり、該カウンタ４４のカウント値が０となってい
る。

【００１２】次に、（Ｂ）(ｉ)正常時の出力動作と、
（ｂ）(ii)故障時の出力動作とについて説明する。 （Ｂ）(ｉ) 正常時の出力動作 正常動作開始タイミングにおいて、３本のシリアルバス
出力線３６のいずれかがオンになると、自己スタック検
出回路４０内のオア素子４１の出力端子がオンになり、
これがインバータ素子４３で反転されてカウンタ４４の
リセットが解除されると共に、アンド素子４２を介して
カウンタ４４のイネーブル端子Ｅがオンになり、該カウ
ンタ４４がカウントアップを開始する。３本のシリアル
バス出力線３６のいずれかがオンになると、これに接続
された３個のオープンコレクタドライバ素子３７−１〜
３７−３のいずれかを介して、シリアルバス２０上に信
号が出力される。このように正常動作においてシリアル
バス２０の使用が終了し、シリアルバス出力制御部３５
によってオン状態のシリアルバス出力信号線３６がオフ
になると、自己スタック検出回路４０内のオア素子４１
及びアンド素子４２を介してカウンタ４４のイネーブル
端子Ｅがオフになると共にリセット端子Ｒがオンにな
る。これにより、カウンタ４４はカウントアップを停止
すると共にカウント値を初期値０にする。

【００１３】（Ｂ）(ii) 障害時の出力動作 障害時動作においては、開始タイミングにおける動作が
正常時動作と同様である。障害時においては、シリアル
バス出力制御部３５の故障によってシリアルバス出力線
３６のいずれかがオンのまま解除されないため、カウン
タ４４がカウントアップをし続ける。そして、予め設定
されたカウンタオーバフロー値（この値は、正常動作で
は起こり得ない長さに設定しておき、例えば図４では５
０に設定されている）に達すると、カウンタ４４がキャ
リー端子Ｃからキャリー信号を出力する。キャリー信号
が出力されると、これがインバータ素子４５で反転さ
れ、出力イネーブル線５０がオフになる。これにより、
実際にシリアルバス出力線３６に出力されているデータ
が、シリアルバス２０に出力されることを抑えることが
可能となる。また、出力イネーブル線５０の信号は、自
己スタック検出回路４０内で、アンド素子４２を介して
カウンタ４４のイネーブル端子Ｅに入力され、このイネ
ーブル端子Ｅがオフになる。すると、カウントアップ動
作が停止すると共に、キャリー端子Ｃからキャリー信号
を出し続ける。以降、シリアルバス出力線３６がオフに
なり、カウンタ４４のリセット端子Ｒがオンになるま
で、出力イネーブル線５０がオフのままである。

【００１４】以上のように、本実施形態では、次の
（ａ），（ｂ）のような利点がある。 （ａ） 各機能ユニット３０−１〜３０−３内に自己ス
タック検出回路４０を設けたので、例えば、機能ユニッ
ト３０−１内のシリアルバス出力制御部３５等が故障し
ても、シリアルバス２０には悪影響を与えず、他の機能
ユニット３０−２と３０−３との間の通信が可能にな
る。 （ｂ） シリアルバス２０に接続されたプロセッサのソ
フト等によって各機能ユニット３０−１〜３０−３をア
クセスした際、ある機能ユニット（例えば、３０−１）
のみアクセスできなくなることにより、障害発生機能ユ
ニット３０−１の特定が容易となる。一般のバス接続装
置においては、データバス、アドレスバス及び制御バス
からなるシステムバスと呼ばれるバスにより、機能ユニ
ット間を接続してデータの送受信を行うのが普通であ
る。システムバスは、データを高速に伝送する必要があ
るため、データ線が３２ビットあるいは６４ビット等の
幅となり、信号線の本数が数十本〜百数十本以上とな
る。本実施形態において、シリアルバス２０を使用して
いるのは、そのように信号線数の多いシステムバスにお
いて自己スタック検出回路４０を設けると、この自己ス
タック検出回路自体の回路規模が大きくなりすぎるた
め、障害発生時に有効な効果が期待できない。そこで、
本実施形態では、シリアルバス２０を使用する場合に、
各機能ユニット３０−１〜３０−３内に自己スタック検
出回路４０を設けているので、前記（ａ），（ｂ）のよ
うな有効な効果が期待できる。

【００１５】なお、本発明は上記実施形態に限定され
ず、種々の変形が可能である。この変形例としては、例
えば、次の（１），（２）のようなものがある。 （１） シリアルバス２０の本数や機能ユニット３０−
１〜３０−３の数は、図示のものに限定されず、任意の
ものが適用可能である。 （２） 自己スタック検出回路４０は、シリアルバス２
０への送信信号を出力したまま壊れた内部状態を検出
し、この内部状態を検出すると送信信号の出力をマスク
する機能を有すればよいので、図３以外の他の回路で構
成することも可能である。

【００１６】

【発明の効果】以上詳細に説明したように、本発明によ
れば、シリアルバスに接続された各機能ユニットのバス
接続箇所において、自身が信号を出力したまま壊れた状
態を検出し、自身の出力をマスクすることによって障害
の波及範囲が他の機能ユニットに及ぶことを防止するた
めの自己スタック検出手段を設けたので、ある機能ユニ
ットの内部が故障しても、シリアルバスには悪影響を与
えず、他の機能ユニット間の通信が可能になる。しか
も、シリアルバスに接続されたプロセッサのソフト等に
よって、各機能ユニットをアクセスした際、ある機能ユ
ニットのみアクセスできなくなることにより、障害発生
機能ユニットの特定が容易になる。

【図面の簡単な説明】

【図１】本発明の実施形態を示すシリアルバス接続装置
の構成図である。

【図２】従来のシリアルバス接続装置の構成図である。

【図３】図１中の自己スタック検出回路の構成例を示す
回路図である。

【図４】図３の回路の動作を説明するタイムチャートで
ある。

【符号の説明】

２０ シリアルバス ３０−１〜３０−３ 機能ユニット ３１−１〜３１−３ レシーバ素子 ３２ シリアルバス入力線 ３３ シリアルバス入力制御部 ３４ 内部回路 ３５ シリアルバス出力制御部 ３６ シリアルバス出力線 ３７−１〜３７−３ オープンコレクタドライバ素
子 ４０ 自己スタック検出回路 ４４ カウンタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 青木 道宏 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 出谷 誠司 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 保坂 徳夫 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 シリアルバスに接続され、該シリアルバ
   スを介して相互に信号の送受信を行う複数個の機能ユニ
   ットを備えたシリアルバス接続装置において、 前記各機能ユニットには、前記シリアルバスへの送信信
   号を出力したまま壊れた内部状態を検出すると該送信信
   号の出力をマスクする自己スタック検出手段を、それぞ
   れ設けたことを特徴とするシリアルバス接続装置。
2. 【請求項２】 複数本の信号線からなるシリアルバス
   と、 前記シリアルバスに接続され、該シリアルバスを介して
   相互に信号の送受信を行う複数個の機能ユニットとを、
   備えたシリアルバス接続装置において、 前記各機能ユニットは、 内部から複数本の出力線を通して送られてくる送信信号
   を前記シリアルバスへ出力するドライバ手段と、 前記シリアルバスから送られてくる送信信号を受信し、
   複数本の入力線を通して前記内部へ入力するレシーバ手
   段と、 前記複数本の出力線のいずれかが一定時間以上信号を出
   力し続けているか否かをカウント手段によって監視し、
   その出力が一定時間内であれば該カウント手段をリセッ
   トし、その出力が一定時間以上のときには該カウント手
   段のキャリー信号によって前記ドライバ手段をオフ状態
   にする自己スタック検出手段とを、有することを特徴と
   するシリアルバス接続装置。