JP2000156700A - ツリー構造バスにおけるループ解消方法およびバス制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 ツリー構造バスにおいて、ループ接続解消の
ための使用者の労力を削減し、人為的な誤りの発生を防
ぐ。 【解決手段】 複数の装置間をツリー構造に接続するツ
リー構造バスにおいて生ずるループを解消するため、装
置間の接続にループが生じたことを検出し、特定の信号
を転送する際に個々の装置の入力状態パス数がループ未
発生時は一個以下であり、ループ発生時は二個以上とな
ることを用いてループの位置を検出し、該検出された位
置の装置における前記入力状態パスのうち一個を除いた
パスに係るポートを閉塞してループの解消を行い、該閉
塞したポートに設けられたＬＥＤを点灯し、利用者に対
してケーブルをはずす位置を表示する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理システム
内のバスのうち、特にツリー構造に装置間を接続するバ
スの制御方法および制御装置に関する。

【０００２】

【従来の技術】図１に示すツリー構造のバスでは、ノー
ドと呼ぶ各装置を１対１の経路で接続し、ツリー構造を
前提にアドレスの設定方式やバス使用権の調停方式など
が決められている。しかしながら、図２のように、誤っ
てノード接続経路がループ状に接続される場合には、米
国特許５３９４５５６号に記載のように、使用者がルー
プ状接続を解消する必要がある。

【０００３】

【発明が解決しようとする課題】ノード間の接続は通常
ケーブルで行われ、複数のノードが接続されている場合
には、使用者がループ発生位置を特定するのは困難であ
り、また、誤って正常な接続を切断する可能性がある。
本発明の課題は、ツリー構造のバスでのループ接続を使
用者の介在無しに解消し、使用者の労力を削減し、人為
的な誤りを防止することである。

【０００４】

【課題を解決するための手段】上記課題を解決するた
め、本発明は、複数の装置間をツリー構造に接続するツ
リー構造バスにおいて生ずるループの解消方法であり、
装置間の接続にループが生じたことを検出するステップ
と、個々の装置間を接続するパスの転送方向により前記
ループの位置を検出するステップと、前記検出したルー
プ中の装置間の接続を切断するステップと、該切断の後
にバスの初期化を要求するステップを有するようにして
いる。また、前記ループ位置検出ステップでは、個々の
装置から見た入力状態パスの数がループ発生時と未発生
時とで異なることを用いてループの位置を検出するよう
にしている。また、前記ループ位置検出ステップでは、
特定の信号を転送する際に個々の装置の入力状態パス数
がループ未発生時は一個以下であり、ループ発生時は二
個以上となることを用いてループの位置を検出し、前記
接続切断ステップでは、前記入力状態パスのうち一個を
除いて全てを切断するようにしている。

【０００５】また、ツリー構造のバスに接続し、個々の
装置間の位置づけを該バスの初期化時に行い、ループ発
生を検出する手段とバス初期化を要求する手段とを備え
たバス制御装置において、前記ループ内に自装置が置か
れていることを検出する手段と、自装置と他装置間を接
続するポートを閉塞する手段とを備え、前記ループ接続
検出時に、自装置がループ内にある場合は自装置と他装
置間のループ発生の原因となる接続に係るポートを閉塞
し、再度バスの初期化を行うようにしている。また、前
記バス制御装置において、前記閉塞したポートの個所を
表示する手段を設け、使用者にループ接続の切断候補位
置を示すようにしている。

【０００６】

【発明の実施の形態】以下、本発明について、実施例を
示す。図１はバスの正常なツリー状の接続を示す図であ
り、ノードと記した各バス装置がループを形成せずに接
続されている。ノード間を接続するための本実施例では
バスはデータをシリアルに転送するシリアルバスを使用
する。もちろんパラレルバスでも本発明の効果に差はな
い。ノード内にあるシリアルバスの入出力部分をポート
と呼ぶ。本実施例ではバスの制御のため、ノード間には
「親」と「子」と呼ぶ順序関係を設定する。例えば、図
１ではノード１２はノード１３およびノード１４に対し
ては「親」であり、ノード１０に対しては「子」であ
る。「親」のノードのポートを親ポート（図ではＰＰ）
と呼び、「子」のポートを子ポート（図ではＣＰ）と呼
ぶ。さらに、子ポートの無いノードをルートノードと呼
ぶ。図１ではノード１０がルートノードである。この親
子関係はバスの初期化時に設定される。親子関係の設定
方法は米国特許５３９４５５６号に詳述されている。

【０００７】図２はループ状の接続がある場合であり、
ノード１１と１５と１６と１７間の経路２１と２２と２
３と２４と２５が二重のループを形成している。まず、
本発明実施例でのループ位置の検出原理を図２を用いて
説明する。図２でノード１１は接続している全ノードに
対してある信号を出力し、各ノードが順に他のノードに
信号を伝達していくと、矢印で示すように信号が伝達さ
れる。このときループ外のノードは信号を受信するポー
トは常に１つであるが、ループ内のノード１６とノード
１７では信号受信ポートは２つになる。つまり、受信ポ
ートが複数あることによりノードがループ内にあること
を検出できる。

【０００８】図３は、バスに接続する各装置の構成の概
念図である。各装置は、各装置が独自に持つ機能を実現
するための主機能部３１と、バスの制御を行うシリアル
バス制御部３２とに大別できる。例として、図４と図５
に、それぞれ、パーソナルコンピュータと磁気ディスク
装置の主機能部の構成を示す。

【０００９】図４で、パーソナルコンピュータの主機能
部３１−１は、データの計算等を行う中央演算器（ＣＰ
Ｕと記す）４１と、データやプログラムを格納するメモ
リ４２と、操作者からの司令を入力する入力部４３と、
データの表示を行う表示部４４と、これらを接続する内
部バス４５とから構成される。図５で、磁気ディスク装
置の主機能部３１−２は、データを記録する磁気記録円
盤４６と、磁気記録円盤４６へのデータの記録再生を行
う記録再生制御部４７とから構成される。他にも各種の
装置が可能であるが、それぞれの主機能部４１は公知の
ものでよいので、説明は省略する。

【００１０】次に、シリアルバス制御部について説明す
る。図６は、シリアルバス制御部３２の構成を示す図で
ある。シリアルバス制御部は、バスのツリー構成の確認
やバスのリセット信号の送受信などのバスの初期化制御
を行うバス初期化制御部６１と、バスの入出力ポート６
６の出力可否やＬＥＤ６８点燈の制御を行うポート制御
部６２と、バスの使用権の獲得処理を行うアービトレー
ション制御部６３と、データを受信し一時的に格納する
データ受信部６４と、データを送信するデータ送信部６
５と、シリアルバスの信号の送受信を行う入出力ポート
６６と、入出力ポートの切断状態を表示する発光ダイオ
ード（ＬＥＤと記す）と、シリアルバス制御部３２全体
の動作を管理するマイクロプロセッサ（ＭＰＵと記す）
６９と、ＭＰＵ６９がシリアルバス制御部の制御情報を
記憶するローカルメモリ（ＲＡＭと記す）とＭＰＵ６９
の動作を指定するプログラムを格納するプログラムメモ
リ（ＲＯＭと記す）とから構成される。入出力ポート６
６からの信号は、ケーブル６７を通じて他のノードに接
続される。

【００１１】図７は、二つのノード間での接続の概要を
示す。入出力ポート６６はバス信号を送信するバスドラ
イバ７５とバス信号を受信するバスレシーバ７６とから
構成されている。一方のノードＡのバスドライバ７５か
ら出力端（ＯＵＴと記すと他方のノードＢのバスレシー
バ７６の入力端（ＩＮと記す）とがケーブル６７により
接続される。逆方向も同様である。

【００１２】図８は、バスドライバ７５とバスレシーバ
７６の構成図である。本実施例のシリアルバスでは差動
信号でデータを送る。バスドライバ７５は、差動ドライ
バ８１と、終端抵抗８２と８３と、終端の共通電圧を供
給するバイアス電源８４と、バイアス電源の供給をオン
・オフするスイッチ８５とから構成される。差動信号の
正側出力がＯＵＴ−Ｐ端子であり、負側出力がＯＵＴ−
Ｎ端子である。Ｄｏｕｔ信号は、バス初期化制御部６１
からのバス初期化制御用の信号群とアービトレーション
制御部６３からのバス権調停用の信号群とデータ送信部
６５からのデータ列がバスの状況によって切り換えて入
力される。ＥＮＢＬ０信号とＥＮＢＬ１信号はポート制
御部６２から出力される信号である。ＥＮＢＬ０信号は
差動ドライバ８１の出力の可否を制御し、本入出力ポー
トが他のノードと接続されていない場合やループ解消の
ためバス経路を切断した場合には出力を禁止する。ＥＮ
ＢＬ１信号はバイアス電源の供給を制御し、ループ解消
のためバス経路を切断した場合には供給を禁止する。

【００１３】バスレシーバ７６は、差動レシーバ９１
と、終端抵抗９２と９３と、終端の接地抵抗９４と、差
動信号の共通電圧検出用の抵抗９６と９７と、差動信号
の正側と負側の平均値である共通電圧検出用の電圧比較
器９５と、電圧比較器９５の基準電圧を供給する電圧源
９８とから構成される。差動信号の正側入力がＩＮ−Ｐ
端子であり、負側入力がＩＮ−Ｎ端子である。Ｄｉｎ信
号はバス初期化制御部６１とアービトレーション制御部
６３とデータ受信部と接続する。Ｃｏｎ信号はポート制
御部６２と接続する。

【００１４】バスレシーバ７６の入力端子での信号値か
ら定義されるバスの状態を図９に示す。ＩＮ−ＰとＩＮ
−Ｎの共通電圧が０．８Ｖより低い場合にはバス経路は
切断されている。このときＣｏｎ信号は“０”を出力す
る。Ｄｉｎ出力は無効である。ＩＮ−ＰとＩＮ−Ｎの共
通電圧が０．８Ｖより高い場合にはバス経路は接続され
ている。このときＣｏｎ信号は“１”を出力する。Ｄｉ
ｎ出力は有効である。ＩＮ−Ｐの電圧がＩＮ−Ｎより低
い場合、Ｄｉｎは“０”を出力する。特にＩＮ−Ｐの電
圧がＩＮ−Ｎより低い状態が、１ビットデータの転送周
期Ｔの２０倍以上継続する場合、バスは未使用状態と判
定される。ＩＮ−Ｐの電圧がＩＮ−Ｎより高い場合、Ｄ
ｉｎは“１”を出力する。特にＩＮ−Ｐの電圧がＩＮ−
Ｎより高い状態が、１ビットデータの転送周期Ｔの２０
倍以上継続する場合、バスはリセット状態と判定され
る。１ビットデータの転送周期Ｔの２０倍未満でＩＮ−
ＰとＩＮ−Ｎの電位差が反転する場合は、バスは通常動
作中である。

【００１５】次に本実施例でのループ接続解消方法につ
いて説明する。ループ解消動作はバス初期化制御部６１
とＭＰＵ６９とで分担して行う。ループ位置の検出はリ
セット信号を用いる。まずバス初期化制御部６１の動作
を図１０を用いて説明する。バス初期化はリセット信号
をバスに出力することから始まる。バス初期化を要求す
る各ノードはリセット信号を出力することによりバス初
期化を要求する。リセット信号を出力する場合、ＭＰＵ
６９はリセット発行要求をバス初期化制御部６１に出
し、バス初期化制御部６１はリセット発行要求を受ける
と（１０１）、リセット信号を他のノードと接続されて
いるポートから出力する（１０２）。さらに、バス初期
化制御部６１内に記録されている親子関係を未設定状態
に戻す（１０３）。なお、信号を入出力するのは他のノ
ードと接続されたポートのみであり、特に表示しない限
り、今後の説明では他のポートと接続されているポート
に関してのみ述べる。リセット発行要求が無く、１ない
し複数の他のノードからリセット信号を受信した場合
（１０４）、リセットを受信していないポートへリセッ
ト信号を出力する（１０５）。さらに、バス初期化制御
部６１はリセット信号を受信したポートを記録し（１０
６）、ＭＰＵ６９へバスリセット発生を通知し（１０
７）、バス初期化制御部６１内に記録されている親子関
係を未設定状態に戻す（１０３）。リセット信号の入力
ポート数が減って０個にならなかった場合、あらかじめ
定めた「ループ伝播時間」以上この状態が連続したなら
ば、バス初期化制御部６１はリセット信号を受信したポ
ートの記録を更新する（１０６）。これは、複数のノー
ドがリセット信号を同時に出力する場合に対応するため
である。「ループ伝播時間」は１つのノードからのリセ
ット信号がループによってループ内の他のノードに到達
する予測最大時間とし、ループ検出の漏れが無いように
する。リセット発行要求が無く、リセット信号も受信し
ていないならば、リセット信号の出力を停止する（１０
８）。

【００１６】次に、ＭＰＵ６９から他のノードへ相手が
親になることを要求する親要求信号の発行が要求された
場合（１０９）、バス初期化制御部６１はＭＰＵ６９が
指定したポートから親要求信号を出力する（１１０）。
相手側ノードから親要求に対して、親になることを承認
する親承認信号を受けると（１１１）、親承認を受信し
たポートに「子ポート」とラベルを付け（１１３）、親
要求信号の出力を止める（１１４）。親承認を受信して
いない場合、バス初期化制御部６１はＭＰＵ６９が親要
求発行を解除していないかを確認し（１１２）、解除し
ていた場合は親要求信号の出力を止める（１１４）。親
要求発行要求が解除されない場合は、親承認受信を待
つ。ＭＰＵ６９から親要求発行の要求がなければ、各ポ
ートが親要求を受信していないかを確認する（１１
５）。親要求を受信していた場合は、そのポートに「親
ポート」とラベルを付け（１１６）、該ポートから親承
認信号を出力する（１１７）。親要求を出力したノード
が親承認を受けて親要求出力をやめれば（１１８）、親
承認信号の出力を停止する（１１９）。

【００１７】次にバス初期化時のツリー構造識別のため
のＭＰＵ６９の動作を図１１を用いて説明する。この処
理でノード間の親子関係を設定する。バスのリセットが
解除されるまで待ち（１３１）、他のノードに接続して
いるポートの有無を確認し（１３２）、接続ポートが無
ければ、親子関係が無いことをＲＡＭ７０に記憶して
（１４７）、処理を終了する。他のノードに接続してい
るポートがあれば、ＭＰＵ６９は各ポートでの親要求受
信の有無を確認する。全ポートで親要求を受信し、バス
初期化制御部６１が親承認を出したならば、ＭＰＵ６９
は自ノードがルートノードであるとＲＡＭ７０に記憶し
（１３４）、全ポートが親ポートであることをＲＡＭ７
０に記憶し（１４７）、ツリー識別処理を終了する。親
要求を受信していないポートが２個以上ある場合は（１
３５）、ツリー識別処理の経過時間を確認する（１３
６）。ツリー識別処理に所定時間以上かかってタイムア
ウトならば、ループが生じていると判定し、ループ解消
処理を行った後に（１３７）、ツリー識別処理をやり直
す。

【００１８】親要求を受信していないポートが１個のみ
の場合は（１３５）、自ノードがルートノードになるよ
うユーザから指定されているかを確認し（１３８）、ル
ートノードになることが必須ならば、全ポートから親要
求を受信するまで待ち（１３９）、ステップ（１３３）
からステップ（１３４）で、ルートノードになる。自ノ
ードがルートノードになる必要が無い場合は、バス初期
化制御部６１を介して親要求を受信していないポートか
ら親要求を出力する（１４０）。親要求を送信したポー
トが他ノードからの親要求を受信した場合（１４１）、
任意時間待つ（１４３）。この待ち時間はツリー識別の
タイムアウトを起こさない範囲内で毎回ランダムに決め
る。相手ノードが親要求を取り下げたかどうかを確認し
（１４４）、相手ノードが親要求を取り下げた場合は、
親承認の受信を待ち（１４２）、各ポートの親子関係を
ＲＡＭ７０に記憶し（１４７）、ツリー識別処理を終了
する。相手ノードが親要求を取り下げない場合は、ＭＰ
Ｕ６９がこちらの親要求出力を解除し（１４５）、バス
初期化制御部６１はＭＰＵ６９の指示なしに親承認を出
力する。ＭＰＵ６９は自ノードがルートノードであると
ＲＡＭ７０に記憶し（１３４）、全ポートが親ポートで
あることをＲＡＭ７０に記憶し（１４７）、ツリー識別
処理を終了する。

【００１９】ループ解消処理は図１２の手順で行う。Ｍ
ＰＵ６９はバス初期化制御部６１の記録からリセット信
号を受信したポートの個数を確認する（１６１）。すな
わち、ノードに入る入力状態パスの数を確認することで
あり、ノードに接続されるパスの転送方向がノードに向
かう方向にあるパスを確認することである。リセット信
号受信ポートが１個未満ならば、ポート解消処理は行わ
ない。リセット信号受信ポートが２個以上の場合は、こ
のノードがループの発生している位置であり、ＭＰＵ６
９はリセット信号受信ポートを任意の１個を残して閉塞
し、ポート制御部６２に閉塞するポートを設定する。例
えば図２のノード１７ならば、経路２４または経路２５
のどちらかのポートが閉塞される。ポート制御部６２
は、閉塞された入出力ポートへのＥＮＢＬ０信号とＥＮ
ＢＬ１信号により、差動ドライバ８１を出力禁止にし、
バイアス供給スイッチ８５を断状態にする。また、ポー
ト制御部６２は、閉塞された入出力ポートに対応するＬ
ＥＤを点灯する。ポート閉塞後、ＭＰＵ６９は閉塞した
以外のポートから一定時間リセット信号を出力させ（１
６３）、再度のバス初期化を要求してループ解消処理を
終わる。

【００２０】なお、リセット信号の受信ポート数はリセ
ット信号解除時に確定するが、リセット信号を複数のノ
ードが出力した場合にもリセット信号受信ポートが複数
記録される可能性があるため、ツリー識別処理でループ
の存在が確定したのちに経路の切断を行うことにより、
経路の誤切断を防いでいる。閉塞ポートのＬＥＤは、使
用者がノード間を接続するケーブルをはずしたことを検
出して消灯する。これは、閉塞時には自ノードからのバ
イアス供給は切断されるが、相手ノードからのバイアス
電圧の供給は継続されており、ケーブル切断時に相手ノ
ードからのバイアス電圧が切れることにより検出でき
る。使用者がＬＥＤの点灯を見て、ケーブルをはずせば
誤った経路の切断を防止でき、またループ解消処理を再
試行する可能性も減少する。以上のように、本実施例で
は、ループ接続の位置をノード自体が検出し、ループ経
路の切断を行うため、使用者のループ接続発見のための
労力を削減し、人為的な誤りを防止可能である。なお、
本実施例では信号伝送に差動信号を用いたが、シングル
エンドの電気信号や光伝送でも同様の効果を得られるこ
とは自明である。

【００２１】

【発明の効果】本発明では、ループ接続の検出と位置特
定とループ接続の切断を使用者の介在無しに解消できる
ため、使用者の労力を削減し、人為的な誤りを防止する
ことができる。

【図面の簡単な説明】

【図１】ツリー状のバス接続の概念図である。

【図２】ループ状接続がある場合のバス接続の概念図で
ある。

【図３】ノードの構成の概念図である。

【図４】パーソナルコンピュータの構成を示す図であ
る。

【図５】磁気ディスク装置の構成を示す図である。

【図６】シリアルバス制御部の構成を示す図である。

【図７】入出力ポートのノード間での接続の摸式図であ
る。

【図８】図７のバスドライバ７５とバスレシーバ７６の
構成を示す図である。

【図９】バス状態のテーブルを示す図である。

【図１０】バス初期化制御部の処理のフローチャートを
示す図である。

【図１１】ツリー識別処理時のＭＰＵ６９の処理のフロ
ーチャートを示す図である。

【図１２】ループ解消処理の詳細を示すフローチャート
である。

【符号の説明】

１０〜１７ ノード ２１〜２５ ループ接続経路 ３１ 主機能部 ３２ シリアルバス制御部 ６１ バス初期化制御部 ６２ ポート制御部 ６３ アービトレーション制御部 ６４ データ受信部 ６５ データ送信部 ６６ 入出力ポート ６７ ケーブル ６８ ＬＥＤ ６９ マイクロプロセッサ ７０ ローカルメモリ ７１ プログラムメモリ ７５ バスドライバ ７６ バスレシーバ ８１ 差動ドライバ ８５ スイッチ ９１ 差動レシーバ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大浦 知樹 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 Ｆターム(参考） 5B014 HC02 HC13 5B061 GG02 5K033 DA16 EA05 EC01

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複数の装置間をツリー構造に接続するツ
   リー構造バスにおいて生ずるループの解消方法であっ
   て、 装置間の接続にループが生じたことを検出するステップ
   と、 個々の装置間を接続するパスの転送方向により前記ルー
   プの位置を検出するステップと、 前記検出したループ中の装置間の接続を切断するステッ
   プと、 該切断の後にバスの初期化を要求するステップを有する
   ことを特徴とするツリー構造バスにおけるループ解消方
   法。
2. 【請求項２】 請求項１記載のツリー構造バスにおける
   ループ解消方法において、 前記ループ位置検出ステップでは、個々の装置から見た
   入力状態パスの数がループ発生時と未発生時とで異なる
   ことを用いてループの位置を検出することを特徴とする
   ツリー構造バスにおけるループ解消方法。
3. 【請求項３】 請求項２記載のツリー構造バスにおける
   ループ解消方法において、 前記ループ位置検出ステップでは、特定の信号を転送す
   る際に個々の装置の入力状態パス数がループ未発生時は
   一個以下であり、ループ発生時は二個以上となることを
   用いてループの位置を検出し、前記接続切断ステップで
   は、前記入力状態パスのうち一個を除いて全てを切断す
   ることを特徴とするツリー構造バスにおけるループ解消
   方法。
4. 【請求項４】 ツリー構造のバスに接続し、個々の装置
   間の位置づけを該バスの初期化時に行い、ループ発生を
   検出する手段とバス初期化を要求する手段とを備えたバ
   ス制御装置において、 前記ループ内に自装置が置かれていることを検出する手
   段と、自装置と他装置間を接続するポートを閉塞する手
   段とを備え、前記ループ接続検出時に、自装置がループ
   内にある場合は自装置と他装置間のループ発生の原因と
   なる接続に係るポートを閉塞し、再度バスの初期化を行
   うことを特徴とするバス制御装置。
5. 【請求項５】 請求項４記載のバス制御装置において、 前記バス制御装置において、前記閉塞したポートの個所
   を表示する手段を設け、使用者にループ接続の切断候補
   位置を示すことを特徴とするバス制御装置。