JPS61169040A - 通信制御システム - Google Patents

通信制御システム

Info

Publication number
JPS61169040A
JPS61169040A JP60009644A JP964485A JPS61169040A JP S61169040 A JPS61169040 A JP S61169040A JP 60009644 A JP60009644 A JP 60009644A JP 964485 A JP964485 A JP 964485A JP S61169040 A JPS61169040 A JP S61169040A
Authority
JP
Japan
Prior art keywords
baton
station
line system
medium
preamble pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60009644A
Other languages
English (en)
Other versions
JPH0479492B2 (ja
Inventor
Toshio Ogawa
敏夫 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP60009644A priority Critical patent/JPS61169040A/ja
Publication of JPS61169040A publication Critical patent/JPS61169040A/ja
Publication of JPH0479492B2 publication Critical patent/JPH0479492B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ブロードキャストメディア(!Iroad−
cast Media  )を使用し、バトンパス(B
iton Pa5s )方式(又紘トークンパス方式と
も呼ぶ)を採用した通信制御システムに関する。更に詳
しく社、本発明は、メディア(通信ライン)]びこのメ
ディアに結合する各ステーションの物理層(カップラー
)がそれぞれ二重化構成され、データリンク層以上は二
重化構成されていない通信制御システムに関する。
(従来の技術) 通信ラインで結合されたステーション相互間で通信を行
なう通信システムにおいて、システムの信頼性を向上さ
せるために、従来よシ物理層以下の二重化方式(以下こ
れをツイン系の二重化と呼ぶ)が採用される。この場合
、(a)、二重化したうイン系を交互に使用する方式、
(b)、二重化したライン系の両方を使用し、受信側で
正しく受信される方を選択する方式、(C)、一方のラ
イン系のみを使用し、他方のライン系、は一方のライン
系の故障にそなえて待機させる方式等がある。
前記(b)の方式は、受信側で正しく受信出来る方を選
択するアルゴリズムが複雑であシ、また(c)の方式は
待機側のツイン系の故障が検出できない等の欠点がある
のく対し、−の方式は故障検出が容易であるところから
、この方式がしばしば使用される。
ブロードキャスト形伝送路上で、a:n通信を行う場合
のラインアクセス制御方式のひとつであるバトンパス方
式は、ラインの制御権(バトンという)を予じめ定めら
れた順序に従りて、コマンドフレーム(バトンパスコマ
ンy>にxb次々に伝達していく方式である。このバト
ンパス方式では、バトンをもったステーションだけが通
信ツインに信号を出力することができるように定められ
ている。そして、各ステーションは、バトンを受け取り
た時点で送信要求があれば、コマンド送信と必要に応じ
てレスポンス受信を行ない、次のステーションにバトン
を渡す。若し、送信要求がなければ、ステーションは速
やかにバトンを次に渡す。
(発明が解決しようとする問題点) このようなバトンパス方式において、バトンパスフレー
ムの伝達確認は、バトンパス宛先からの2イン上へのキ
ャリアの送出を確認することにより行なわれるが、ある
ステーションの片側の受信系でキャリア検出信号がアク
ティブにならないといりたよりな単一故障が発生した場
合、そのステーションが次のステージ、/にバトンを渡
し、次のステーションが故障発生側のライン系を使用し
て、コマンド送出を行なうと、故障発生側のステーショ
ンでバトンパスの送達の確認が出来ず、瞬間的に二つの
ステーションがバトンをもつ場合が発生する。このよう
な状態が発生すると、バンドパス制御が複雑KfkJ)
、その回復に時間を要するうえに、送信フレームの7ポ
ートを引き起す。
本発明は、前記したように二重化されたライン系(物理
層以下を指す)を有し、バトンパス方式のラインアクセ
スを行なうシステムであって、その目的は、単一故障の
検出をリアルタイムに行ない、二つのステーションがバ
トンをもつといった状態の発生を避け、ライン系の使用
効率を向上させることのできる通信制御システムを実現
しようとするものである。
(問題点を堺決するための手段) 前記した問題点を憤決する本発明は、ブロードキャスト
メディア及びこのメディアに結合する各ステーションの
物理層がそれぞれ二重化構成され、各ステーションのラ
インのアクセス方法としてバトンパス方式を採用り、バ
トンパスフレーム内ニはプリアンプルパターンを含み、
バトンパスの伝達確認をバトンパスコマンド送出後一定
時間内に前記メディア上にキャリアが検出されるととK
よって行なうシステムであって、バトンを受け取ったス
テーションは前記二重化構成されたメディアにバトンを
含゛めてコマンドを交互に送信するとともに、待機側の
メディアに所定時間だけ遅れて前記プリアンプルパター
ンを送信するように構成され、受信備ステーションは前
記二重化構成されたメディア上のキャリアが早く検出さ
れた側のメディアから信号を取り込むとともに、当該メ
ディア側にレスポンスフレームを他方のメディアに所定
時間だけ遅れてプリアンプルパターンをそれぞれ送信す
るように構成されたことを特徴とするものである。
(実施例) 第1図は、本発明の一実施例を示す全体システムの構成
概念図である0図において、5TN1.5TN2・・・
5TNn  はそれぞれステーションで、例えば分散制
御システムにおけるフィールドコントロールステーショ
ンに相当している。 11 、 B2は二重化構成の通
信ライン(外部パス)で、各ステーション8TN1〜8
TNnはそれぞれ二重化されたカップラCPI。
を介して相互に接続されている。TMは各通信ラインの
終端部に設けたターミネータである。
第2図は、各ステーション5TNI 〜5TNn K設
けられている通信制御装置の構成ブロック図である。
第2図において、11は第1の通信ラインBIK結合す
る第1のカップラインタフェース、12は第2の通信ラ
インB2に結合する第2のカップフィンタフエースで、
後述するような先着優先回路を含んでいる。13はHD
LC(High Level Data Link C
ontrol Procedure )チップで、第1
.第2のカップラインタフェース11 、12に結合し
、直並列変換、アドレスデコード。
フラッグの生成とフレーム同期、 Fe2 (フレー%
ニックシーケンス)のチェック等を行なう。14は二重
化制御信号処理回路で、第1.第2のカップラインタフ
ェース11. iz及びHDLCチップ13に結合して
いる。15唸各種の演算制御を行なうマイクロプロセッ
サ(以下IJPと略す)、16はDMA (ダイレクト
メモリアクセス)コントローラ、17ti各11のプロ
グラムを格納したROM、18′は各種データを格納す
るRAM、19はホストコンピュータ2oのインタフェ
ースである。)IDLCチップ13.二重化制御信号処
理回路U、 pp Is 、 RoM 16. RAM
17. RAM18゜インタフェース19は、いずれも
内部データバスDBKよって相互に接続されている。
第3図は、各カップラインタフェース11.12に含ま
れている先着優先回路の一例を示すブロック図である。
この回路は、第1.第2の通信ラインBl、 82に結
合するカップラCPLからのキャリア検出(CD )信
号CDI 、 CD2をそれぞれひとつの入力とするす
/ドゲートNGI 、 NG2及びCDI 、 CD2
を入力するオアゲー)OGとで構成されており、受信時
において、先に到着した側の通信ライン上のフレームを
選択し、当該フレームをHDLCチップ13に送シ込む
ためのイネーブル信号用又はi及びCD信号を出力する
ようになっている。
第4図は、二重化制御信号処理回路14の一例を示すブ
ロック図である。ここでは送信側についてのみ示す。こ
の回路は、IJP15によってセットされる送信要求フ
ラグ141 、 )IP 15 Kよってセットされる
パス選択フラグ142 e 201Jsの遅延回路14
3、及び各送信要求ラック141、パス選択フラグ14
2からの信号とHDLCチップ14からの送信データを
入力するロジック回路144で構成されている。
この二重化制御信号処理回路は、送信時において、II
DLCチップ13からの送信データ(送信フレーム)を
、選択された通信ライン側に出力し、非選択の通信ライ
ン側に紘%ある遅れ時間(通信ラインにおける遅延時間
+ガードマージンに相当し、ここでは201Jsとしで
ある)の後に、送信フレームのなかのプリアンプルパタ
ーン(Preamble Pattern :111の
連続)のみを送出するように、カップラインタフェース
11.12に制御信号を出力□するものである。
第5図は、通信ライン11. B2上に出力される送信
フレームの構成例を示す図である。図において、プリア
ンプルは頭出し領域、Fはフラグシーケンス領域、DA
は宛先を示すアドレスが格納されているディスチネーシ
、ンアドレス(DESTINATIONADDRESS
 )領域、SAは発信元を示すアドレスが格納されてい
るソースアドレス(80URCE ADDRESS )
領域、Cはパケット伝達制御のための制御領域。
Fe2はフレームチェックシーケンスが格納された領域
、ポストアンブル(PO8T AMBIJ )はフレー
ムの終了を示す領域ぞある。各領域の下に示した数字は
ビット数の一例である。ここに示す送信7レーム(デー
タを載せる場合、そのデータはC領域とPCB領域の間
に挿入される。
第1図に示すシステムにおいて、各ステージ、ン5TN
I〜8TNnは、ステーション番号順に順次バトンt−
受けとシ1次のステーションにバトンヲ回スようKして
ラインのアクセス制御を行なっている。
マタ、バトンパスの確ga、バトンパスコマン□ド送出
後、一定時間以内に信号ライン上にキャリア信号が検出
されることKよってなされている。ま   ゛た、二重
化構成された信号2イン系のどちら側から、フレームデ
ータを受信したかを、pp isが調べることができる
ようKなっている。
このように構成されたシステムの動作を、次に二重化構
成された信号ライン系のいずれもが正常である場合(定
常状態)と、いずれかが異常状態に々り九場合とに分け
て説明する。
(定常状態での動作) あるステーションにおいて、バトンパスコマンドを受信
すると、ホスト20側からの通信要求の有無を調べ、通
信要求が無い場合には、前回コマンド送信に使用しなか
った側の通信ライン系(Bl又はB2)を選択し、その
通信ライン系を介して次のステーションにバトンパスコ
マンドを送る。通信要求がある場合には、要求フレーム
を前回使用しなかった側の通信ライン系に対して送信し
、レスポンスフレームを受信すると、次のステーション
にコマンド送出で使用してない側の通信ライン系を使用
して、バトンパスコマンドを送出する。
いずれの場合も、バトンを含めてコマンドを。
二重化構成の信号ライン系に対して交互に選択して送信
するようKしている。この時、もう一方(非選択)の信
号ライン系に対しては、ある遅れ時間の後に、プリアン
プルパターンを送信する。
受信する側のステーションにおいて、信号ライン上のC
D信号が早く検出された側の信号ライン側から、信号を
取込み、レスポンスフレームはコマンド受信を行なり九
通信ライン側に送信し、かつ、もう一方の信号ライン系
に所定の時間だけ遅れてプリアンプルパターンを送出す
る。
(異常状態での動作) あるステーションにおいて、コマンド送出に対して無応
答が発生した場合、そのコマンド送出に使用したのと同
じ信号ライン系を使用して、例えば3回の再試行(合計
で4回の試行)を行ない、それでも無応答の場合は、他
方の信号ライン系に切換え、同様に4回までの試行を行
なう。信号ライン系を切換えて通信に成功した場合、最
初の信号ライン系が異常であると判断し、その旨をブロ
ードキャスト(Broadcast )する。その後は
、全てのステーションは、正常側の信号ライン系のみを
使用して通信を行なう、第1.第2の両方の信号ツイン
系で通信に失敗した場合は、相手ステージ冒ンが異常と
判断する。
第6図は、使用しない一方の信号ライン系にもある一定
時間遅れて、プリアンプルパター7を送出する意味を説
明するための説明図である。
第1図に示すシステムは、二重化構成された信号ライン
系の交互使用に関して、ステーション間で同期制御され
ているものではなく、各ステージ嘗ンが独自に行なって
いる。また、パト/の送達確認は、バトン送達後一定時
間以内に、キャリアが検出されることKよって行なわれ
ている。
いま、使用しない信号ライン系にキャリアを発生させな
い場合、第6図において、例えばステーション8TNi
OX印の個所が異常になったと仮定すると、ステーショ
ン8TN1は第2の信号ラインB2によってステーショ
ン8TNi+lKバトンパスを行ない。
ステーション8TNi41は第1の信号2インBlを使
用してステーショア 8TN1+2にバトンパスを行な
う。
この場合、ステーション8TNi+1からステーション
19TNl+2へのバトンパスのキャリアは、ステージ
ン8TNiでは検出されないため、このステーションS
T町はバトンパスO伝達確認が出来なくなる。この為K
、瞬間的に、各ステーションBTNI e BTNH+
1*87N1420間で複数個のバトンが発生すること
となシ、この状態からの回復は通常よシも長い時間を必
要とする。また、もし、ステーション5TNI+1が発
したバトンが通常のコマンドの場合は、そのコマンドは
回復過程で消失する。
零発IJIK係るシステムでは、使用しない一方の信号
ライン系にもキャリアを発生させるととKよりて、前記
したような不具合を解消し、バトンの伝達確認が異常時
にも確実に行なえるようKしている。
また、使用しない一方の信号ライン系に送出されるキャ
リア(プリアンプルパターン)は、ある一定時間遅らせ
てあシ、これによシ他方の信号ライン系を経て送信され
た正常フレームは、相手方ステーションに一定時間だけ
早く到着し、当該ステーションは、先着側の信号ライン
系のデータを確実に取シ込めることができるようKして
いる。
また、前記したように、使用しない一方の信号ライン系
に送出されるキャリアは、プリアンプルパター7であり
て、正常なフレームではない。これKよって、相手方ス
テーションで、もしこのプリアンプルパターンが受信さ
れてもそれを無視することができるようKしている。因
みに%第1゜第2の信号ライン系の両方K、正常なフレ
ームを送信するものとすれば、どちらか一方の信号ライ
ン系の受信回路がキャリア検出不能になっても、4う一
方の信号ライン系で受信が可能となシ、故障検出が出来
なくなるという不具合が生ずる。
本発明のシステムにおいては、このような異常検出を、
マスター側(バトンを保持し、コマンドを送信できるス
テーション)で行なうことができるもので、システムの
制御動作が簡略化される。
なお、上記の説明では、複数個のフィールドコントロー
ルステーションによってシステムカ構成されている例を
示したが、ステーションとしては他の機能を有するステ
ーションであってもよい。
(発明の効果) 以上説明したように1本発明のシステムは、二重化構成
された信号ライン系に、バトンを含めてコマンドを交互
に送信するとともに、待機側の信号ライン系に所、定時
間だけ遅れてプリアンプルパターンを送信するように構
成したもので、本発明によれば、単一故障の検出をリア
ルタイムに行なうことができ、従って、ライン系の使用
効率を向上させることのできる通信制御システムが実現
できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す全体システムの構成概
念図、第2図は各ステーションにおける通信制御装置の
構成ブロック図、第3図は先着優先回路のブロック図、
第4図は二重化制御信号処理回路の一例を示すブロック
図、第5図は送信フレームの構成例を示す図、第6図は
動作の一例を説明するための図である。 Bl、B2・・・通信ライン、 CPL・・・カップラ
、  5TNI〜8TNn・・・ステーション、11.
12・・・カップラインタフェース、13・・・HDI
、Cチップ、  14・・・二重化制御信号処理回路%
15・・・1’ P e 、/+

Claims (1)

    【特許請求の範囲】
  1. ブロードキャストメディア及びこのメディアに結合する
    各ステーションの物理層がそれぞれ二重化構成され、各
    ステーションのラインのアクセス方法としてバトンパス
    方式を採用し、バトンパスフレーム内にはプリアンプル
    パターンを含み、バトンパスの伝達確認をバトンパスコ
    マンド送出後一定時間内に前記メディア上にキャリアが
    検出されることによって行なうシステムであって、バト
    ンを受け取ったステーションは前記二重化構成されたメ
    ディアにバトンを含めてコマンドを交互に送信するとと
    もに、待機側のメディアに所定時間だけ遅れて前記プリ
    アンプルパターンを送信するように構成され、受信備ス
    テーションは前記二重化構成されたメディア上のキャリ
    アが早く検出された側のメディアから信号を取り込むと
    ともに当該メディア側にレスポンスフレームを、他方の
    メディアに所定時間だけ遅れてプリアンプルパターンを
    それぞれ送信するように構成されたことを特徴とする通
    信制御システム。
JP60009644A 1985-01-22 1985-01-22 通信制御システム Granted JPS61169040A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60009644A JPS61169040A (ja) 1985-01-22 1985-01-22 通信制御システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60009644A JPS61169040A (ja) 1985-01-22 1985-01-22 通信制御システム

Publications (2)

Publication Number Publication Date
JPS61169040A true JPS61169040A (ja) 1986-07-30
JPH0479492B2 JPH0479492B2 (ja) 1992-12-16

Family

ID=11725924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60009644A Granted JPS61169040A (ja) 1985-01-22 1985-01-22 通信制御システム

Country Status (1)

Country Link
JP (1) JPS61169040A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226751A (ja) * 1993-06-29 1995-08-22 Nec Corp 障害媒体自動切換機能付タップ
US9515944B2 (en) 2011-12-12 2016-12-06 Mitsubishi Electric Corporation Train information management apparatus and train information management method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226751A (ja) * 1993-06-29 1995-08-22 Nec Corp 障害媒体自動切換機能付タップ
US9515944B2 (en) 2011-12-12 2016-12-06 Mitsubishi Electric Corporation Train information management apparatus and train information management method

Also Published As

Publication number Publication date
JPH0479492B2 (ja) 1992-12-16

Similar Documents

Publication Publication Date Title
EP0094179B1 (en) Computer interconnection part
EP0425777B1 (en) Switch method and protocol for making dynamic connections
EP0472835B1 (en) Notification and verification of state changes in a data processing input/output system
US6282669B1 (en) Ethernet communication redundancy method
US4527270A (en) Communications network with stations that detect and automatically bypass faults
EP0198020B1 (en) Data communication network
US7844730B2 (en) Computer system and method of communication between modules within computer system
US5680575A (en) Interconnect failure detection and cache reset apparatus
JPH09251394A (ja) 分散型制御システムのための投票ノード
US4430700A (en) System and method for communication between nodes of a closed loop local communication path
JPH09130408A (ja) ネットワークインタフェース装置
JPS61169040A (ja) 通信制御システム
JP2616246B2 (ja) デュアル運転二重化装置における系間データのデュアル処理方法およびデュアル運転二重化装置
JPH0358644A (ja) 障害箇所検出方法
KR940002145B1 (ko) 신호중계기 시스템의 레벨 3-3 연결망 유니트 처리장치
WO2008050456A1 (fr) Système informatique, dispositif de relais de données, et procédé de commande de système informatique
JPH04235656A (ja) チャネル装置制御方式
JPS59200365A (ja) 制御情報転送方式
KR930000732B1 (ko) 신호중계 시스템의 레벨 2 프로토콜 처리 장치
JPH11145997A (ja) 通信システム
JP2000316017A (ja) 光二重ループネットワークシステム
JPH0865329A (ja) 伝送制御方式
JPS63242041A (ja) ネツトワ−クの2重化方法
JPH02149147A (ja) 遠方監視制御装置のデータ送受信方式
JPS61251341A (ja) 通信制御システム