JPH11355289A - 入出力処理装置 - Google Patents

Abstract

(57)【要約】 【課題】比較的簡単な構成で、障害装置の検出及び検索
が可能であるシリアル通信装置の入出力処理装置を提供
する。 【解決手段】ホスト装置１０と複数の制御装置３０，４
０…のドライバ部３１，４１を送信線２１と受信線２２
とにより相互にシリアル接続する。各制御装置のスイッ
チ（ＳＷ）部３２，４２…とホスト装置１０間を切離線
２０，２０’を介して順次接続する。ホスト装置１０か
らのパルス列を切離線２０，２０’を介して受信して、
制御装置３０，４０のドライバ部３１，４１をＳＷ部３
２，４２で切断する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入出力処理装置、
特に１台のホスト装置から複数の制御装置に対して、送
信用及び受信用の２本の制御線を使用するマルチドロッ
プ方式のシリアル通信回路に好適な、入出力処理装置に
関する。

【０００２】

【従来の技術】通信システムには、特定の２つの装置間
を直結して送受信を行う直結方式や、親機と複数の子機
間を２本の信号線を介して並列接続するマルチドロップ
方式がある。

【０００３】例えば、特開平１−２２１９５２号公報に
は、後者の方式即ちマルチドロップ方式の伝送回路を開
示する。この伝送回路にあっては、親機の正負側信号線
間に複数の子機が接続されている。各子機は、送信回路
の出力端と正側信号線との間に挿入されたスイッチ接点
と、この接点を駆動する制御回路とを有し、この制御回
路と親機との間に別の切離線が設けられている。

【０００４】この従来のマルチドロップ方式の伝送回路
によると、子機の送信回路が故障により短絡されると、
各子機が内蔵するマイクロコンピュータの誤動作によ
り、送信出力が低レベルとなる。そこで、親機は信号線
の短絡発生を判断（検出）し、切離線を介して、リレー
駆動用電源を供給する。そして、制御回路のフォトカプ
ラが付勢され、リレーがオンとなりスイッチ接点が開放
され、この子機の送信回路が信号線から切り離される。
リレーは、その常閉接点により自己保持される。この常
閉接点が開放すると、正側信号線のレベルが回復する。
また、切り離された子機を検索することにより、故障し
た子機の特定が容易に行える。

【０００５】

【発明が解決しようとする課題】しかし、上述した従来
のマルチドロップ方式の伝送回路では、フォトカプラを
使用して短絡状態の子機を切り離しているが、短絡状態
でない故障した子機を検出することは、回路構成上不可
能である。また、故障した子機の検出も、通信が不可能
になっている子機を障害検出後に改めて検索する必要が
あり、二度手間となるという欠点があった。

【０００６】そこで、本発明の目的は、比較的簡単な構
成により障害の検出及びその検索が可能である、通信機
器の入出力処理装置を提供することにある。

【０００７】

【課題を解決するための手段】前述の課題を解決するた
め、本発明による入出力処理装置は次のような特徴的な
構成を備えている。

【０００８】（１）ホスト装置と複数の制御装置とのド
ライバ部が、送信線及び受信線を介して相互に接続さ
れ、シリアル通信する入出力処理装置において、前記ホ
スト装置と前記複数の制御装置間は、切離線及び前記各
制御装置内のスイッチ部を介して順次接続され、前記制
御装置のうち障害を有する装置を検出可能にする入出力
処理装置。

【０００９】（２）前記ホスト装置は、前記送信線及び
受信線の異常を検知したとき、前記切離線を介して前記
制御装置に切断パルスを送出し、前記制御装置の前記ド
ライバ部を切断する（１）の入出力処理装置。

【００１０】（３）前記各制御装置の前記スイッチ部
は、ＡＮＤゲート及びフリップフロップ回路により構成
される（１）又は（２）の入出力処理装置。

【００１１】（４）前記各制御装置の前記スイッチ部
は、前記送受信線に接続された第１対のＡＮＤゲート
と、夫々自己及び次の制御装置の前記切離線に接続され
る第２１対のＡＮＤゲート及びフリップフロップ回路と
より成る、（１）乃至（３）の入出力処理装置。

【００１２】（５）前記第１対のＡＮＤゲートは、前記
送信線及び受信線と前記制御装置の前記ドライバ部間に
接続される（４）の入出力処理装置。

【００１３】

【発明の実施の形態】以下、本発明の入出力処理装置
の、好適実施形態例の構成及び作用効果を、添付図を参
照して詳細に説明する。

【００１４】先ず、図１を参照して説明する。図１は、
本発明の入出力処理装置の、好適実施形態例の原理を示
すブロック図である。図２は、図１の一部分の詳細回路
図である。また、図３は、図1の制御動作フローチャー
トである。

【００１５】ホスト装置１０は、送信線２１、受信線２
２及び切離線２０に接続されている。このホスト装置１
０には、複数の制御装置３０，４０…が接続されてい
る。尚、図1中には、2個の制御装置３０，４０のみを示
す。各制御装置３０，４０は、ドライバ部３１，４１及
びＳＷ（スイッチ）部３２，４２を有する。

【００１６】次に、図２を参照して、図１の入出力処理
装置の、制御装置３０のスイッチ部３２の詳細回路例を
説明する。この特定例にあっては、４個のＡＮＤゲート
５３，５４，５５及び５６と、１個のフリップフロップ
（Ｆ／Ｆ）回路５０より構成される。ＡＮＤゲート５３
の一方の入力に送信線２１が接続され、その出力はドラ
イバ部３１の送信用バッファに入力される。ＡＮＤゲー
ト５４の一方の入力には、ドライバ部３１の受信用バッ
ファの出力が入力され、その出力は受信線２２に接続さ
れる。ＡＮＤゲート５５及び５６の一方の入力には、切
離線２０が接続され、ＡＮＤゲート５５の出力はＦ／Ｆ
回路５０及びＡＮＤゲート５３，５４の他方の入力へ入
力される入力線５２となる。Ｆ／Ｆ回路５０の出力は、
出力線５１となり、ＡＮＤゲート５５，５６の他方の入
力に接続される。ＡＮＤゲート５６の出力は、次の制御
装置４０への切離線２０’に接続される。

【００１７】次に図１及び図２に示す本発明の入出力処
理装置の動作を、図３のフローチャートを参照して説明
する。ホスト装置１０が、送信線２１、受信線２２の通
信タイムアウトやアドレス不正な通信を検知した（ステ
ップ１０１）と仮定する。この検知により、切離線２０
の信号レベルをＨｉ（高）レベルにする（ステップ１０
２）。切離線２０がＨｉレベルとなると、制御装置３０
のスイッチ部３２により、ドライバ部３１が切り離され
る。

【００１８】このスイッチ部３２は、図２に示す如き回
路構成であり、初期状態では、Ｆ／Ｆ回路５０の出力線
５１により、切離線２０は切離線２０’とは切り離さ
れ、Ｆ／Ｆ回路５０の入力線５２のみに影響を与える。
また、Ｆ／Ｆ回路５０の入力線５２には、送信線２１及
び受信線２２が夫々接続されているが、初期状態では入
出力には影響がない。切離線２０がＨｉレベルとなる
と、Ｆ／Ｆ回路５０の入力線５２がＨｉレベルとなる。
そこで、制御装置３０のドライバ部３１は、送信線２１
及び受信線２２先に切り離される。

【００１９】ホスト装置１０は、制御装置３０の次の制
御装置４０に対して同様に通信を試みる（ステップ１０
３）。この通信の可否により、次の動作に移る。通信に
成功した場合には、現在切り離されている制御装置３０
が障害装置であるとし、その制御装置３０が障害を起こ
している旨をホスト装置１０に通知する（ステップ１０
４）。

【００２０】このとき、制御装置３０は切り離されてい
るので、他の制御装置（例えば４０）に対して、Ｆ／Ｆ
回路５０のリセットデータを送信し、切離線２０はＬｏ
（低）レベルに戻す（ステップ１０５）。これは、次に
障害が発生した場合にも、この回路を有功とする為であ
る。この場合、これ以降は障害装置を切り離した状態で
通常動作に移行する。

【００２１】次に、この通信が失敗したかタイムアウト
した場合の動作を説明する。その場合には、次の制御装
置の検査に移行する。図２の回路から理解される如く、
切離線２０をＨｉレベルからＬｏレベルにした場合に
（ステップ１０６）、Ｆ／Ｆ回路５０の入力線５２によ
り、Ｆ／Ｆ回路５０の出力線５１は、ＨｉレベルからＬ
ｏレベルになる。Ｆ／Ｆ回路５０の出力線５１がＬｏレ
ベルの場合、Ｆ／Ｆ回路５０の入力線５２は、Ｌｏレベ
ルに固定され切離線２０，２０’は導通する。また、制
御装置３０のドライバ部３１も、送信線２１及び受信線
２２が共に導通する。この状態は、Ｆ／Ｆ回路５０がリ
セットされる迄保持される。即ち、一度検査された制御
装置は、リセットされる迄切離線２０の状態に影響され
ることなく送受信が可能になる。また、切離線２０，２
０’が同位相となる為、切離線２０’の先に接続されて
いる制御装置４０のスイッチ部４２の検査を、上述と同
じ動作を繰り返すことにより実行可能である。

【００２２】上述した動作を、接続されている制御装置
３０，４０…の最後まで繰り返す。接続されている制御
装置３０，４０…の最後の装置の１つ前まで、次の制御
装置に対してデータ送信を行う。最後の制御装置の場
合、最初の制御装置に対してデータ送信を行い（ステッ
プ１０７）、正常終了か否かを判定し、接続台数を超え
ても障害装置が検知できなかった場合、ドライバ部３
１，４１…以外の障害、例えば幹線ケーブルの障害等と
判断し、障害情報の採取処理を終了する（ステップ１０
８）。また、正常終了であれば、Ｎ＝１と設定して次の
処理であるステップ１０２以降の処理に至る。

【００２３】以上、本発明の入出力処理装置の好適実施
形態例の構成及び動作を詳述した。しかし、本発明は斯
かる特定実施形態例のみに限定されるものではなく、特
定用途に応じて種々の変形変更が可能であることは当業
者には容易に理解できよう。

【００２４】

【発明の効果】上述の説明から理解される如く、本発明
の入出力処理装置によると、各制御装置のスイッチ部を
ＡＮＤゲートとＦ／Ｆ回路とにより構成して障害装置を
検出するので、送受信線の信号レベル等によらず確実に
検出できる。従って、短絡状態の装置のみでなくプロト
コル違反による装置不定や不正割り込みの検出も可能で
ある。また、障害検出後に、障害装置以外にクリア信号
を送出することにより、二次障害が発生した際にも障害
検出が可能である。

【図面の簡単な説明】

【図１】本発明の入出力処理装置の、好適実施形態例の
原理を示すブロック図である。

【図２】図１の入出力処理装置の、制御装置のスイッチ
部の具体的回路例である。

【図３】図１の入出力処理装置の制御フローチャートで
ある。

【符号の説明】 １０ ホスト装置 ３０，４０ 制御装置 ２０，２０' 切離線 ２１ 送信線 ２２ 受信線 ３１，４１ ドライバ部 ３２，４２ スイッチ部

Claims (5)

【特許請求の範囲】
1. 【請求項１】ホスト装置と複数の制御装置とのドライバ
   部が、送信線及び受信線を介して相互に接続され、シリ
   アル通信する入出力処理装置において、前記ホスト装置
   と前記複数の制御装置間は、切離線及び前記各制御装置
   内のスイッチ部を介して順次接続され、前記制御装置の
   うち障害を有する装置を検出可能にすることを特徴とす
   る入出力処理装置。
2. 【請求項２】前記ホスト装置は、前記送信線及び受信線
   の異常を検知したとき、前記切離線を介して前記制御装
   置に切断パルスを送出し、前記制御装置の前記ドライバ
   部を切断することを特徴とする請求項１の入出力処理装
   置。
3. 【請求項３】前記各制御装置の前記スイッチ部は、ＡＮ
   Ｄゲート及びフリップフロップ回路により構成されるこ
   とを特徴とする、請求項１又は２の入出力処理装置。
4. 【請求項４】前記各制御装置の前記スイッチ部は、前記
   送受信線に接続された第１対のＡＮＤゲートと、夫々自
   己及び次の制御装置の前記切離線に接続される第２対の
   ＡＮＤゲート及びフリップフロップ回路とより成る、請
   求項１乃至３の入出力処理装置。
5. 【請求項５】前記第１対のＡＮＤゲートは、前記送信線
   及び受信線と前記制御装置の前記ドライバ部間に接続さ
   れることを特徴とする、請求項４の入出力処理装置。