JPH10303652A - 高周波変換回路 - Google Patents

高周波変換回路

Info

Publication number
JPH10303652A
JPH10303652A JP10041627A JP4162798A JPH10303652A JP H10303652 A JPH10303652 A JP H10303652A JP 10041627 A JP10041627 A JP 10041627A JP 4162798 A JP4162798 A JP 4162798A JP H10303652 A JPH10303652 A JP H10303652A
Authority
JP
Japan
Prior art keywords
signal
frequency
local oscillator
phase
oscillator output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10041627A
Other languages
English (en)
Other versions
JP4021541B2 (ja
Inventor
Thomas R Apel
アール アペル トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH10303652A publication Critical patent/JPH10303652A/ja
Application granted granted Critical
Publication of JP4021541B2 publication Critical patent/JP4021541B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
    • H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1475—Subharmonic mixer arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0007—Dual gate field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0037—Diplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0043—Bias and operating point

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Superheterodyne Receivers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 入力信号周波数と局部発振器出力信号周波数
の和と局部発振器出力信号周波数の２逓倍とを単一の回
路で行うことができ、回路を簡単、廉価にし得る高周波
変換回路を提供すること。 【解決手段】 入力信号および局部発振器出力信号の１
８０°位相差のイン位相成分とアウトオブ位相成分とを
第１、第２位相インバータ回路２２，２４でそれぞれ取
り出し、入力信号および局部発振器出力信号のイン位相
成分は第１デュアルゲートＦＥＴ１２の第１、第２ゲー
トに供給し、アウトオブ位相成分は第２デュアルゲート
ＦＥＴ１４の第１、第２ゲートに供給する。第１、第２
デュアルゲートＦＥＴ１２，１４は並列接続で、かつ非
線形で動作する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は高周波変換回路に係
り、特に周波数の混合と逓倍とを行う高周波変換回路に
関するものである。
【０００２】
【従来の技術】信号の周波数成分を混合する回路及び信
号の周波数成分の高調波を発生して周波数を逓倍する回
路は既に知られている。例えば、デュアルゲートＦＥＴ
は、各ゲートに供給される信号の周波数成分を混合し、
高非線形動作に基づく増幅器は入力信号の周波数成分の
高調波を発生して周波数を逓倍するために利用される。
【０００３】周波数混合器は、中間周波数ＩＦに変換さ
れた信号を発生させるために、局部発振器出力信号と所
定周波数の入力信号とを混合するようにトランシーバ回
路内で使用される。
【０００４】周波数変換器（ミキサ）は、入力信号の周
波数を増加又は減少させるように使用される。その際、
入力信号をアップ変換するときは周波数の和が有用され
る。逆に、ダウン変換するときは周波数差が有用され
る。
【０００５】アップ変換中間周波数ＩＦが入力信号周波
数よりかなり高いと、中間周波数と局部発振器の出力周
波数が殆ど同様となるため、中間周波数信号から局部発
振周波数の信号をフィルタリングすることが難しい。こ
のため、アップ変換中間周波数が入力信号周波数よりも
かなり高い場合は、二重変換回路が使用される。二重変
換は、二つの別の局部発振器出力信号を順次入力信号と
混合して、２つの局部発振周波数の両方が中間周波数に
近接しないようにするものであって、二つの混合器を採
用する。また、各混合器出力で２つの局部発振出力信号
をフィルタリングする。
【０００６】この二重変換回路において、回路の大きさ
を考えると、局部発振器は単一が好ましい。第１局部発
振周波数の一定倍数として第２局部発振周波数を選択す
ると、単一の局部発振器で二重変換の特長を生かすこと
が可能となる。
【０００７】図２は、単一の局部発振器を使用した従来
の標準二重変換回路を示す回路図である。この図２に示
すように、入力信号は、局部発振器３０２からの局部発
振信号とともに第１混合器３００に供給され、第１変換
信号に変換される。この第１変換信号の周波数は、入力
信号周波数と局部発振信号周波数の和と同じである。局
部発振器３０２の出力信号は２逓倍回路３０４に供給さ
れ、周波数が２倍にされる。そして、この周波数が２倍
になった局部発振信号とともに前記第１変換信号が第２
混合器３０６に供給されており、第１変換信号は第２変
換信号に変換される。この第２変換信号の周波数は、第
１変換信号周波数と２逓倍局部発振信号周波数の和と同
じである。すなわち、２回変換された出力信号は、入力
信号周波数に、局部発振器３０２の出力周波数を３倍し
た周波数を加えた周波数と同一になる。
【０００８】
【発明が解決しようとする課題】このような二重変換回
路は携帯用電話機及びページャなどに使用される。しか
し、上記の従来の二重変換回路は、第１混合器３００と
２逓倍回路３０４とが別回路で、この部分の回路が複雑
かつ高価となるため、携帯用電話機やページャなどの価
格を高める原因となっている。
【０００９】本発明は上記の点に鑑みなされたもので、
周波数の混合と逓倍とを単一の回路で行うことができる
周波数変換回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決し上記目
的を達成するために本発明は、第１周波数の入力信号が
供給され、この入力信号の１８０°位相差のイン位相成
分及びアウトオブ位相成分を出力する第１位相インバー
タ入力部と、第２周波数の局部発振器出力信号が供給さ
れ、この局部発振器出力信号の１８０°位相差のイン位
相成分及びアウトオブ位相成分を出力する第２位相イン
バータ入力部と、前記第１及び第２位相インバータ入力
部より出力された入力信号及び局部発振器出力信号のイ
ン位相成分が供給される第１混合エレメント、及び、前
記第１及び第２位相インバータ入力部より出力された入
力信号及び局部発振器出力信号のアウトオブ位相成分が
供給される第２混合エレメントを有し、入力信号周波数
と局部発振器出力信号周波数との和周波数の第１の信
号、及び、局部発振器出力信号周波数の２倍の周波数の
第２の信号を共通の出力ポートに出力する混合部とを具
備することを特徴とする高周波変換回路とする。
【００１１】前記混合部の出力ポートには、前記第１の
信号と第２の信号とを分離して出力するダイプレクサを
接続することができる。このダイプレクサは、前記第１
の信号だけを低減衰度で通過させる第１フィルタ、及び
前記第２の信号だけを低減衰度で通過させる第２フィル
タより構成することができる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の実施の形態
を示す回路図である。この図１において、１０はプッシ
ュ−プッシュミキサで、混合部の第１、第２混合エレメ
ントとしての第１、第２デュアルゲートＦＥＴ１２，１
４を有する。この第１、第２デュアルゲートＦＥＴ１
２，１４は並列接続で、ソースは基準電圧１６に共通に
接続され、ドレインはミキサ出力ポート１８に共通に接
続される。
【００１３】入力信号は、プッシュ−プッシュミキサ１
０の第１位相インバータ回路（第１位相インバータ入力
部）２２の１次巻線に供給され、局部発振器の出力信号
はプッシュ−プッシュミキサ１０の第２位相インバータ
回路（第２位相インバータ入力部）２４の１次巻線に供
給される。この第１、第２位相インバータ回路２２，２
４は、２次巻線のセンタタップが接地され、この２次巻
線の両端に入力信号または局部発振器出力信号の１８０
°位相差のイン位相成分とアウトオブ位相成分を取り出
すことができる。
【００１４】第１位相インバータ回路２２の２次巻線か
ら取り出される入力信号のイン位相成分は第１デュアル
ゲートＦＥＴ１２の第１ゲートに供給され、アウトオブ
位相成分は第２デュアルゲートＦＥＴ１４の第１ゲート
に供給される。第２位相インバータ回路２４の２次巻線
から取り出される局部発振器出力信号のイン位相成分は
第１デュアルゲートＦＥＴ１２の第２ゲートに供給さ
れ、アウトオブ位相成分は第２デュアルゲートＦＥＴ１
４の第２ゲートに供給される。第１、第２デュアルゲー
トＦＥＴ１２の第１、第２ゲートには、バイアス用の抵
抗Ｒが接続される。この第１、第２デュアルゲートＦＥ
Ｔ１２, １４は非線形で動作するようにバイアスされ
る。
【００１５】第１、第２デュアルゲートＦＥＴ１２, １
４のドレインが共通接続されたミキサ出力ポート１８に
は、第２基準電圧（Ｖｄｄ）３２に接続されたダイプレ
クサ３０が接続される。このダイプレクサ３０は第１フ
ィルタおよび第２フィルタからなる。第１フィルタは、
前記入力信号周波数と局部発振器出力信号周波数との和
周波数の第１の信号だけを低減衰度で通過させるフィル
タであり、出力が第１出力ポート３４に接続される。第
２フィルタは、前記局部発振器出力信号周波数の２倍の
周波数の第２の信号だけを低減衰度で通過させるフィル
タであり、出力が第２出力ポート３６に接続される。
【００１６】以下、図１の回路動作を説明する。第１お
よび第２デュアルゲートＦＥＴ１２, １４の第１ゲート
に供給される入力信号のイン及びアウトオブ位相成分は
出力ポート１８で取り消される。同様に、第１および第
２デュアルゲートＦＥＴ１２, １４の第２ゲートに供給
される局部発振器出力信号のイン及びアウトオブ位相成
分も出力ポート１８で取り消される。従って、プッシュ
−プッシュミキサ１０は入力信号および局部発振器出力
信号の周波数の信号は出力しない。
【００１７】入力信号及び局部発振器出力信号のイン位
相成分は第１デュアルゲートＦＥＴ１２の第１，第２ゲ
ートに供給される。第１デュアルゲートＦＥＴ１２は、
イン位相入力信号成分及びイン位相局部発振器出力信号
成分の周波数の和と同様な周波数成分を有するイン位相
変換信号を発生する。これと同様に、入力信号及び局部
発振器出力信号のアウトオブ位相成分は第２デュアルゲ
ートＦＥＴ１４の第１、第２ゲートに供給される。第２
デュアルゲートＦＥＴ１４は、アウトオブ位相入力信号
成分及びアウトオブ位相局部発振器出力信号成分の周波
数の和と同様な周波数成分を有するアウトオブ位相変換
信号を発生する。
【００１８】変換されたアウトオブ位相成分は、入力信
号周波数、局部発振器出力信号周波数及び位相シフトの
和と同様な周波数を有する。ここで、アウトオブ位相成
分は、元来、イン位相成分から１８０°だけそれぞれ位
相シフトされている。したがって、位相シフトの和は位
相シフトがないことと同様の３６０°となる。したがっ
て、２つのＦＥＴ１２，１４で変換された信号は、入力
信号周波数及び局部発振器出力信号周波数の和周波数
で、且つイン位相（偶数モード）になり、ミキサ出力ポ
ート１８で一緒に加算される。すなわち、ミキサ出力ポ
ート１８には、入力信号周波数と局部発振器出力信号周
波数の和の周波数の第１の信号が出力される。
【００１９】第１、第２デュアルゲートＦＥＴ１２, １
４は非線形で動作するようにバイアスされていて、入力
される信号を示す式の２次部分を発生する。それぞれの
２次部分はＦＥＴ１２，１４に供給された信号周波数の
２倍の周波数成分を含有する。従って、第１デュアルゲ
ートＦＥＴ１２は局部発振器出力信号のイン位相成分の
周波数の２倍の周波数の信号を発生し、第２デュアルゲ
ートＦＥＴ１４は局部発振器出力信号のアウトオブ位相
成分の周波数の２倍の周波数の信号を発生する。周波数
が２倍となった信号間の位相関連性は、元来の信号（２
倍でない）の位相差の２倍になる。従って、アウトオブ
位相信号（位相差が１８０°）は、位相が２倍となっ
て、イン位相信号（位相差が３６０°）を発生する。こ
れらイン位相信号は直接加算することができる。すなわ
ち、ミキサ出力ポート１８には、局部発振器出力信号周
波数の２倍の周波数の第２の信号が出力される。
【００２０】しかる後、ミキサ出力ポート１８に出力さ
れた第１の信号（入力信号周波数と局部発振器出力信号
周波数の和の周波数の信号）と第２の信号（局部発振器
出力信号周波数の２倍の周波数の信号）は、ダイプレク
サ３０の第１フィルタおよび第２フィルタで分離され、
第１出力ポート３４および第２出力ポート３６に出力さ
れる。
【００２１】そして、このような回路によれば、入力信
号周波数と局部発振器出力信号周波数の和と局部発振器
出力信号周波数の２逓倍とをプッシュ−プッシュミキサ
１０の単一の回路で行うことができ、この部分の回路を
簡単、廉価にし得るから、このような回路を使用する携
帯用電話機やページャなどの価格を低減することが可能
となる。
【００２２】なお、以上の実施の形態は一具体例にすぎ
ず、本発明は適切な修正及び変更が可能である。例え
ば、位相インバータ回路は、実施の形態のトランス形式
の外に、共通エミッタ位相スプリッタ増幅器或いは他の
種々の増幅器又は変換器回路などを用いることができ
る。さらに、デュアルゲートＦＥＴの並列接続は、バイ
ポーラトランジスタのカスケード接続に置き換えること
ができる。
【００２３】
【発明の効果】以上詳細に説明したように、本発明の高
周波変換回路は、入力信号周波数と局部発振器出力信号
周波数の和と局部発振器出力信号周波数の２逓倍とを単
一の回路で行うことができ、この部分の回路を簡単、廉
価にし得るから、このような回路を使用する携帯用電話
機やページャなどの価格を低減することが可能となる。
【図面の簡単な説明】
【図１】本発明の高周波変換回路の実施の形態を示す回
路図。
【図２】従来の標準２重変換回路を示す回路図。
【符号の説明】
１０ プッシュ−プッシュミキサ １２ 第１デュアルゲートＦＥＴ １４ 第２デュアルゲートＦＥＴ １６ 基準電圧 １８ ミキサ出力ポート ２２ 第１位相インバータ回路 ２４ 第２位相インバータ回路 ３０ ダイプレクサ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 第１周波数の入力信号が供給され、この
    入力信号の１８０°位相差のイン位相成分及びアウトオ
    ブ位相成分を出力する第１位相インバータ入力部と、 第２周波数の局部発振器出力信号が供給され、この局部
    発振器出力信号の１８０°位相差のイン位相成分及びア
    ウトオブ位相成分を出力する第２位相インバータ入力部
    と、 前記第１及び第２位相インバータ入力部より出力された
    入力信号及び局部発振器出力信号のイン位相成分が供給
    される第１混合エレメント、及び、前記第１及び第２位
    相インバータ入力部より出力された入力信号及び局部発
    振器出力信号のアウトオブ位相成分が供給される第２混
    合エレメントを有し、入力信号周波数と局部発振器出力
    信号周波数との和周波数の第１の信号、及び、局部発振
    器出力信号周波数の２倍の周波数の第２の信号を共通の
    出力ポートに出力する混合部とを具備することを特徴と
    する高周波変換回路。
  2. 【請求項２】 前記第１、第２混合エレメントは非線形
    で動作をすることを特徴とする請求項１記載の高周波変
    換回路。
  3. 【請求項３】 前記第１、第２混合エレメントはデュア
    ルゲートＦＥＴであることを特徴とする請求項１または
    ２記載の高周波変換回路。
  4. 【請求項４】 前記混合部の出力ポートに接続され、前
    記第１の信号と第２の信号とを分離して出力するダイプ
    レクサを更に有することを特徴とする請求項１記載の高
    周波変換回路。
  5. 【請求項５】 前記ダイプレクサは、前記第１の信号だ
    けを低減衰度で通過させる第１フィルタ、及び前記第２
    の信号だけを低減衰度で通過させる第２フィルタより構
    成されることを特徴とする請求項４記載の高周波変換回
    路。
JP04162798A 1997-03-05 1998-02-24 高周波変換回路 Expired - Lifetime JP4021541B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/811,625 1997-03-05
US08/811,625 US5826183A (en) 1997-03-05 1997-03-05 Circuit for simultaneous frequency doubler and mixer

Publications (2)

Publication Number Publication Date
JPH10303652A true JPH10303652A (ja) 1998-11-13
JP4021541B2 JP4021541B2 (ja) 2007-12-12

Family

ID=25207079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04162798A Expired - Lifetime JP4021541B2 (ja) 1997-03-05 1998-02-24 高周波変換回路

Country Status (5)

Country Link
US (1) US5826183A (ja)
JP (1) JP4021541B2 (ja)
KR (1) KR100260493B1 (ja)
CN (1) CN1125533C (ja)
TW (1) TW367663B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278872B1 (en) * 1998-10-16 2001-08-21 Nortel Networks Limited Frequency converter with improved linearity
AU1611100A (en) * 1998-11-09 2000-05-29 Smith Technology Development, Llc Adjustable balanced modulator
US7020450B2 (en) * 2000-09-05 2006-03-28 Nec Corporation Active inductors using bipolar silicon transistors
GB0204708D0 (en) * 2002-02-28 2002-04-17 Jennic Ltd Integrated circuit
US7239854B2 (en) * 2002-03-15 2007-07-03 Infineon Technologies Ag Frequency-doubling circuit arrangement, and mobile radio having that circuit arrangement
EP1500185B1 (de) * 2002-04-30 2006-05-31 Infineon Technologies AG Integrierte schaltung
US7509111B2 (en) * 2002-04-30 2009-03-24 Infineon Technologies Ag Integrated circuit having a mixer circuit
US6861891B2 (en) * 2002-11-25 2005-03-01 Dragonwave, Inc. Sub-harmonic mixer
US7570936B2 (en) * 2006-10-27 2009-08-04 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Sub-harmonically pumped mixer
US7933576B2 (en) * 2006-12-05 2011-04-26 Electronics And Telecommunications Research Institute Sub-harmonic mixer
US7962114B2 (en) * 2007-01-12 2011-06-14 International Business Machines Corporation Drain-pumped sub-harmonic mixer for millimeter wave applications
CN102104363B (zh) * 2011-03-01 2013-01-23 北京大学 一种太赫兹硅基四倍频器及多倍频器
CN102104362B (zh) * 2011-03-01 2013-03-06 北京大学 一种毫米波倍频器及级联倍频器
US9565675B2 (en) * 2014-09-26 2017-02-07 Hughes Network Systems L.L.C. Fixed intermediate frequency signal with tuned low frequency local oscillator reference for linear transmitter
JP2017046246A (ja) * 2015-08-27 2017-03-02 住友電気工業株式会社 電子回路
US10355678B2 (en) * 2016-12-05 2019-07-16 The Regents Of The University Of California High-efficiency frequency doubler with a compensated transformer-based input balun
US10797647B1 (en) * 2019-08-05 2020-10-06 GM Global Technology Operations LLC Receiver apparatus
US11075604B2 (en) 2019-09-26 2021-07-27 Psemi Corporation RF frequency multiplier without balun
CN110912515B (zh) * 2019-12-31 2023-05-16 中国工程物理研究院电子工程研究所 一种多基片的宽带肖特基平衡式二倍频结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2064892B (en) * 1979-12-06 1983-06-22 Marconi Instruments Ltd Frequency multipliers
US4513250A (en) * 1983-05-31 1985-04-23 Northern Telecom Limited Signal cuber
US4814649A (en) * 1987-12-18 1989-03-21 Rockwell International Corporation Dual gate FET mixing apparatus with feedback means
US5602501A (en) * 1992-09-03 1997-02-11 Sumitomo Electric Industries, Ltd. Mixer circuit using a dual gate field effect transistor
JP3148010B2 (ja) * 1992-09-11 2001-03-19 住友電気工業株式会社 ミキサ回路
US5661424A (en) * 1993-01-27 1997-08-26 Gte Laboratories Incorporated Frequency hopping synthesizer using dual gate amplifiers
JPH06334440A (ja) * 1993-03-26 1994-12-02 Sanyo Electric Co Ltd ダブルバランスミキサ回路
EP0742640B1 (en) * 1995-04-12 2001-07-04 Matsushita Electric Industrial Co., Ltd. A front-end circuit

Also Published As

Publication number Publication date
CN1125533C (zh) 2003-10-22
KR19980079524A (ko) 1998-11-25
CN1192608A (zh) 1998-09-09
JP4021541B2 (ja) 2007-12-12
US5826183A (en) 1998-10-20
TW367663B (en) 1999-08-21
KR100260493B1 (ko) 2000-07-01

Similar Documents

Publication Publication Date Title
JP4021541B2 (ja) 高周波変換回路
KR100533626B1 (ko) 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기
US7242918B2 (en) Current driven polyphase filters and method of operation
JP6449258B2 (ja) 高調波除去受動周波数アップコンバータ
EP1547258B1 (en) Subharmonic mixer
JP2004518315A (ja) 低調波ミキサ回路および方法
US20100048152A1 (en) Mixer circuit and method of operation
JP4056739B2 (ja) 高調波ミクサ
TW583845B (en) Quadrature alignment in communications receivers
JPS63309007A (ja) ミクサ回路
US7181186B2 (en) Mixer and frequency conversion apparatus for improving phase-mismatching
JP2007306573A (ja) 周波数アップコンバータ及び周波数ダウンコンバータ
JPS62110306A (ja) マイクロ波受信機
JP4765029B2 (ja) 映像周波数を強固に排除する低ノイズ周波数コンバータ
US7302011B1 (en) Quadrature frequency doubling system
US7155194B2 (en) Mixer used in direct conversion transceiver and related method
US20020142747A1 (en) CMOS frequency conversion using dual mixers for sideband suppression
US20050140402A1 (en) Frequency converter
JP3408481B2 (ja) 直交変調器および直交変調方法
JP3077528B2 (ja) 周波数変換装置
Crols et al. A double quadrature topology for high accuracy upconversion in CMOS transmitters
JPH0756504Y2 (ja) 周波数変換装置
JPH11112238A (ja) Ｆｅｔミキサ
JPH06276028A (ja) Ｆｅｔミキサ回路
JPS5925432A (ja) 送信周波数変換器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070405

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121005

Year of fee payment: 5