JP4021541B2 - 高周波変換回路 - Google Patents
高周波変換回路 Download PDFInfo
- Publication number
- JP4021541B2 JP4021541B2 JP04162798A JP4162798A JP4021541B2 JP 4021541 B2 JP4021541 B2 JP 4021541B2 JP 04162798 A JP04162798 A JP 04162798A JP 4162798 A JP4162798 A JP 4162798A JP 4021541 B2 JP4021541 B2 JP 4021541B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- phase
- local oscillator
- dual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
- H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
- H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
- H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1475—Subharmonic mixer arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0007—Dual gate field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0037—Diplexers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0043—Bias and operating point
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Superheterodyne Receivers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は高周波変換回路に係り、特に周波数の混合と逓倍とを行う高周波変換回路に関するものである。
【０００２】
【従来の技術】
信号の周波数成分を混合する回路及び信号の周波数成分の高調波を発生して周波数を逓倍する回路は既に知られている。例えば、デュアルゲートＦＥＴは、各ゲートに供給される信号の周波数成分を混合し、高非線形動作に基づく増幅器は入力信号の周波数成分の高調波を発生して周波数を逓倍するために利用される。
【０００３】
周波数混合器は、中間周波数ＩＦに変換された信号を発生させるために、局部発振器出力信号と所定周波数の入力信号とを混合するようにトランシーバ回路内で使用される。
【０００４】
周波数変換器（ミキサ）は、入力信号の周波数を増加又は減少させるように使用される。その際、入力信号をアップ変換するときは周波数の和が有用される。逆に、ダウン変換するときは周波数差が有用される。
【０００５】
アップ変換中間周波数ＩＦが入力信号周波数よりかなり高いと、中間周波数と局部発振器の出力周波数が殆ど同様となるため、中間周波数信号から局部発振周波数の信号をフィルタリングすることが難しい。このため、アップ変換中間周波数が入力信号周波数よりもかなり高い場合は、二重変換回路が使用される。二重変換は、二つの別の局部発振器出力信号を順次入力信号と混合して、２つの局部発振周波数の両方が中間周波数に近接しないようにするものであって、二つの混合器を採用する。また、各混合器出力で２つの局部発振出力信号をフィルタリングする。
【０００６】
この二重変換回路において、回路の大きさを考えると、局部発振器は単一が好ましい。第１局部発振周波数の一定倍数として第２局部発振周波数を選択すると、単一の局部発振器で二重変換の特長を生かすことが可能となる。
【０００７】
図２は、単一の局部発振器を使用した従来の標準二重変換回路を示す回路図である。この図２に示すように、入力信号は、局部発振器３０２からの局部発振信号とともに第１混合器３００に供給され、第１変換信号に変換される。この第１変換信号の周波数は、入力信号周波数と局部発振信号周波数の和と同じである。局部発振器３０２の出力信号は２逓倍回路３０４に供給され、周波数が２倍にされる。そして、この周波数が２倍になった局部発振信号とともに前記第１変換信号が第２混合器３０６に供給されており、第１変換信号は第２変換信号に変換される。この第２変換信号の周波数は、第１変換信号周波数と２逓倍局部発振信号周波数の和と同じである。すなわち、２回変換された出力信号は、入力信号周波数に、局部発振器３０２の出力周波数を３倍した周波数を加えた周波数と同一になる。
【０００８】
【発明が解決しようとする課題】
このような二重変換回路は携帯用電話機及びページャなどに使用される。しかし、上記の従来の二重変換回路は、第１混合器３００と２逓倍回路３０４とが別回路で、この部分の回路が複雑かつ高価となるため、携帯用電話機やページャなどの価格を高める原因となっている。
【０００９】
本発明は上記の点に鑑みなされたもので、周波数の混合と逓倍とを単一の回路で行うことができる周波数変換回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決し上記目的を達成するために本発明は、第１周波数の入力信号が供給され、この入力信号の１８０°位相差のイン位相成分及びアウトオブ位相成分を出力する第１位相インバータ入力部と、第２周波数の局部発振器出力信号が供給され、この局部発振器出力信号の１８０°位相差のイン位相成分及びアウトオブ位相成分を出力する第２位相インバータ入力部と、前記第１及び第２位相インバータ入力部より出力された入力信号及び局部発振器出力信号のイン位相成分が供給される第１混合エレメント、及び、前記第１及び第２位相インバータ入力部より出力された入力信号及び局部発振器出力信号のアウトオブ位相成分が供給される第２混合エレメントを有し、入力信号周波数と局部発振器出力信号周波数との和周波数の第１の信号、及び、局部発振器出力信号周波数の２倍の周波数の第２の信号を共通の出力ポートに出力する混合部とを具備することを特徴とする高周波変換回路とする。
【００１１】
前記混合部の出力ポートには、前記第１の信号と第２の信号とを分離して出力するダイプレクサを接続することができる。このダイプレクサは、前記第１の信号だけを低減衰度で通過させる第１フィルタ、及び前記第２の信号だけを低減衰度で通過させる第２フィルタより構成することができる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の実施の形態を示す回路図である。この図１において、１０はプッシュ−プッシュミキサで、混合部の第１、第２混合エレメントとしての第１、第２デュアルゲートＦＥＴ１２，１４を有する。この第１、第２デュアルゲートＦＥＴ１２，１４は並列接続で、ソースは基準電圧１６に共通に接続され、ドレインはミキサ出力ポート１８に共通に接続される。
【００１３】
入力信号は、プッシュ−プッシュミキサ１０の第１位相インバータ回路（第１位相インバータ入力部）２２の１次巻線に供給され、局部発振器の出力信号はプッシュ−プッシュミキサ１０の第２位相インバータ回路（第２位相インバータ入力部）２４の１次巻線に供給される。この第１、第２位相インバータ回路２２，２４は、２次巻線のセンタタップが接地され、この２次巻線の両端に入力信号または局部発振器出力信号の１８０°位相差のイン位相成分とアウトオブ位相成分を取り出すことができる。
【００１４】
第１位相インバータ回路２２の２次巻線から取り出される入力信号のイン位相成分は第１デュアルゲートＦＥＴ１２の第１ゲートに供給され、アウトオブ位相成分は第２デュアルゲートＦＥＴ１４の第１ゲートに供給される。第２位相インバータ回路２４の２次巻線から取り出される局部発振器出力信号のイン位相成分は第１デュアルゲートＦＥＴ１２の第２ゲートに供給され、アウトオブ位相成分は第２デュアルゲートＦＥＴ１４の第２ゲートに供給される。第１、第２デュアルゲートＦＥＴ１２の第１、第２ゲートには、バイアス用の抵抗Ｒが接続される。この第１、第２デュアルゲートＦＥＴ１２, １４は非線形で動作するようにバイアスされる。
【００１５】
第１、第２デュアルゲートＦＥＴ１２, １４のドレインが共通接続されたミキサ出力ポート１８には、第２基準電圧（Ｖｄｄ）３２に接続されたダイプレクサ３０が接続される。このダイプレクサ３０は第１フィルタおよび第２フィルタからなる。第１フィルタは、前記入力信号周波数と局部発振器出力信号周波数との和周波数の第１の信号だけを低減衰度で通過させるフィルタであり、出力が第１出力ポート３４に接続される。第２フィルタは、前記局部発振器出力信号周波数の２倍の周波数の第２の信号だけを低減衰度で通過させるフィルタであり、出力が第２出力ポート３６に接続される。
【００１６】
以下、図１の回路動作を説明する。
第１および第２デュアルゲートＦＥＴ１２, １４の第１ゲートに供給される入力信号のイン及びアウトオブ位相成分は出力ポート１８で取り消される。同様に、第１および第２デュアルゲートＦＥＴ１２, １４の第２ゲートに供給される局部発振器出力信号のイン及びアウトオブ位相成分も出力ポート１８で取り消される。従って、プッシュ−プッシュミキサ１０は入力信号および局部発振器出力信号の周波数の信号は出力しない。
【００１７】
入力信号及び局部発振器出力信号のイン位相成分は第１デュアルゲートＦＥＴ１２の第１，第２ゲートに供給される。第１デュアルゲートＦＥＴ１２は、イン位相入力信号成分及びイン位相局部発振器出力信号成分の周波数の和と同様な周波数成分を有するイン位相変換信号を発生する。これと同様に、入力信号及び局部発振器出力信号のアウトオブ位相成分は第２デュアルゲートＦＥＴ１４の第１、第２ゲートに供給される。第２デュアルゲートＦＥＴ１４は、アウトオブ位相入力信号成分及びアウトオブ位相局部発振器出力信号成分の周波数の和と同様な周波数成分を有するアウトオブ位相変換信号を発生する。
【００１８】
変換されたアウトオブ位相成分は、入力信号周波数、局部発振器出力信号周波数及び位相シフトの和と同様な周波数を有する。ここで、アウトオブ位相成分は、元来、イン位相成分から１８０°だけそれぞれ位相シフトされている。したがって、位相シフトの和は位相シフトがないことと同様の３６０°となる。したがって、２つのＦＥＴ１２，１４で変換された信号は、入力信号周波数及び局部発振器出力信号周波数の和周波数で、且つイン位相（偶数モード）になり、ミキサ出力ポート１８で一緒に加算される。すなわち、ミキサ出力ポート１８には、入力信号周波数と局部発振器出力信号周波数の和の周波数の第１の信号が出力される。
【００１９】
第１、第２デュアルゲートＦＥＴ１２, １４は非線形で動作するようにバイアスされていて、入力される信号を示す式の２次部分を発生する。それぞれの２次部分はＦＥＴ１２，１４に供給された信号周波数の２倍の周波数成分を含有する。従って、第１デュアルゲートＦＥＴ１２は局部発振器出力信号のイン位相成分の周波数の２倍の周波数の信号を発生し、第２デュアルゲートＦＥＴ１４は局部発振器出力信号のアウトオブ位相成分の周波数の２倍の周波数の信号を発生する。周波数が２倍となった信号間の位相関連性は、元来の信号（２倍でない）の位相差の２倍になる。従って、アウトオブ位相信号（位相差が１８０°）は、位相が２倍となって、イン位相信号（位相差が３６０°）を発生する。これらイン位相信号は直接加算することができる。すなわち、ミキサ出力ポート１８には、局部発振器出力信号周波数の２倍の周波数の第２の信号が出力される。
【００２０】
しかる後、ミキサ出力ポート１８に出力された第１の信号（入力信号周波数と局部発振器出力信号周波数の和の周波数の信号）と第２の信号（局部発振器出力信号周波数の２倍の周波数の信号）は、ダイプレクサ３０の第１フィルタおよび第２フィルタで分離され、第１出力ポート３４および第２出力ポート３６に出力される。
【００２１】
そして、このような回路によれば、入力信号周波数と局部発振器出力信号周波数の和と局部発振器出力信号周波数の２逓倍とをプッシュ−プッシュミキサ１０の単一の回路で行うことができ、この部分の回路を簡単、廉価にし得るから、このような回路を使用する携帯用電話機やページャなどの価格を低減することが可能となる。
【００２２】
なお、以上の実施の形態は一具体例にすぎず、本発明は適切な修正及び変更が可能である。例えば、位相インバータ回路は、実施の形態のトランス形式の外に、共通エミッタ位相スプリッタ増幅器或いは他の種々の増幅器又は変換器回路などを用いることができる。さらに、デュアルゲートＦＥＴの並列接続は、バイポーラトランジスタのカスケード接続に置き換えることができる。
【００２３】
【発明の効果】
以上詳細に説明したように、本発明の高周波変換回路は、入力信号周波数と局部発振器出力信号周波数の和と局部発振器出力信号周波数の２逓倍とを単一の回路で行うことができ、この部分の回路を簡単、廉価にし得るから、このような回路を使用する携帯用電話機やページャなどの価格を低減することが可能となる。
【図面の簡単な説明】
【図１】本発明の高周波変換回路の実施の形態を示す回路図。
【図２】従来の標準２重変換回路を示す回路図。
【符号の説明】
１０ プッシュ−プッシュミキサ
１２ 第１デュアルゲートＦＥＴ
１４ 第２デュアルゲートＦＥＴ
１６ 基準電圧
１８ ミキサ出力ポート
２２ 第１位相インバータ回路
２４ 第２位相インバータ回路
３０ ダイプレクサ
【発明の属する技術分野】
本発明は高周波変換回路に係り、特に周波数の混合と逓倍とを行う高周波変換回路に関するものである。
【０００２】
【従来の技術】
信号の周波数成分を混合する回路及び信号の周波数成分の高調波を発生して周波数を逓倍する回路は既に知られている。例えば、デュアルゲートＦＥＴは、各ゲートに供給される信号の周波数成分を混合し、高非線形動作に基づく増幅器は入力信号の周波数成分の高調波を発生して周波数を逓倍するために利用される。
【０００３】
周波数混合器は、中間周波数ＩＦに変換された信号を発生させるために、局部発振器出力信号と所定周波数の入力信号とを混合するようにトランシーバ回路内で使用される。
【０００４】
周波数変換器（ミキサ）は、入力信号の周波数を増加又は減少させるように使用される。その際、入力信号をアップ変換するときは周波数の和が有用される。逆に、ダウン変換するときは周波数差が有用される。
【０００５】
アップ変換中間周波数ＩＦが入力信号周波数よりかなり高いと、中間周波数と局部発振器の出力周波数が殆ど同様となるため、中間周波数信号から局部発振周波数の信号をフィルタリングすることが難しい。このため、アップ変換中間周波数が入力信号周波数よりもかなり高い場合は、二重変換回路が使用される。二重変換は、二つの別の局部発振器出力信号を順次入力信号と混合して、２つの局部発振周波数の両方が中間周波数に近接しないようにするものであって、二つの混合器を採用する。また、各混合器出力で２つの局部発振出力信号をフィルタリングする。
【０００６】
この二重変換回路において、回路の大きさを考えると、局部発振器は単一が好ましい。第１局部発振周波数の一定倍数として第２局部発振周波数を選択すると、単一の局部発振器で二重変換の特長を生かすことが可能となる。
【０００７】
図２は、単一の局部発振器を使用した従来の標準二重変換回路を示す回路図である。この図２に示すように、入力信号は、局部発振器３０２からの局部発振信号とともに第１混合器３００に供給され、第１変換信号に変換される。この第１変換信号の周波数は、入力信号周波数と局部発振信号周波数の和と同じである。局部発振器３０２の出力信号は２逓倍回路３０４に供給され、周波数が２倍にされる。そして、この周波数が２倍になった局部発振信号とともに前記第１変換信号が第２混合器３０６に供給されており、第１変換信号は第２変換信号に変換される。この第２変換信号の周波数は、第１変換信号周波数と２逓倍局部発振信号周波数の和と同じである。すなわち、２回変換された出力信号は、入力信号周波数に、局部発振器３０２の出力周波数を３倍した周波数を加えた周波数と同一になる。
【０００８】
【発明が解決しようとする課題】
このような二重変換回路は携帯用電話機及びページャなどに使用される。しかし、上記の従来の二重変換回路は、第１混合器３００と２逓倍回路３０４とが別回路で、この部分の回路が複雑かつ高価となるため、携帯用電話機やページャなどの価格を高める原因となっている。
【０００９】
本発明は上記の点に鑑みなされたもので、周波数の混合と逓倍とを単一の回路で行うことができる周波数変換回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決し上記目的を達成するために本発明は、第１周波数の入力信号が供給され、この入力信号の１８０°位相差のイン位相成分及びアウトオブ位相成分を出力する第１位相インバータ入力部と、第２周波数の局部発振器出力信号が供給され、この局部発振器出力信号の１８０°位相差のイン位相成分及びアウトオブ位相成分を出力する第２位相インバータ入力部と、前記第１及び第２位相インバータ入力部より出力された入力信号及び局部発振器出力信号のイン位相成分が供給される第１混合エレメント、及び、前記第１及び第２位相インバータ入力部より出力された入力信号及び局部発振器出力信号のアウトオブ位相成分が供給される第２混合エレメントを有し、入力信号周波数と局部発振器出力信号周波数との和周波数の第１の信号、及び、局部発振器出力信号周波数の２倍の周波数の第２の信号を共通の出力ポートに出力する混合部とを具備することを特徴とする高周波変換回路とする。
【００１１】
前記混合部の出力ポートには、前記第１の信号と第２の信号とを分離して出力するダイプレクサを接続することができる。このダイプレクサは、前記第１の信号だけを低減衰度で通過させる第１フィルタ、及び前記第２の信号だけを低減衰度で通過させる第２フィルタより構成することができる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の実施の形態を示す回路図である。この図１において、１０はプッシュ−プッシュミキサで、混合部の第１、第２混合エレメントとしての第１、第２デュアルゲートＦＥＴ１２，１４を有する。この第１、第２デュアルゲートＦＥＴ１２，１４は並列接続で、ソースは基準電圧１６に共通に接続され、ドレインはミキサ出力ポート１８に共通に接続される。
【００１３】
入力信号は、プッシュ−プッシュミキサ１０の第１位相インバータ回路（第１位相インバータ入力部）２２の１次巻線に供給され、局部発振器の出力信号はプッシュ−プッシュミキサ１０の第２位相インバータ回路（第２位相インバータ入力部）２４の１次巻線に供給される。この第１、第２位相インバータ回路２２，２４は、２次巻線のセンタタップが接地され、この２次巻線の両端に入力信号または局部発振器出力信号の１８０°位相差のイン位相成分とアウトオブ位相成分を取り出すことができる。
【００１４】
第１位相インバータ回路２２の２次巻線から取り出される入力信号のイン位相成分は第１デュアルゲートＦＥＴ１２の第１ゲートに供給され、アウトオブ位相成分は第２デュアルゲートＦＥＴ１４の第１ゲートに供給される。第２位相インバータ回路２４の２次巻線から取り出される局部発振器出力信号のイン位相成分は第１デュアルゲートＦＥＴ１２の第２ゲートに供給され、アウトオブ位相成分は第２デュアルゲートＦＥＴ１４の第２ゲートに供給される。第１、第２デュアルゲートＦＥＴ１２の第１、第２ゲートには、バイアス用の抵抗Ｒが接続される。この第１、第２デュアルゲートＦＥＴ１２, １４は非線形で動作するようにバイアスされる。
【００１５】
第１、第２デュアルゲートＦＥＴ１２, １４のドレインが共通接続されたミキサ出力ポート１８には、第２基準電圧（Ｖｄｄ）３２に接続されたダイプレクサ３０が接続される。このダイプレクサ３０は第１フィルタおよび第２フィルタからなる。第１フィルタは、前記入力信号周波数と局部発振器出力信号周波数との和周波数の第１の信号だけを低減衰度で通過させるフィルタであり、出力が第１出力ポート３４に接続される。第２フィルタは、前記局部発振器出力信号周波数の２倍の周波数の第２の信号だけを低減衰度で通過させるフィルタであり、出力が第２出力ポート３６に接続される。
【００１６】
以下、図１の回路動作を説明する。
第１および第２デュアルゲートＦＥＴ１２, １４の第１ゲートに供給される入力信号のイン及びアウトオブ位相成分は出力ポート１８で取り消される。同様に、第１および第２デュアルゲートＦＥＴ１２, １４の第２ゲートに供給される局部発振器出力信号のイン及びアウトオブ位相成分も出力ポート１８で取り消される。従って、プッシュ−プッシュミキサ１０は入力信号および局部発振器出力信号の周波数の信号は出力しない。
【００１７】
入力信号及び局部発振器出力信号のイン位相成分は第１デュアルゲートＦＥＴ１２の第１，第２ゲートに供給される。第１デュアルゲートＦＥＴ１２は、イン位相入力信号成分及びイン位相局部発振器出力信号成分の周波数の和と同様な周波数成分を有するイン位相変換信号を発生する。これと同様に、入力信号及び局部発振器出力信号のアウトオブ位相成分は第２デュアルゲートＦＥＴ１４の第１、第２ゲートに供給される。第２デュアルゲートＦＥＴ１４は、アウトオブ位相入力信号成分及びアウトオブ位相局部発振器出力信号成分の周波数の和と同様な周波数成分を有するアウトオブ位相変換信号を発生する。
【００１８】
変換されたアウトオブ位相成分は、入力信号周波数、局部発振器出力信号周波数及び位相シフトの和と同様な周波数を有する。ここで、アウトオブ位相成分は、元来、イン位相成分から１８０°だけそれぞれ位相シフトされている。したがって、位相シフトの和は位相シフトがないことと同様の３６０°となる。したがって、２つのＦＥＴ１２，１４で変換された信号は、入力信号周波数及び局部発振器出力信号周波数の和周波数で、且つイン位相（偶数モード）になり、ミキサ出力ポート１８で一緒に加算される。すなわち、ミキサ出力ポート１８には、入力信号周波数と局部発振器出力信号周波数の和の周波数の第１の信号が出力される。
【００１９】
第１、第２デュアルゲートＦＥＴ１２, １４は非線形で動作するようにバイアスされていて、入力される信号を示す式の２次部分を発生する。それぞれの２次部分はＦＥＴ１２，１４に供給された信号周波数の２倍の周波数成分を含有する。従って、第１デュアルゲートＦＥＴ１２は局部発振器出力信号のイン位相成分の周波数の２倍の周波数の信号を発生し、第２デュアルゲートＦＥＴ１４は局部発振器出力信号のアウトオブ位相成分の周波数の２倍の周波数の信号を発生する。周波数が２倍となった信号間の位相関連性は、元来の信号（２倍でない）の位相差の２倍になる。従って、アウトオブ位相信号（位相差が１８０°）は、位相が２倍となって、イン位相信号（位相差が３６０°）を発生する。これらイン位相信号は直接加算することができる。すなわち、ミキサ出力ポート１８には、局部発振器出力信号周波数の２倍の周波数の第２の信号が出力される。
【００２０】
しかる後、ミキサ出力ポート１８に出力された第１の信号（入力信号周波数と局部発振器出力信号周波数の和の周波数の信号）と第２の信号（局部発振器出力信号周波数の２倍の周波数の信号）は、ダイプレクサ３０の第１フィルタおよび第２フィルタで分離され、第１出力ポート３４および第２出力ポート３６に出力される。
【００２１】
そして、このような回路によれば、入力信号周波数と局部発振器出力信号周波数の和と局部発振器出力信号周波数の２逓倍とをプッシュ−プッシュミキサ１０の単一の回路で行うことができ、この部分の回路を簡単、廉価にし得るから、このような回路を使用する携帯用電話機やページャなどの価格を低減することが可能となる。
【００２２】
なお、以上の実施の形態は一具体例にすぎず、本発明は適切な修正及び変更が可能である。例えば、位相インバータ回路は、実施の形態のトランス形式の外に、共通エミッタ位相スプリッタ増幅器或いは他の種々の増幅器又は変換器回路などを用いることができる。さらに、デュアルゲートＦＥＴの並列接続は、バイポーラトランジスタのカスケード接続に置き換えることができる。
【００２３】
【発明の効果】
以上詳細に説明したように、本発明の高周波変換回路は、入力信号周波数と局部発振器出力信号周波数の和と局部発振器出力信号周波数の２逓倍とを単一の回路で行うことができ、この部分の回路を簡単、廉価にし得るから、このような回路を使用する携帯用電話機やページャなどの価格を低減することが可能となる。
【図面の簡単な説明】
【図１】本発明の高周波変換回路の実施の形態を示す回路図。
【図２】従来の標準２重変換回路を示す回路図。
【符号の説明】
１０ プッシュ−プッシュミキサ
１２ 第１デュアルゲートＦＥＴ
１４ 第２デュアルゲートＦＥＴ
１６ 基準電圧
１８ ミキサ出力ポート
２２ 第１位相インバータ回路
２４ 第２位相インバータ回路
３０ ダイプレクサ
Claims (2)
- 第１周波数の入力信号が供給され、この入力信号の１８０°位相差のイン位相成分及びアウトオブ位相成分を出力する第１位相インバータ入力部と、
第２周波数の局部発振器出力信号が供給され、この局部発振器出力信号の１８０°位相差のイン位相成分及びアウトオブ位相成分を出力する第２位相インバータ入力部と、
ソースは基準電圧に共通接続され、ドレインは出力ポートに共通接続された並列接続の第１及び第２デュアルゲートＦＥＴからなり、前記第１及び第２位相インバータ入力部より出力された入力信号及び局部発振器出力信号のイン位相成分が前記第１デュアルゲートＦＥＴの第１、第２ゲートに供給され、前記第１及び第２位相インバータ入力部より出力された入力信号及び局部発振器出力信号のアウトオブ位相成分が前記第２デュアルゲートＦＥＴの第１、第２ゲートに供給される混合部と、
前記第１及び第２デュアルゲートＦＥＴの各ゲートに接続され、第１及び第２デュアルゲートＦＥＴが非線形で動作するようにバイアスするバイアス用抵抗とを具備し、
前記混合部は、入力信号周波数と局部発振器出力信号周波数との和周波数の第１の信号を共通の出力ポートに出力し、さらに、第１及び第２デュアルゲートＦＥＴが非線形で動作して入力される信号を示す式の２次部分を発生して周波数が２倍になると、本来は打消されるイン位相成分とアウトオブ位相成分の位相差も２倍になって両成分が加算されることから局部発振器出力信号周波数の２逓倍周波数の第２の信号を前記共通の出力ポートに出力し、
共通の出力ポートには、前記第１の信号と第２の信号とを分離して出力するダイプレクサが更に接続され、
周波数の混合回路と逓倍回路として動作することを特徴とする高周波変換回路。 - 前記ダイプレクサは、前記第１の信号だけを通過させる第１フィルタ、及び前記第２の信号だけを通過させる第２フィルタより構成されることを特徴とする請求項１記載の高周波変換回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/811,625 | 1997-03-05 | ||
| US08/811,625 US5826183A (en) | 1997-03-05 | 1997-03-05 | Circuit for simultaneous frequency doubler and mixer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10303652A JPH10303652A (ja) | 1998-11-13 |
| JP4021541B2 true JP4021541B2 (ja) | 2007-12-12 |
Family
ID=25207079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04162798A Expired - Lifetime JP4021541B2 (ja) | 1997-03-05 | 1998-02-24 | 高周波変換回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5826183A (ja) |
| JP (1) | JP4021541B2 (ja) |
| KR (1) | KR100260493B1 (ja) |
| CN (1) | CN1125533C (ja) |
| TW (1) | TW367663B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278872B1 (en) * | 1998-10-16 | 2001-08-21 | Nortel Networks Limited | Frequency converter with improved linearity |
| EP1145422A4 (en) * | 1998-11-09 | 2002-10-02 | Smith Technology Dev Llc | ADJUSTABLE BALANCE MODULATOR |
| US7020450B2 (en) * | 2000-09-05 | 2006-03-28 | Nec Corporation | Active inductors using bipolar silicon transistors |
| GB0204708D0 (en) * | 2002-02-28 | 2002-04-17 | Jennic Ltd | Integrated circuit |
| US7239854B2 (en) * | 2002-03-15 | 2007-07-03 | Infineon Technologies Ag | Frequency-doubling circuit arrangement, and mobile radio having that circuit arrangement |
| US7509111B2 (en) * | 2002-04-30 | 2009-03-24 | Infineon Technologies Ag | Integrated circuit having a mixer circuit |
| DE50303585D1 (de) * | 2002-04-30 | 2006-07-06 | Infineon Technologies Ag | Integrierte schaltung |
| US6861891B2 (en) * | 2002-11-25 | 2005-03-01 | Dragonwave, Inc. | Sub-harmonic mixer |
| US7570936B2 (en) * | 2006-10-27 | 2009-08-04 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Sub-harmonically pumped mixer |
| US7933576B2 (en) * | 2006-12-05 | 2011-04-26 | Electronics And Telecommunications Research Institute | Sub-harmonic mixer |
| US7962114B2 (en) * | 2007-01-12 | 2011-06-14 | International Business Machines Corporation | Drain-pumped sub-harmonic mixer for millimeter wave applications |
| CN102104363B (zh) * | 2011-03-01 | 2013-01-23 | 北京大学 | 一种太赫兹硅基四倍频器及多倍频器 |
| CN102104362B (zh) * | 2011-03-01 | 2013-03-06 | 北京大学 | 一种毫米波倍频器及级联倍频器 |
| US9565675B2 (en) * | 2014-09-26 | 2017-02-07 | Hughes Network Systems L.L.C. | Fixed intermediate frequency signal with tuned low frequency local oscillator reference for linear transmitter |
| JP2017046246A (ja) * | 2015-08-27 | 2017-03-02 | 住友電気工業株式会社 | 電子回路 |
| US10355678B2 (en) * | 2016-12-05 | 2019-07-16 | The Regents Of The University Of California | High-efficiency frequency doubler with a compensated transformer-based input balun |
| US10797647B1 (en) * | 2019-08-05 | 2020-10-06 | GM Global Technology Operations LLC | Receiver apparatus |
| US11075604B2 (en) * | 2019-09-26 | 2021-07-27 | Psemi Corporation | RF frequency multiplier without balun |
| CN110912515B (zh) * | 2019-12-31 | 2023-05-16 | 中国工程物理研究院电子工程研究所 | 一种多基片的宽带肖特基平衡式二倍频结构 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2064892B (en) * | 1979-12-06 | 1983-06-22 | Marconi Instruments Ltd | Frequency multipliers |
| US4513250A (en) * | 1983-05-31 | 1985-04-23 | Northern Telecom Limited | Signal cuber |
| US4814649A (en) * | 1987-12-18 | 1989-03-21 | Rockwell International Corporation | Dual gate FET mixing apparatus with feedback means |
| US5602501A (en) * | 1992-09-03 | 1997-02-11 | Sumitomo Electric Industries, Ltd. | Mixer circuit using a dual gate field effect transistor |
| JP3148010B2 (ja) * | 1992-09-11 | 2001-03-19 | 住友電気工業株式会社 | ミキサ回路 |
| US5661424A (en) * | 1993-01-27 | 1997-08-26 | Gte Laboratories Incorporated | Frequency hopping synthesizer using dual gate amplifiers |
| JPH06334440A (ja) * | 1993-03-26 | 1994-12-02 | Sanyo Electric Co Ltd | ダブルバランスミキサ回路 |
| EP0742640B1 (en) * | 1995-04-12 | 2001-07-04 | Matsushita Electric Industrial Co., Ltd. | A front-end circuit |
-
1997
- 1997-03-05 US US08/811,625 patent/US5826183A/en not_active Expired - Lifetime
- 1997-12-11 KR KR1019970067619A patent/KR100260493B1/ko not_active IP Right Cessation
-
1998
- 1998-02-09 TW TW087101677A patent/TW367663B/zh not_active IP Right Cessation
- 1998-02-11 CN CN98103818A patent/CN1125533C/zh not_active Expired - Fee Related
- 1998-02-24 JP JP04162798A patent/JP4021541B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW367663B (en) | 1999-08-21 |
| CN1125533C (zh) | 2003-10-22 |
| JPH10303652A (ja) | 1998-11-13 |
| CN1192608A (zh) | 1998-09-09 |
| KR19980079524A (ko) | 1998-11-25 |
| KR100260493B1 (ko) | 2000-07-01 |
| US5826183A (en) | 1998-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4021541B2 (ja) | 高周波変換回路 | |
| KR100533626B1 (ko) | 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기 | |
| US7242918B2 (en) | Current driven polyphase filters and method of operation | |
| JP4056739B2 (ja) | 高調波ミクサ | |
| US8362820B2 (en) | Semiconductor integrated circuit | |
| KR101905785B1 (ko) | 자가-혼합을 이용하는 주파수 체배 | |
| US6728527B2 (en) | Double up-conversion modulator | |
| US7181186B2 (en) | Mixer and frequency conversion apparatus for improving phase-mismatching | |
| JP2007306573A (ja) | 周波数アップコンバータ及び周波数ダウンコンバータ | |
| JP4765029B2 (ja) | 映像周波数を強固に排除する低ノイズ周波数コンバータ | |
| KR102347261B1 (ko) | 주파수 선택적 특성을 갖는 이중 평형 주파수 변환 믹서 | |
| JPH03163974A (ja) | 多種基準ｔｖ信号群を復調する方法及びこの方法を実行するための回路装置 | |
| US7155194B2 (en) | Mixer used in direct conversion transceiver and related method | |
| KR100456163B1 (ko) | 반 국부발진주파수를 이용한 주파수 혼합기 | |
| US20050140402A1 (en) | Frequency converter | |
| US20020142747A1 (en) | CMOS frequency conversion using dual mixers for sideband suppression | |
| JP5001186B2 (ja) | 乗算回路及び通信装置 | |
| JP4245342B2 (ja) | ミクサ、受信装置及び送信装置 | |
| JPS5925432A (ja) | 送信周波数変換器 | |
| JPH09289417A (ja) | 周波数変換回路 | |
| JPH11112238A (ja) | Ｆｅｔミキサ | |
| JPH11112237A (ja) | Ｆｅｔミキサ | |
| JPH0756504Y2 (ja) | 周波数変換装置 | |
| JPS604317A (ja) | 周波数変換器 | |
| JPS62235808A (ja) | 周波数変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060529 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070405 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070927 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |