JP2017046246A

JP2017046246A - 電子回路

Info

Publication number: JP2017046246A
Application number: JP2015168345A
Authority: JP
Inventors: 修姉川; Osamu Anegawa
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2015-08-27
Filing date: 2015-08-27
Publication date: 2017-03-02
Also published as: US9948238B2; US20170063345A1

Abstract

【課題】変換効率の低下を抑制することが可能な電子回路を提供する。【解決手段】一端に入力信号端子１７が接続される第１伝送線路１６と、一端に出力信号端子１９が接続される第２伝送線路１８と、第１端子１２Ｄ（ドレイン）が前記第１伝送線路の他端に接続され、第２端子１２Ｓ（ソース）が前記第２伝送線路の他端に接続され、制御端子１２Ｇ（ゲート）に端子１３から第１局部発振信号が入力される第１トランジスタ１２と、第１端子１４Ｄ（ドレイン）が前記第１伝送線路の他端に接続され、第２端子１４Ｓ（ソース）が前記第２伝送線路の他端に接続され、制御端子１４Ｇ（ゲート）に端子１５から前記第１局部発振信号とは逆相の第２局部発振信号が入力される第２トランジスタ１４と、を備える。【選択図】図１

Description

本件は電子回路に関する。

ミリ波帯、準ミリ波帯では、十分な電力を有する安定局発振源を得ることが難しい。このため、低い周波数で駆動できる高調波ミキサ等の電子回路が用いられている。

例えば、非特許文献１には、低い周波数を有する入力信号を高い周波数の出力信号へ変換する高調波ミキサが開示されている。

Herbert. Zirath, 'A subharmonically Pumped Resistive Dual-HEMT-Mixer', IEEE MTT-S Digest, p875-p878, 1991, IEEE MTT-S International.

高調波ミキサでは、局部発振信号（以下ＬＯ（local Oscillation）信号）でトランジスタのオン／オフを切り換えることで、信号のミキシングを行う。高調波ミキサの変換効率は、オン／オフ時における信号の比率で決定される。

高調波ミキサに用いられる配線のインダクタンス成分が大きい場合、高周波ミキサの変換効率が低下してしまう。特に、例えば準ミリ波またはミリ波帯域の信号を用いる場合、インダクタンス成分の影響が大きくなり、高調波ミキサの変換効率が大きく低下する。本願発明は、上記課題に鑑み、変換効率の低下を抑制することができる電子回路を提供することを目的とする。

本発明の一形態は、一端に入力信号端子が接続される第１伝送線路と、一端に出力信号端子が接続される第２伝送線路と、第１端子が前記第１伝送線路の他端に接続され、第２端子が前記第２伝送線路の他端に接続され、制御端子に第１局部発振信号が入力される第１トランジスタと、第１端子が前記第１伝送線路の他端に接続され、第２端子が前記第２伝送線路の他端に接続され、制御端子に前記第１局部発振信号とは逆相の第２局部発振信号が入力される第２トランジスタと、を備える電子回路である。

上記発明によれば、変換効率の低下を抑制することができる電子回路を提供することが可能となる。

図１は実施例１に係る電子回路を例示する回路図である。図２は実施例１におけるＬＯ信号、ＩＦ信号およびＲＦ信号のグラフである。図３は比較例に係る電子回路を例示する回路図である。図４は実施例２に係る電子回路を例示する回路図である。図５は実施例３に係る電子回路を例示する回路図である。図６は実施例３に係る電子回路のシミュレーション結果を示すグラフである。図７は実施例４に係る電子回路を例示する回路図である。

本発明の一形態は、（１）一端に入力信号端子が接続される第１伝送線路と、一端に出力信号端子が接続される第２伝送線路と、第１端子が前記第１伝送線路の他端に接続され、第２端子が前記第２伝送線路の他端に接続され、制御端子に第１局部発振信号が入力される第１トランジスタと、第１端子が前記第１伝送線路の他端に接続され、第２端子が前記第２伝送線路の他端に接続され、制御端子に前記第１局部発振信号とは逆相の第２局部発振信号が入力される第２トランジスタと、を備える電子回路である。第１局部発振信号および第２局部発振信号により、第１トランジスタおよび第２トランジスタは交互にオン／オフを切り換える。これにより第１局部発振信号および第２局部発振信号の２倍の周波数の信号を生成する。また、当該信号と、入力信号端子に入力される入力信号とをミキシングすることで、出力信号を生成する。このため入力信号および出力信号に対するインダクタンス成分の影響が抑制される。これにより、電子回路の変換効率の低下が抑制される。
（２）一端が前記第１トランジスタの第２端子および前記第２トランジスタの第２端子と前記第２伝送線路の他端との間に接続され、他端が基準電位に接続されたインダクタを備えることが好ましい。これにより、第１トランジスタおよび第２トランジスタの第２端子のバイアス電圧を基準電位とすることができる。
（３）前記第１トランジスタおよび前記第２トランジスタの第１端子はソース端子であり、前記第１トランジスタおよび前記第２トランジスタの第２端子はドレイン端子であり、前記第１トランジスタおよび前記第２トランジスタの制御端子はゲート端子であることが好ましい。これにより、第１トランジスタおよび第２トランジスタにおいて変換効率の低下を抑制することができる。
（４）前記第１トランジスタの制御端子に接続される第１バイアス回路と、前記第２トランジスタの制御端子に接続される第２バイアス回路と、を備えることが好ましい。これにより、第１トランジスタおよび第２トランジスタの制御端子にバイアス電圧を印加することができる。

本発明の実施例について説明する。

図１は実施例１に係る電子回路１００を例示する断面図である。図１に示すように、電子回路１００は、バラン１０、第１トランジスタ１２、第２トランジスタ１４、第１伝送線路１６および第２伝送線路１８を備える。

バラン１０は端子１１、１３および１５に接続されている。端子１１からバラン１０に局部発振信号が入力される。バラン１０は端子１３に第１局部発振信号（第１ＬＯ信号）を出力し、端子１５に第２局部発振信号（第２ＬＯ信号）を出力する。第１ＬＯ信号（第１局部発振信号）の位相に対して、第２ＬＯ信号（第２局部発振信号）の位相は約１８０°ずれている。

第１トランジスタ１２および第２トランジスタ１４は、例えばそれぞれ電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）である。第１トランジスタ１２のゲート端子１２Ｇ（制御端子）は端子１３に接続されている。第２トランジスタ１４のゲート端子１４Ｇ（制御端子）は端子１５に接続されている。第１ＬＯ信号は第１トランジスタ１２のゲート端子１２Ｇに入力され、第２ＬＯ信号は第２トランジスタ１４のゲート端子１４Ｇに入力される。また、第１トランジスタのドレイン端子１２Ｄ（第１端子）と第２トランジスタ１４のドレイン端子１４Ｄ（第１端子）とは接続されている。第１トランジスタのソース端子１２Ｓ（第２端子）と第２トランジスタ１４のソース端子１４Ｓ（第２端子）とは接続されている。

第１伝送線路１６の一端は端子１７（入力信号端子）に接続され、第１伝送線路１６の他端は第１トランジスタ１２のドレイン端子１２Ｄおよび第２トランジスタ１４のドレイン端子１４Ｄに接続されている。第２伝送線路１８の一端は端子１９（出力信号端子）に接続され、第２伝送線路１８の他端は第１トランジスタ１２のソース端子１２Ｓおよび第２トランジスタ１４のソース端子１４Ｓに接続されている。第１伝送線路１６および第２伝送線路１８は例えばマイクロストリップラインまたはコプレーナラインなどである。

ＩＦ（Intermediate Frequency）信号（入力信号）は端子１７に入力される。ＲＦ（Radio Frequency）信号（出力信号）は端子１９から出力される。ＲＦ信号は、第１ＬＯ信号および第２ＬＯ信号の周波数の２倍の周波数の信号と、ＩＦ信号と、に基づく信号である。例えば、第１ＬＯ信号および第２ＬＯ信号の周波数をｆ１、ＩＦ信号の周波数をｆ２とすると、ＲＦ信号の周波数は２×ｆ１＋ｆ２および２×ｆ１−ｆ２である。

図２は実施例１におけるＬＯ信号、ＩＦ信号およびＲＦ信号のグラフである。図２の横軸は時間［１０^−９ｓｅｃ］、縦軸は電圧［Ｖ］であり、点線２０、実線２２および破線２４はそれぞれ第１ＬＯ信号、ＩＦ信号およびＲＦ信号に対応する。点線２０は第１トランジスタ１２のゲート端子１２Ｇに入力される第１ＬＯ信号を示している。

第１トランジスタ１２は、ゲート端子１２Ｇに入力される第１ＬＯ信号の電圧が０．５Ｖ未満であるときオフであり（オープン）、０．５Ｖ以上であるときオンになる（ショート）。したがって、第１トランジスタ１２は第１ＬＯ信号の１周期毎に１回オンとなる。第２トランジスタ１４に入力される第２ＬＯ信号（不図示）は、点線２０の第１ＬＯ信号を反転した信号である。第２トランジスタ１４は、第１トランジスタ１２と同様に、ゲート端子１４Ｇに入力される第２ＬＯ信号の電圧が０．５Ｖ未満であるときオフであり（オープン）、０．５Ｖ以上であるときオンする（ショート）。したがって、図２より第２トランジスタ１４は第２ＬＯ信号の１周期毎に１回オンとなるが、そのタイミングは第１トランジスタ１２と半周期ずれている。よって、第１トランジスタ１２および第２トランジスタ１４は、第１ＬＯ信号および第２ＬＯ信号の周波数の２倍の周波数で、交互にオン／オフする。

第１トランジスタおよび第２トランジスタの両方がオフのとき、ＩＦ信号は第１トランジスタ１２および第２トランジスタ１４で反射されるため、ＩＦ信号は端子１９から出力されず、ＲＦ信号の電圧は０Ｖである。一方、第１トランジスタ１２および第２トランジスタ１４のいずれか一方がオンのとき、ＩＦ信号は第１伝送線路１６を経由し、第１トランジスタ１２および第２トランジスタ１４の一方に流れる。したがって、端子１９からＩＦ信号がＲＦ信号として出力される。前述のように、第１トランジスタ１２および第２トランジスタ１４のオン／オフの切り換えの周波数は第１ＬＯ信号および第２ＬＯ信号の周波数の２倍である。このため、ＲＦ信号は、第１ＬＯ信号および第２ＬＯ信号の周波数ｆ１の２倍の周波数の信号と、ＩＦ信号とをミキシングした信号となる。このように電子回路１００は、ＬＯ信号（第１ＬＯ信号または第２ＬＯ信号）とＩＦ信号とをミキシングしてＲＦ信号を出力する高調波ミキサとして機能する。

以上のように、実施例１においては、ドレイン端子１２Ｄおよび１４Ｄが第１伝送線路１６の他端に接続され、ソース端子１２Ｓおよび１４Ｓが第２伝送線路１８の他端に接続されている。ゲート端子１２Ｇには第１ＬＯ信号が入力され、ゲート端子１４Ｇには第２ＬＯ信号が入力される。

実施例１によれば、第１トランジスタ１２および第２トランジスタ１４が交互にオン／オフを切り換えることで、第１ＬＯ信号および第２ＬＯ信号の周波数ｆ１の２倍の周波数の信号と、ＩＦ信号とをミキシングした信号であるＲＦ信号が出力される。第１トランジスタ１２および第２トランジスタ１４にインダクタが直列に接続されていない。このため、第１トランジスタ１２および第２トランジスタ１４に直列に接続されるインダクタンス成分が非常に小さくなる。これにより、ＩＦ信号およびＲＦ信号に対するインダクタンス成分の影響が抑制される。この結果、電子回路１００の変換効率の低下が抑制される。

実施例１において、第１ＬＯ信号および第２ＬＯ信号の周波数ｆ１は、ＩＦ信号の周波数ｆ２よりも高い。これにより、ＩＦ信号をアップコンバートしてＲＦ信号を生成することができる。

実施例１において、第１ＬＯ信号および第２ＬＯ信号をゲート端子１２Ｇおよびゲート端子１４Ｇにそれぞれ入力することで、第１トランジスタ１２および第２トランジスタ１４を交互にオン／オフする。これにより、高い周波数のＲＦ信号を出力することができる。また、変換効率の低下を抑制することができる。

次に比較例について説明する。図３は比較例に係る電子回路１００Ｒを例示する回路図である。電子回路１００と同じ構成については説明を省略する。

図３に示すように、第１トランジスタ１２のドレイン端子１２Ｄと第２トランジスタ１４のドレイン端子１４Ｄとは接続されている。さらにドレイン端子１２Ｄおよび１４Ｄは、第１伝送線路１６の他端および第２伝送線路１８の他端に接続されている。インダクタＬ１の一端は第１トランジスタ１２のソース端子１２Ｓに接続され、他端は接地されている。インダクタＬ２の一端は第２トランジスタ１４のソース端子１４Ｓに接続され、他端は接地されている。

比較例において、第１トランジスタ１２および第２トランジスタ１４は第１ＬＯ信号および第２ＬＯ信号の周波数の２倍の周波数で、交互にオンオフする。第１トランジスタ１２および第２トランジスタ１４のいずれか一方がオンの場合、第１伝送線路１６と第２伝送線路１８との間のノードＮがグランド電位に接続される。このため、ＩＦ信号がノードＮにおいて反射される。この結果、ＲＦ信号の電圧は０Ｖとなる。一方、第１トランジスタ１２および第２トランジスタ１４のいずれもオフの場合、ＩＦ信号がＲＦ信号として端子１９から出力される。

しかしながら、インダクタＬ１およびＬ２が、第１トランジスタ１２および第２トランジスタ１４に直列に接続されている。これにより、第１トランジスタ１２または第２トランジスタ１４をオンにしたとき、インダクタＬ１およびＬ２のインダクタンスに対応するインピーダンスが、第１トランジスタ１２および第２トランジスタ１４とグランド電位との間に付加されることになる。したがって、ノードＮの電位がグランド電位にならない。このため、ノードＮにおけるＩＦ信号の反射率が低下する。第１トランジスタ１２または第２トランジスタ１４のいずれかがオンのとき、ＩＦ信号の一部が端子１７から端子１９に向けて流れてしまうため、ＲＦ信号の電圧が０Ｖとならない。したがって、ＲＦ信号のオン／オフ比が低下する。この結果、電子回路１００Ｒの変換効率が低下する。

インダクタＬ１およびＬ２は、ドレイン端子１２Ｄおよび１４Ｄを接地するための配線のインダクタンス成分に対応する。例えばビア配線を介してドレイン端子１２Ｄおよび１４Ｄを接地することで、インダクタＬ１およびＬ２のインダクタンスを小さくすることができる。しかしこの場合でも、ビア配線のインダクタンス成分がノードＮとグランドとの間に付加される。この結果、変換効率が低下してしまう。

実施例１は、比較例とは異なる構成を有していることにより、第１トランジスタ１２および第２トランジスタにインダクタが直列に接続されないため、変換効率の高い高調波ミキサを実現することができる。

実施例２は、インダクタＬ３、バイアス回路３０および３２を設けた例である。実施例１と同じ構成については、説明を省略する。図４は実施例２に係る電子回路２００を例示する回路図である。

図４に示すように、電子回路２００は、電子回路１００の構成に加え、インダクタＬ３、バイアス回路３０および３２を備える。

インダクタＬ３の一端は、ソース端子１２Ｓおよび１４Ｓと第２伝送線路１８との間に接続され、他端は接地されている。インダクタＬ３は直流（Direct current：ＤＣ）信号に対して接地され、ＲＦ信号などの高周波信号に対してはオープンである。このため、インダクタＬ３により、ソース端子１２Ｓおよび１４Ｓの電位（ソースバイアス電圧）をほぼグランド電位とすることができる。このように、基準電位は例えばグランド電位である。

バイアス回路３０（第１バイアス回路）は伝送線路３１、キャパシタＣ１および直流電源Ｖｃｃ１を有する。バイアス回路３２（第２バイアス回路）は伝送線路３３、キャパシタＣ２および直流電源Ｖｃｃ２を有する。

バイアス回路３０の伝送線路３１の一端は、端子１３と、第１トランジスタ１２のゲート端子１２Ｇとの間のノードに接続されている。伝送線路３１の他端は、キャパシタＣ１を介して接地され、かつ直流電源Ｖｃｃ１に接続されている。

バイアス回路３２の伝送線路３３の一端は、端子１５と、第２トランジスタ１４のゲート端子１４Ｇとの間のノードに接続されている。伝送線路３３の他端は、キャパシタＣ２を介して接地され、かつ直流電源Ｖｃｃ２に接続されている。

直流電源Ｖｃｃ１およびＶｃｃ２の電圧は例えば−１Ｖである。バイアス回路３０は第１トランジスタ１２に、ゲートバイアス電圧として直流電源Ｖｃｃ１の電圧を印加する。バイアス回路３２は第２トランジスタ１４に、ゲートバイアス電圧として直流電源Ｖｃｃ２の電圧を印加する。

第１ＬＯ信号および第２ＬＯ信号の波長をλとすると、伝送線路３１および３３はそれぞれλ／４の電気長を有する。キャパシタＣ１およびＣ２それぞれのキャパシタンスをＣとすると、２πｆ１・Ｃは第１伝送線路１６および第２伝送線路１８の特性インピーダンス（例えば５０Ω）より十分大きいことが好ましい。これにより、第１ＬＯ信号および第２ＬＯ信号がグランドに流れることを抑制することができる。

実施例２によれば、実施例１と同様に、変換効率の低下が抑制される。また、実施例２に係る電子回路２００は、一端が第１トランジスタ１２および第２トランジスタ１４のソース端子１２Ｓおよび１４Ｓと第２伝送線路１８の他端との間に接続され、他端が接地されたインダクタＬ３を備える。インダクタＬ３により、ソース端子１２Ｓおよび１４Ｓの電位（ソースバイアス電圧）はほぼグランド電位となる。

バイアス回路３０は第１トランジスタ１２のゲート端子１２Ｇに接続され、バイアス回路３２は第２トランジスタ１４のゲート端子１４Ｇに接続されている。これにより、第１トランジスタ１２および第２トランジスタ１４のソース・ゲート間にゲートバイアス電圧を印加することができる。

インダクタＬ３はＲＦ信号に対してオープンであることが好ましい。つまり、ＲＦ信号の周波数において、インダクタＬ３のインピーダンスは、第１伝送線路１６および第２伝送線路１８の特性インピーダンスよりも十分大きいことが好ましい。例えばインダクタＬ３のインダクタンスをＬ、ＲＦ信号の周波数をｆ３、第１伝送線路１６および第２伝送線路１８の特性インピーダンスを５０Ωとすると、２πｆ３・Ｌ≫５０Ωであることが好ましい。これにより、ＲＦ信号がグランドに漏洩しにくくなる。ＲＦ信号は例えば数十ＧＨｚのような高い周波数の信号であるため、インダクタＬ３のインダクタンスＬは小さくすることができる。

また、インダクタＬ３は、高周波的に第１トランジスタ１２および第２トランジスタ１４と直列に接続されていない。このため、前述の比較例のように、インダクタンス成分による変換効率の低下の問題は生じない。

インダクタＬ３の一端を第１トランジスタ１２および第２トランジスタ１４と端子１７との間に接続し、他端を接地してもよい。この場合、端子１２Ｄおよび１４Ｄがソース、端子１２Ｓおよび１４Ｓがドレインとして機能する。インダクタＬ３はＩＦ信号に対して、第１伝送線路１６および第２伝送線路１８の特性インピーダンス（例えば５０Ω）より十分高いインピーダンスを有していればよい。ＩＦ信号がＲＦ信号より低い周波数を有する場合、インピーダンスを高めるためにインダクタＬ３のインダクタンスを大きくすることとなる。これによりインダクタＬ３の実装面積が大きくなる。インダクタＬ３を小さくし、電子回路２００を小型化するためには、図４のようにインダクタＬ３を第１トランジスタ１２および第２トランジスタ１４と端子１９との間に接続することが好ましい。また、ＩＦ信号がＲＦ信号より高い周波数を有する場合、インダクタＬ３は第１トランジスタ１２および第２トランジスタ１４と端子１７との間に接続することが好ましい。

また、ＲＦ信号が２×ｆ１＋ｆ２および２×ｆ１−ｆ２のような高い周波数を有することにより、インダクタＬ３のインダクタンスを小さくすることができる。このため電子回路２００を小型化することができる。

実施例３は、フィルタを設けた例である。実施例１と同じ構成については、説明を省略する。図５は実施例３に係る電子回路３００を例示する回路図である。

図５に示すように、電子回路３００は、バイアス回路４０および５０、ローパスフィルタ６０、ハイパスフィルタ６２、ならびにバラン６４を備える。

バイアス回路４０（第１バイアス回路）は、抵抗Ｒ１、キャパシタＣ３およびＣ４、伝送線路４２、４４および４６、ならびに直流電源Ｖｃｃ１を有し、端子１３と第１トランジスタ１２のゲート端子１２Ｇとの間に接続されている。伝送線路４２の一端は第１トランジスタ１２のゲート端子１２Ｇに接続され、他端は伝送線路４４の一端および伝送線路４６の一端に接続されている。伝送線路４４の他端はキャパシタＣ３の一端に接続され、キャパシタＣ３の他端は端子１３に接続されている。伝送線路４６の他端は抵抗Ｒ１の一端に接続され、抵抗Ｒ１の他端は直流電源Ｖｃｃ１に接続されている。キャパシタＣ４の一端は、抵抗Ｒ１と伝送線路４６との間に接続され、他端は接地されている。バイアス回路４０は、第１トランジスタ１２のゲート端子１２Ｇにゲートバイアス電圧として直流電源Ｖｃｃ１の電圧を印加する。バイアス回路４０は端子１３と第１トランジスタ１２との間のインピーダンスを整合する整合回路としても機能する。

バイアス回路５０（第２バイアス回路）は、抵抗Ｒ２、キャパシタＣ５およびＣ６、伝送線路５２、５４および５６、ならびに直流電源Ｖｃｃ２を有し、端子１５と第２トランジスタ１４のゲート端子１４Ｇとの間に接続されている。バイアス回路５０の回路要素は、バイアス回路４０の対応する回路要素と同様に接続されている。バイアス回路５０は、第２トランジスタ１４のゲート端子１４Ｇにゲートバイアス電圧として直流電源Ｖｃｃ２の電圧を印加する。バイアス回路５０は端子１５と第２トランジスタ１４との間のインピーダンスを整合する整合回路としても機能する。

伝送線路４２、４４、４６、５２、５４および５６それぞれの特性インピーダンスは例えば５０Ωである。バイアス回路４０および５０、ローパスフィルタ６０およびハイパスフィルタ６２のインダクタ、キャパシタおよび伝送線路の少なくとも一つを分布定数線路としてもよい。

ローパスフィルタ６０は、インダクタＬ４、キャパシタＣ７およびＣ８を備える。インダクタＬ４は、端子１７と第１伝送線路１６との間に直列に接続されている。キャパシタＣ７の一端は端子１７とインダクタＬ４との間に接続され、他端は接地されている。キャパシタＣ８の一端はインダクタＬ４と第１伝送線路１６との間に接続され、他端は接地されている。ローパスフィルタ６０はＲＦ信号を抑圧し、ＩＦ信号を通過させる。ローパスフィルタ６０は端子１７と第１トランジスタ１２および第２トランジスタ１４との間のインピーダンスを整合する整合回路としても機能する。

ハイパスフィルタ６２は、キャパシタＣ９、インダクタＬ５およびＬ６を備える。キャパシタＣ９は、端子１９と第２伝送線路１８との間に直列に接続されている。インダクタＬ５の一端は第２伝送線路１８とキャパシタＣ９との間に接続され、他端は接地されている。インダクタＬ６の一端は第２伝送線路１８と端子１９との間に接続され、他端は接地されている。ハイパスフィルタ６２はＩＦ信号を抑圧し、ＲＦ信号を通過させる。ハイパスフィルタ６２は第１トランジスタ１２および第２トランジスタ１４と端子１９との間のインピーダンスを整合する整合回路としても機能する。

バラン６４は４つのインダクタＬ７〜Ｌ１０を有するマーチャントバランである。インダクタＬ７およびＬ８は直列に接続され、インダクタＬ７の一端は端子１１に接続され、インダクタＬ８の一端は接地されている。端子１１には発振器から局部発振信号が入力される。インダクタＬ９およびＬ１０それぞれの一端は接地電位に接続されている。インダクタＬ９の他端は端子１３に接続され、インダクタＬ１０の他端は端子１５に接続されている。インダクタＬ７およびＬ９がカップリングし、インダクタＬ８およびＬ１０がカップリングする。端子１３に出力される第１ＬＯ信号（第１局部発振信号）の位相に対して、端子１５に出力される第２ＬＯ信号（第２局部発振信号）の位相は約１８０°ずれている。インダクタＬ７〜Ｌ１０に代えて、第１ＬＯ信号および第２ＬＯ信号に対してλ／４の電気長を有する分布定数線路を用いてもよい。

次に電子回路３００が出力するＲＦ信号の周波数スペクトラムのシミュレーションについて説明する。まずシミュレーションに用いたパラメータを説明する。
抵抗Ｒ１およびＲ２の電気抵抗：１０ｋΩ
キャパシタＣ３およびＣ５のキャパシタンス：０．００９ｐＦ
キャパシタＣ４およびＣ６のキャパシタンス：１．１５ｐＦ
キャパシタＣ７およびＣ８のキャパシタンス：１ｐＦ
キャパシタＣ９のキャパシタンス：０．１６ｐＦ
インダクタＬ４のインダクタンス：２．９ｎＨ
インダクタＬ５およびＬ６のインダクタンス：０．４２ｎＨ
伝送線路４２および５２の電気長：０．２０６λ
伝送線路４４および５４の電気長：０．０７２λ
伝送線路４６および５６の電気長：０．０２５λ
（λは第１ＬＯ信号および第２ＬＯ信号の波長）
伝送線路４２、４４、４６、５２、５４および５６の特性インピーダンス：５０Ω
第１トランジスタおよび第２トランジスタそれぞれのゲート幅：４０μｍ
第１トランジスタおよび第２トランジスタそれぞれのゲートフィンガーの数：２
第１ＬＯ信号および第２ＬＯ信号の周波数：１０ＧＨｚ
第１ＬＯ信号および第２ＬＯ信号の強度：−４ｄＢｍ
ＩＦ信号の周波数：２ＧＨｚ
ＩＦ信号の強度：−３ｄＢ

図６は、実施例３に係る電子回路３００のシミュレーション結果であり、ＲＦ信号の周波数スペクトラムを示すグラフである。図６の横軸は周波数［ＧＨｚ］、縦軸は電力［ｄＢｍ］である。図６に示すように、実線７０および実線７２は、１８ＧＨｚおよび２２ＧＨｚにおけるＲＦ信号の電力であり、これらの電力は約−１０ｄＢｍであり、他の周波数の信号に比較してＲＦ信号が強く出力される。これは、電子回路３００が第１ＬＯ信号および第２ＬＯ信号とＩＦ信号とをミキシングしてＲＦ信号を出力していることを示している。

以上のように、実施例３によれば、実施例１と同様に、変換効率の低下が抑制され、図６に示したように大きな出力を得ることができる。

また、実施例３に係る電子回路３００は、第２伝送線路１８の一端と端子１９との間に接続されたハイパスフィルタ６２、および第１伝送線路１６の一端と端子１７との間に接続されたローパスフィルタ６０を備える。ハイパスフィルタ６２がＩＦ信号を抑圧するため、ＩＦ信号の端子１９からの出力は抑制される。またローパスフィルタ６０がＲＦ信号を抑圧するため、ＲＦ信号の端子１７からの出力は抑制される。

実施例４は、インダクタに代えて分布定数線路を設けた例である。実施例３と同じ構成については、説明を省略する。図７は実施例４に係る電子回路４００を例示する回路図である。

図７に示すように、電子回路４００は、ローパスフィルタ８０、ならびにハイパスフィルタ８２を備える。ローパスフィルタ８０およびハイパスフィルタ８２はインダクタに代えて分布定数線路を備える。

ローパスフィルタ８０は、分布定数線路８１、キャパシタＣ７およびＣ８を備える。ハイパスフィルタ８２は、キャパシタＣ９、分布定数線路８３および８４を備える。分布定数線路８１、８３および８４それぞれの特性インピーダンスは例えば５０Ωである。実施例４によれば、実施例１と同様に、変換効率の低下が抑制される。

実施例１〜４において準ミリ波帯域の信号について説明したが、例えばミリ波またはマイクロ波などの帯域に属する信号を入力および出力することができる。

実施例１〜４において、第１ＬＯ信号の位相と第２ＬＯ信号の位相とは、ミキシングができる範囲で逆相であればよい。ここで逆相とは、例えば１８０°の位相のずれ、１８０°±１０°および１８０°±２０°の位相のずれも含むものとする。

実施例１〜４において、ＬＯ信号とＩＦ信号とをミキシングしてＲＦ信号を出力するとしたが、構成はこれに限定されない。例えば、ＬＯ信号の高調波成分と、入力信号とをミキシングして出力信号を生成してもよい。

実施例１〜４において、第１トランジスタ１２および第２トランジスタ１４は、例えば化合物半導体を含むＦＥＴである。化合物半導体は、例えば砒素系半導体および窒化物半導体などを含む。砒素系半導体とはガリウム砒素（ＧａＡｓ）など砒素（Ａｓ）を含む半導体である。窒化物半導体とは、窒素（Ｎ）を含む半導体であり、例えば窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、および窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などがある。なお、第１トランジスタ１２および第２トランジスタ１４は、ＦＥＴ以外のトランジスタでもよい。例えば第１トランジスタ１２および第２トランジスタ１４をバイポーラトランジスタとする場合、ベース端子を制御端子、エミッタ端子およびコレクタ端子の一方を第１端子とし、他方を第２端子とする。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０、６４バラン
１１、１３、１５、１７、１９端子
１２第１トランジスタ
１４第２トランジスタ
１２Ｄ、１４Ｄドレイン端子
１２Ｓ、１４Ｓソース端子
１２Ｇ、１４Ｇゲート端子
１６第１伝送線路
１８第２伝送線路
３０、３２、４０、５０バイアス回路
３１、３３、４２、４４、４６、５２、５４、５６
伝送線路
６０、８０ローパスフィルタ
６２、８２ハイパスフィルタ
８１、８３、８４分布定数線路
Ｃ１〜Ｃ９キャパシタ
Ｌ１〜Ｌ１０インダクタ
Ｒ１、Ｒ２抵抗
１００、２００、３００、４００電子回路

Claims

一端に入力信号端子が接続される第１伝送線路と、
一端に出力信号端子が接続される第２伝送線路と、
第１端子が前記第１伝送線路の他端に接続され、第２端子が前記第２伝送線路の他端に接続され、制御端子に第１局部発振信号が入力される第１トランジスタと、
第１端子が前記第１伝送線路の他端に接続され、第２端子が前記第２伝送線路の他端に接続され、制御端子に前記第１局部発振信号とは逆相の第２局部発振信号が入力される第２トランジスタと、を備える、電子回路。
一端が前記第１トランジスタの第２端子および前記第２トランジスタの第２端子と前記第２伝送線路の他端との間に接続され、他端が基準電位に接続されたインダクタを備える、請求項１に記載の電子回路。
前記第１トランジスタおよび前記第２トランジスタの第１端子はソース端子であり、前記第１トランジスタおよび前記第２トランジスタの第２端子はドレイン端子であり、前記第１トランジスタおよび前記第２トランジスタの制御端子はゲート端子である請求項１または２に記載の電子回路。
前記第１トランジスタの制御端子に接続される第１バイアス回路と、
前記第２トランジスタの制御端子に接続される第２バイアス回路と、を備える請求項１〜３のいずれか一項に記載の電子回路。