CN101176255A - 混频器电路 - Google Patents

Abstract

本发明公开了一种分谐波混频器电路，该分谐波混频器电路包括输入级(52)以及电流调制级(64)。该输入级(52)接收第一频率的RF输入信号(RF+，RF－)并且产生输出电流(i1，i2)，该输出电流(i1，i2)根据该RF输入信号而变化。该电流调制级(64)包括第一晶体管(Q3)和第二晶体管(Q4)，其中，该第一晶体管(Q3)用于接收第一本机振荡器信号(LO₀)，该第二晶体管(Q4)用于接收第二本机振荡器信号(LO₁₈₀)，其中，该第二本机振荡器信号(LO₁₈₀)与该第一本机振荡器信号(LO₀)的相位差是180度，从而两倍于本机振荡器频率的调制电流信号(i0)被叠加在该输出电流之上。

Description

混频器电路

技术领域

本发明涉及混频器电路。

背景技术

混频器电路是射频(RF)设备中的重要构成模块。该混频器电路将第一和第二频率的输入信号进行组合以产生具有该第一和第二频率的和以及该第一和第二频率之间的差的频率的频率分量的输出信号。

图1示出了包括双平衡Gilbert混频器的单片两极RF混频器电路。该混频器2具有第一差分放大器级4，其中，该第一差分放大器级4具有第一和第二晶体管Q1和Q2以及输出端子6，其中，跨越该第一和第二晶体管Q1和Q2施加差分本机振荡器信号LO+和LO-用于调整在负载电阻器RL中流动的电流量，并且在输出端子6处设置第一输出电压IF-。该差分本机振荡器信号也被施加到第二差分放大器级8，该第二差分放大器级8具有第三和第四晶体管Q3和Q4、负载电阻器RL以及设置第二输出电压IF+的输出端子10。该第二和第三晶体管Q2和Q3的集电极分别连接到该第二和第一输出端子10和6。

每个晶体管Q1、Q2、Q3和Q4的跨导取决于那个晶体管的发射极电流，这些发射极电流依次由第五和第六晶体管Q5和Q6之间的差分射频信号RF+和RF-进行调整，该第五和第六晶体管Q5和Q6分别位于该第一和第二放大器级4和8的尾部中。其结果是，跨越该输出端子6和10出现的差分电压信号具有与本机振荡器信号LO+、LO-与RF信号RF+、RF-的乘积成比例的分量。作为三角恒等式的结果，本领域技术人员是熟悉的，在输出端子6和10之间出现的差分输出信号IF-和IF+具有频率为本机振荡器的频率与RF频率的和的分量以及频率为本机振荡器频率与RF频率的差的分量。通过采用输出端子6和10之间的该差分输出电压，不同于该和与差频率分量的项被从该输出信号除去。

尽管图1所示的Gilbert单元混频器2能够提供变频增益，需要相对较低功率来驱动本机振荡器端口，提供这些信号端口之间的良好隔离，并且在输出频谱中没有本机振荡器信号的分量，但是现有的所谓这种类型的基本混频器的缺点在于：在某些频率处，本机振荡器频率与RF信号的频率非常靠近从而在RF和本机振荡器端口之间出现隔离问题。这会导致非期望的本机振荡器辐射以及接收器中高频端降低灵敏度，这是设计相对高频频带例如60GHz频带的集成收发器中的特定问题。

分谐波混频器可以用于解决这个问题。所述混频器以等于整数分频后的类似基本本机振荡器频率的本机振荡器频率操作。图2和图3示出了基本混频器和分谐波混频器的操作的比较。

采用以60GHz频带操作的混频器的例子，为了将60GHz RF信号变化成2GHz中频信号，通过图2示出的基本混频器，低端注入的恰当本机振荡器频率需要为58GHz。如图2所示，本机振荡器信号非常靠近RF信号的频率，产生上述问题。另一方面，在图3示出的4X分谐波混频器的情况下，中频分量被作为RF频率60GHz与本机振荡器信号的第四谐波之间的混频的结果而获得。在RF频率60GHz和IF频率2GHz的情况下，由此，4X分谐波混频器以14.5GHz利用低端注入进行操作。这提供了RF、本机振荡器以及中频信号之间的充足频率分离，从而便于这些频率彼此进行隔离。

图4中示出了分谐波混频器的例子。一对二极管20和22以反向并联支路的构造来连接，同时每个信号通路经由各个滤波器26、28和30连接到相同结点24。图5的下部示出了二极管对20和22的导电波形，该二极管对20和22的导电波形由图5的上部示出的对称本机振荡器电压波形产生。在本机振荡器电压周期的正和负部分上均发生导电，从而每个周期产生两个相同导电脉冲。换言之，该二极管对20和22的导电波形的频率为本机振荡器波形的频率的两倍。

其结果是，图4中的反向并联二极管混频器提供基本混频模式的抗扰性，这将使本机振荡器信号的基本分量的IF混频分量的RF功率损耗最小化。而出现于导电波形中的最低频率分量是本机振荡器频率的两倍，并且现在跨越二极管对获得的大信号电压仅仅包含第二本机振荡器谐波及其倍频。因此，起因于本机振荡器频率的奇数倍的所有基本和分谐波混频乘积被抑制，这导致更多RF功率变换成由本机振荡器频率的偶数倍产生的分谐波混频乘积。因此，通过消除非期望的基本和奇数倍本机振荡器分谐波变频乘积，能够实现分谐波变频损失的减小。

然而，图4中的混频器的缺点在于：为了实现此结果，二极管20和22必须具有基本相同的I-V特征以确保二极管对20和22对称导电。二极管导电中的任何非对称性会在导电波形中产生第一本机振荡器谐波频率分量，这因此表示降低基本响应的抗扰性的主要机理。

图6中示出了实现基本响应抗扰性的已知的基于晶体管的分谐波混频器电路。该混频器40包括两个并联的共漏极场效应晶体管42和44，并且本机振荡器信号LO经由滤波器46施加到一个晶体管44的栅极并且经由传输线48馈送到另一个晶体管42的栅极，其中，在该传输线48上对本机振荡器频率进行180度的相位延迟。以与图4中的基于二极管的混频器相似的方式，当对称本机振荡器信号施加到相位差为180度的每个晶体管42和44时，每个晶体管在本机振荡器周期的半个周期上导电以提供与图5的下部所示的波形相似的波形。这确保由本机振荡器产生的整个导电波形是对称的，即该电路在本机振荡器周期的正部分和负部分上均导电。然而，该传输线48确定了本机振荡器信号的损失。这又将非对称性引入导电波形。于是这个分谐波混频器设置的基本模式抗扰性被削弱，并且在理论上要比图4的反向并联二极管对更差。

发明内容

本发明的目的在于提供一种分谐波混频器电路，其中，减轻了以上缺点的一个或更多个。

根据本发明，提供了一种混频器电路，包括：

至少一个输入级，用于分别接收第一频率的第一输入电压信号并且分别产生至少一个输出电流，其中，所述输出电流根据所述第一输入电压信号而变化；以及

至少一个电流调制级，连接到所述输入级，用于调制每个所述输出电流，其中，所述每个电流调制级包括至少一个晶体管对，所述至少一个晶体管对包括第一晶体管和第二晶体管，其中，所述第一晶体管用于接收第二频率的第二输入电压信号，所述第二晶体管连接到所述第一晶体管，用于接收第三输入电压信号，所述第三输入电压信号与所述对应的第二输入电压信号的相位差基本上为180度，从而所述晶体管对将基本上两倍于所述第二频率的调制电流信号叠加在所述输出电流之上。

将基本两倍于所述第二频率的调制电流信号叠加在所述输出电流之上的优点在于：叠加在所述输出电流上的混频电流信号能够处于作为本机振荡器基频的谐波的频率，由此足以实现所述输入信号与本机振荡器信号的分离。另外，通过一对彼此连接的晶体管提供所述调制电流，这样做的优点在于：能够制造具有几乎匹配的I-V特征的晶体管，其结果是，该晶体管对的对称特性被最大化。这依次减小了基频以及奇次谐波频率的频率分量出现在所述输出信号中的范围。所述至少一个输出电流的最大幅值可以基本上等于所述每个对应的调制电流信号的最大幅值。

所述至少一个第二频率基本上是所述第一频率的一半。

这确定了在所述第二频率使得本机振荡器自混频的发生最小化，这同样将所述混频器电路的输出端子处的偏移产生最小化。对于该混频器这确定了较低功耗，同时该混频器相对来讲更易于制造。另一个效果在于：本机振荡器牵引也被最小化。

所述至少一个输入级可以包括第三晶体管和第四晶体管，其中，所述第四晶体管连接到所述第三晶体管，其中，所述第三和第四晶体管适用于分别产生输出电流，所述输出电流根据所述第三和第四晶体管的输入端子之间施加的所述第一输入电压信号而变化。

所述混频器电路还可以包括第一和第二输入级，其中，所述第一输入级的第三晶体管的输出端子连接到所述第二输入级的第四晶体管的输出端子，并且其中，所述第一输入级的第四晶体管的输出端子连接到所述第二输入级的第三晶体管的输出端子。

这样做的优点在于：使得所述第一和第二输入级的输出电压之间的差被用作输出信号，其结果是，不期望的频率的一个或多个信号分量不在所述输出信号中。

所述混频器电路还可以包括第一和第二电流调制级，所述第一和第二电流调制级连接到所述至少一个输入级的所述第三和第四晶体管的每个。

所述至少一个输入级可以包括第五晶体管和连接到所述晶体管的输出端子的至少一个阻抗，用于接收所述第一输入电压信号并且根据所述第一输入电压信号将电流信号施加到所述输出端子。

所述至少一个阻抗可以包括电阻。所述至少一个阻抗可以包括电抗。

附图说明

现在，将仅仅作为例子而非任何限制意义对照附图描述本发明的优选实施例，这些附图如下：

图1是单片基本混频器的已知设计的电路图；

图2示出了基本混频器的操作的原理；

图3示出了分谐波混频器的操作的原理；

图4是已知基于二极管的分谐波混频器的电路图；

图5示出了图4所示的混频器的操作；

图6是已知基于晶体管的分谐波混频器的电路图；

图7是本发明的第一实施例的分谐波混频器的电路图；

图8示出了显示图7中的混频器的操作的波形图；

图9是本发明的第二实施例的分谐波混频器的电路图；

图10示出了显示图9中的混频器的操作的波形；

图11是本发明的第三实施例的分谐波混频器的电路图；以及

图12是本发明的第四实施例的分谐波混频器的电路图。

具体实施方式

图7是分谐波混频器的电路图。在图7中，本发明的第一实施例的单平衡分谐波混频器50包括输入级52和电流源54，其中，该输入级52包括第一晶体管Q1和第二晶体管Q2，该电流源54连接到每个晶体管Q1和Q2的发射极并且产生偏置电流I_BIAS。RF输入信号RF+、RF-施加在晶体管Q1和Q2的基极之间，并且晶体管Q1和Q2的集电极分别连接到输出端子56和58，其中，跨越该输出端子56和58分别输出中频信号IF-和IF+。该输出端子56和58分别经由电阻器60和62连接到正电压电源V_CC。电流调制级64包括一对晶体管Q3和Q4，该对晶体管Q3和Q4的发射极一起连接到结点66，其中，该结点66连接到该电流源54以及晶体管Q1和Q2的发射极。晶体管Q3和Q4的集电极连接到正电压电源V_CC。频率为f_LO的本机振荡器信号LO₀施加到晶体管Q3的基极，并且第二本机振荡器信号LO₁₈₀施加到晶体管Q4的基极，其中，该第二本机振荡器信号LO₁₈₀与该第一本机振荡器信号LO₀有180度的相位差。该晶体管Q3和Q4彼此进行匹配以具有基本相同的I-V特征，其结果是，在第一本机振荡器信号LO₀周期的正部分上晶体管Q3提供结点66处的尾电流i₀，并且在第二本机振荡器信号LO₁₈₀周期的正部分上晶体管Q4提供尾电流i₀。由于第一本机振荡器信号LO₀和第二本机振荡器信号LO₁₈₀的正部分相位相反，所以晶体管Q3和Q4都以频率f_LO但却是在两个彼此相位差为180度的本机振荡器周期的部分中导通基本相同的电流，从而产生频率为2f_LO的电流i₀，如图8所示。

电流i₀的最大幅值是I_BIAS，并且能够看出在其频谱中具有该本机振荡器信号的二次谐波。这能够表达如下：

$i_0\left(t\right)=\frac{{2I}_{\mathrm{BIAS}}}{\mathrm{\π}}\underset{k=-\∞}{\overset{\∞}{\mathrm{\Σ}}}\frac{1}{{1-4k}^2}*e^{j2k{\mathrm{\ω}}_{\mathrm{LO}}t}$

实质上，该电流调制级64产生频率为2f_LO的电流信号i₀，该电流信号i₀叠加在分别流过晶体管Q1和Q2的集电极的电流信号i₁和i₂上。其结果是，分别在输出端子56和58处的输出电压信号IF-和IF+取决于频率为2f_LO的信号与频率为f_RF的RF信号的乘积。因此发生混频，以在该输出端子56和58之间产生输出电压信号IF-和IF+，该输出电压信号IF-和IF+具有频率为f_RF和2f_LO的和与差的分量，从这可以看出，该混频器用作分谐波混频器，该分谐波混频器在该本机振荡器频率f_LO的二次谐波处具有其最低频率分量。由于晶体管Q3和Q4相匹配，所以该电流信号i₀基本上没有基本本机振荡器频率f_LO的分量，其结果是，基频的混频乘积处的功率耗散被最小化。

具体地讲，i₀电流波形能够被处理作为余弦相似波形，其结果是，该电流信号i₀能够被书写为谐波傅立叶序列：

$i_0\left(t\right)=\frac{{2I}_{\mathrm{BIAS}}}{\mathrm{\π}}[1-2\underset{k=1}{\overset{\∞}{\mathrm{\Σ}}}\frac{1}{{4k}^2-1}*\cos ({2\mathrm{k\ω}}_{\mathrm{LO}}t\left)\right]$

在电流i₀最大值处，该电流i₀是值I_BIAS，并且这个电流使得差分晶体管对Q1和Q2的发射极处的电流i₁和i₂是零，其结果是，该RF信号没有传递到该输出端子56和58。在电流i₀的最小值处，该电流i₀是零，并且该RF信号在该输出端子56和58处被采样。由i₁+i₂表示的在差分对Q1和Q2中流动的全部尾电流是I_BAIS与i₀的差，即：

$i_1\left(t\right)+i_2\left(t\right)=\frac{I_{\mathrm{BIAS}}(\mathrm{\π}-2)}{\mathrm{\π}}+4\frac{I_{\mathrm{BIAS}}}{\mathrm{\π}}\underset{k=1}{\overset{\∞}{\mathrm{\Σ}}}\frac{1}{{4k}^2-1}*\cos \left({2\mathrm{k\ω}}_{\mathrm{LO}}t\right)$

本领域技术人员应该明白，假定在该IF输出电压与该RF输入电压之间存在tanh(x)的关系，则该IF输出电压能够表达如下：

$\mathrm{IF}\left(t\right)=[\frac{(\mathrm{\π}-2)I_{\mathrm{BIAS}}{R}_L}{\mathrm{\π}}+4\frac{I_{\mathrm{BIAS}}{R}_L}{\mathrm{\π}}\underset{k=1}{\overset{\∞}{\mathrm{\Σ}}}\frac{1}{{4k}^2-1}*\cos ({2\mathrm{k\ω}}_{\mathrm{LO}}t\left)\right]\tanh [-\frac{\mathrm{RF}\left(t\right)}{{2V}_T}]$

这个表达式能够通过下面近似进行简化，该近似如下：

$\tanh \left(x\right)\≈x-\frac{x^3}{3}+...$

由于额外的多项式项能够被省去因此仅仅考虑线性项，给出RF信号的幅值，从而发现该IF输出信号在其频谱中具有RF馈通：

$\mathrm{IF}\left(t\right)\≅\frac{(\mathrm{\π}-2)I_{\mathrm{BLAS}}{R}_L}{{2\mathrm{\πV}}_T}\mathrm{RF}\left(t\right)-2\frac{I_{\mathrm{BIAS}}{R}_L}{{\mathrm{\πV}}_T}\mathrm{RF}\left(t\right)\underset{k=1}{\overset{\∞}{\mathrm{\Σ}}}\frac{1}{{4k}^2-1}*\cos \left({2\mathrm{k\ω}}_{\mathrm{LO}}t\right)$

换言之，该IF输出电压信号具有RF频率的分量、以及RF频率与两倍于本机振荡器信号的和与差的频率的分量。如果通过相位和幅值调制的谐波RF信号被假定如下：

RF(t)＝A(t)cos(2ω_LOt+(t))

并且该RF频率假定是本机振荡器频率的两倍，即f_RF＝2f_LO，则该IF信号低通滤波以后，基带信号如下：

${\mathrm{IF}}_{\mathrm{LPF}}\left(t\right)\≅-\frac{I_{\mathrm{BIAS}}{R}_L}{{\mathrm{\πV}}_T}A\left(t\right)\cos \left(\mathrm{\φ}\right(t\left)\right)$

本领域技术人员应该明白，这个混频器的变频增益/变频损耗如下：

$G_{C,\sin \mathrm{gle}-\mathrm{balanced}}=\frac{I_{\mathrm{BIAS}}{R}_L}{{\mathrm{\πV}}_T}$

当图7中的负载电阻器60和62上的DC压降大于πV_t/2时，这变成变频增益。由于由这个结构提供的大电压范围所以容易实现这个条件，并且几百毫伏的压降是可能的。

由此可以看出，图7中的混频器在分谐波模式下以该RF频率的一半频率进行操作，并且在内部产生两倍本机振荡器频率。其结果是，这样优点在于：2f_LO频率信号是不能够扰乱该差分RF信号的共模信号。将本机振荡器保持为RF频率的一半减小了本机振荡器自混频以及由此中频IF处的本机振荡器偏移产生的可能性。

由于该本机振荡器的频率是该RF频率的一半，所以本机振荡器的发生被最小化。这确定了在该混频器电路的输出端子处产生减小的偏置，这也确定了该混频器电路的较低功耗。与已知混频器相比较这个混频器电路相对更易于进行制造，并且由功率放大器导致的本机振荡器牵引也被减小。

在图9中，示出了本发明的第二实施例的混频器。图9中的混频器70是双平衡分谐波混频器，并且其操作由图10所示的波形的方式进行。

该混频器70具有第一和第二输入级72和74，其中，该第一输入级72包括第一晶体管Q1和第二晶体管Q4，该第二输入级74包括第一晶体管Q8和第二晶体管Q5。输入RF信号施加在晶体管Q1与Q4的基极之间以及晶体管Q5和Q8的基极之间。晶体管Q1和Q5的集电极连接在一起，晶体管Q4和Q8的集电极连接在一起。与图7中的混频器的电流调制级相似的电流调制级76和78分别连接到该第一和第二输入级72和74。

图9中混频器的差分对Q1和Q4以及差分对Q5和Q8的差分输出电流分别如下：

$i_{C1}\left(t\right)-i_{C4}\left(t\right)=[\frac{(\mathrm{\π}-2)I_{\mathrm{BIAS}}}{\mathrm{\π}}+4\frac{I_{\mathrm{BIAS}}}{\mathrm{\π}}\underset{k=1}{\overset{\∞}{\mathrm{\Σ}}}\frac{1}{{4k}^2-1}*\cos ({2\mathrm{k\ω}}_{\mathrm{LO}}t\left)\right]\tanh \left(\frac{\mathrm{RF}\left(t\right)}{{2V}_T}\right)$

$i_{C5}\left(t\right)-i_{C8}\left(t\right)=[\frac{(\mathrm{\π}-2)I_{\mathrm{BIAS}}}{\mathrm{\π}}-4\frac{I_{\mathrm{BLAS}}}{\mathrm{\π}}\underset{k=1}{\overset{\∞}{\mathrm{\Σ}}}\frac{1}{{4k}^2-1}*\cos ({2\mathrm{k\ω}}_{\mathrm{LO}}t\left)\right]\tanh (-\frac{\mathrm{RF}\left(t\right)}{{2V}_T})$

其结果是，该IF输出信号能够导出如下：

$\mathrm{IF}\left(t\right)=[\frac{(\mathrm{\π}-2)I_{\mathrm{BLAS}}{R}_L}{\mathrm{\π}}+4\frac{I_{\mathrm{BIAS}}{R}_L}{\mathrm{\π}}\underset{k=1}{\overset{\∞}{\mathrm{\Σ}}}\frac{1}{{4k}^2-1}*\cos ({2\mathrm{k\ω}}_{\mathrm{LO}}t\left)\right]\tanh (-\frac{\mathrm{RF}\left(t\right)}{{2V}_T})+$

$[\frac{(\mathrm{\π}-2)I_{\mathrm{BIAS}}{R}_L}{\mathrm{\π}}-4\frac{I_{\mathrm{BIAS}}{R}_L}{\mathrm{\π}}\underset{k=1}{\overset{\∞}{\mathrm{\Σ}}}\frac{1}{{4k}^2-1}*\cos ({2\mathrm{k\ω}}_{\mathrm{LO}}t\left)\right]\tanh \left(\frac{\mathrm{RF}\left(t\right)}{{2V}_T}\right)$

本领域技术人员应该明白，在对表示该IF输出电压与该RF输入电压之间的关系的tanh项进行近似以后，给出如下：

$\mathrm{IF}\left(t\right)=-4*\mathrm{RF}\left(t\right)\frac{I_{\mathrm{BIAS}}{R}_L}{{\mathrm{\πV}}_T}\underset{k=1}{\overset{\∞}{\mathrm{\Σ}}}\frac{1}{{4k}^2-1}*\cos \left({2\mathrm{k\ω}}_{\mathrm{LO}}t\right)$

由此可以看出，图9中的混频器的优点在于：在输出频谱中没有LO或RF信号。尤其是对于该RF或LO信号靠近该IF信号并且在输出处的该LO或RF信号的滤波由于滤波器需求而不能实施的一些应用，这更是优点。在进行低通滤波以及仅仅选择落到0Hz附近的项之后，可得：

${\mathrm{IF}}_{\mathrm{LPF}}\left(t\right)\≅-2\frac{I_{\mathrm{BIAS}}{R}_L}{{\mathrm{\πV}}_T}A\left(t\right)\cos \left(\mathrm{\φ}\right(t\left)\right)$

图9中的双平衡分谐波混频器的变频增益如下：

$G_{C,\mathrm{double}-\mathrm{balanced}}=2\frac{I_{\mathrm{BIAS}}{R}_L}{{\mathrm{\πV}}_T}$

其结果是，该双平衡混频器的变频增益是图7中的单平衡混频器的变频增益的两倍。

图11中示出了本发明第三实施例的单平衡混频器。该混频器80包括输入级，该输入级包括晶体管Q5以及电阻器，该电阻器连接在晶体管Q5的发射极与电流源86之间。该电阻器84用作电压-电流变换器并且帮助实现阻抗匹配。该电阻器84能够由诸如线圈的电抗部件替换。

晶体管Q5的集电极经由第一电流调制级90连接到第一输出端子88，并且经由第二电流调制级94连接到第二输出端子92，其中，该第一电流调制级90具有一对晶体管Q1和Q2，该第二电流调制级94具有一对晶体管Q3和Q4。该电流调制级90和94分别将频率为2f_LO的电流信号施加到分别流过输出端子88和92的电流，该分别流过输出端子88和92的电流还取决于施加到该电阻器84的RF输入信号。其结果是，该流过每个输出端子8 8和92的电流取决于频率为f_RF的信号与频率2F_LO信号的乘积，其结果是，分谐波混频发生。

对照图12，示出了本发明第四实施例的双平衡分谐波混频器。该混频器102包括输入级104，该输入级104包括晶体管对Q9和Q10，其中，跨越该晶体管对Q9和Q10施加射频输入信号。晶体管Q9的集电极分别经由电流调制级110和112连接到输出端子106和108，并且晶体管Q10的集电极分别经由电流调制级114和116连接到输出端子106和108。该电流调制级110、112、114和116的结构与图7中的混频器的电流调制级的结构相似，施加到每个电流调制级的晶体管的信号彼此之间的相位差为180度。其结果是，两倍于本机振荡器频率的电流信号叠加在流过每个输出端子106和108的电流之上，从而在该本机振荡器的双倍基频处发生分谐波混频。

本领域技术人员应该明白，仅仅作为例子描述以上实施例而并不存在任何限制意思，并且在不脱离由权利要求定义的本发明的范围的情况下，可以进行各种替换和修改。

Claims (9)

1.一种混频器电路，包括：

至少一个输入级(52)，用于分别接收第一频率的第一输入电压信号(RF+，RF-)并且分别产生至少一个输出电流(i1，i2)，其中，所述输出电流(i1，i2)根据所述第一输入电压信号而变化；以及

至少一个电流调制级(64)，连接到每个所述输入级，用于调制每个所述输出电流，其中，每个所述电流调制级包括至少一个晶体管对，所述至少一个晶体管对包括第一晶体管(Q3)和第二晶体管(Q4)，其中，所述第一晶体管(Q3)用于接收第二频率的第二输入电压信号(LO₀)，所述第二晶体管(Q4)连接到所述第一晶体管，用于接收第三输入电压信号(LO₁₈₀)，所述第三输入电压信号(LO₁₈₀)与所述对应的第二输入电压信号的相位差基本上为180度，从而所述晶体管对将基本上两倍于所述第二频率的调制电流信号(i0)叠加在所述输出电流之上。

2.如权利要求1所述的混频器电路，其中，至少一个所述输出电流的最大幅值基本上等于每个对应的所述调制电流信号的最大幅值。

3.如权利要求1所述的混频器电路，其中，至少一个所述第二频率基本上是所述第一频率的一半。

4.如权利要求1所述的混频器电路，其中，至少一个所述输入级包括第三晶体管(Q1)和第四晶体管(Q2)，其中，所述第四晶体管(Q2)连接到所述第三晶体管，其中，所述第三和第四晶体管适用于分别产生输出电流，所述输出电流根据所述第三和第四晶体管的输入端子之间所施加的所述第一输入电压信号而变化。

5.如权利要求4所述的混频器电路，还包括第一和第二输入级(72，74)，其中，所述第一输入级(72)的第三晶体管(Q1)的输出端子连接到所述第二输入级(78)的第四晶体管(Q5)的输出端子，并且其中，所述第一输入级(72)的第四晶体管(Q4)的输出端子连接到所述第二输入级(74)的第三晶体管(Q8)的输出端子。

6.如权利要求4所述的混频器电路，还包括第一和第二电流调制级(110，112，114，116)，所述第一和第二电流调制级(110，112，114，116)连接到至少一个所述输入级(104)的所述第三和第四晶体管(Q9，Q10)的每个。

7.如权利要求1所述的混频器电路，其中，至少一个所述输入级(82)包括第五晶体管(Q5)和连接到所述晶体管的输出端子的至少一个阻抗(84)，用于接收所述第一输入电压信号并且根据所述第一输入电压信号将电流信号施加到所述输出端子。

8.如权利要求7所述的混频器电路，其中，至少一个所述阻抗包括电阻。

9.如权利要求7所述的混频器电路，其中，至少一个所述阻抗包括电抗。

Images